- Functional Generators, phỏt tớn hiệu chuẩn Voice Chip,
Integration ADC:
– Đặcđiểm:
• Chậm, hàng chục.. hàngtrămms - converssion time • Loại bỏ được nhiễulưới cụng nghiệp (50/60 Hz) nếu
tớnh toỏnđỳng.
• Rẻ, độphõn li cao (12..15bit), độchớnh xỏc cao. Nếu Internal Ref & clock thỡđắt và chớnh xỏchơn
=> Dựngđể đo lường: cõnđong đo đếm…, thu thập số liệu trong cụng nghiệp
Ch6 Analog 78
• Vớ dụ ICs:
– ICL 7107, 15..17kđ,
• In: -2V..2V, Out: -1999 => 1999, 4.000 counts <=> 12 bit, • LED 7 Seg drive directly w current soursers for display • Converssion time: 20..40ms
– ICL 7135, 25..30kđ,
• Inp: -0.2V… +02.V hoặc -2V..+2V, Out: -19999
=>+19999, 40.000 count > 15bit, 400 ms converssion time • De-Multiplexed Out BCD for 5 digits of 7 Seg, scanned
– ICL 7109, 120kđ, w REF & Clock
Ch6 Analog 79 Hỡnh 6.20. Dual Slope Integration ADC
• Nguyờn lý cấu trỳc: hỡnh 6.20
– UIN: điện ỏp cần chuyểnđổi,
– Switch: SPTT, chuyển mạch theo cỏc phase hoạtđộng. 1 t2
– Integrator: Ua = - --- (UINdt) RICI t1
– AC: Analog Comparator: V+ > V- => Out = 1 V+ < V- => Out = 0
Chỳ ý: khụng cú khỏi niệm V+=V-
– Bộ"đảo dấu" UREF, vớ dụ: UREF= -1,000 Volt khi UIN > 0 V UREF= +1,000 Volt khi UIN < 0 V
– Timing-Control: điều khiển hoạtđộng của ADC – Counter: để đếm thời gian (t3-t2), bin/BCD
– Output Latch: chốt sốliệu ra: 7seg/bcd/bin; [3state] đểghộp nối bus trực tiếp, cú tớn hiệu Hi/Low byte enable
Ch6 Analog 81
• Hoạtđộng: Chia thành 3 phase, Free Run, khụng
cần CS khởiđộng. CS cú thể HOLD/RUN
• Zeroing Phase: (0.. t1)
– K1 => 0, grounded, K2, K3 closed => khửbỏ điện ỏp dưtrờn cỏc phần tử(tare - trừbỡ)
• Integrating Phase: (trong khoảng t1=>t2)
– K1=> UIN, K2, K3 Opened,
1 t2
Ua(t2) = - --- (UINdt) + Ua(t1) RICI t1
• Tuy nhiờn, Ua(t1) đó được qui zero trước đú.
Ch6 Analog 82
– De-integration Phase: (t2=>t3), K1 => "-UREF", K2, K3 Opened 1 t3 Ua(t3) = - --- (-UREFdt) + Ua(t2) = 0 RICI t2 t2 t3 UINdt = UREFdt t1 t2 UIN~ (t3-t2) UIN*= k (t3 - t2); với UIN* là trung bỡnh tớch phõn của UINtừt1 => t2
Ch6 Analog 83