Giáo trình cơ điện: Tìm hiểu bộ vi mạch xử lý số trong nền khoa học kỹ thuật hiện nay phần 10 pps

Đồ án tốt nghiệp Nguyễn Văn Tú _ Lớp TĐH46 Khoa cơ điện - 81 - Trờng ĐHNNI_ Hà Nội Các tính chất ngợc Điện áp nhiễu Đáp ứng nhiệt trong không khí tĩnh: . Đồ án tốt nghiệp Nguyễn Văn Tú _ Lớp TĐH46 Khoa cơ điện - 82 - Trờng ĐHNNI_ Hà Nội Chun hoỏ LM335. LM335 cú mt phng phỏp chun hoỏ thit b d dng cho chớnh xỏc cao. Ni nhỏnh hiu chnh ca LM335 vi mt bin tr 10K. Bi vỡ u ra ca LM335 t l vi nhit tuyt i. Do ú vi vic iu chnh bin tr, u ra cm bin s cho 0V ti 0 o K. Sai s in ỏp u ra ch l sai s dc (do u ra tuyn tớnh theo nhit ). Vỡ vy, chun hoỏ dốc ti mt nhit s lm ỳng tt c cỏc nhit khỏc. in ỏp u ra ca cm bin c tớnh theo cụng thc: V outT = V outT0 * 0 T T (3.7) Trong ú: T l nhit cha bit. T0 l nhit tham chiu. C hai u tớnh bng nhit Kelvin. Bng cỏch chun hoỏ u ra ti mt nhit s lm ỳng u ra cho tt c cỏc nhit khỏc. Thụng thng u ra c ly chun l 10mV/ o K. Vớ d ti 25 o C ta s cú u ra cú in ỏp l 2,98V. Tuy nhiờn, LM335 cng nh bt k loi cm bin no khỏc, s t lm núng cú th lm gim chớnh xỏc. Ngoi ra, LM335 l loi cm bin khụng thm nc. Vỡ vy, khi ta phun sơng ớt sẽ không làm ảnh hởng tới độ chính xác của nó. 3.2.1.2. Mạch đo nhiệt độ sử dụng cảm biến nhiệt độ bán dẫn LM335. Trong mạch ta sử dụng một số thiết bị nh: Cảm biến nhiệt độLM335, bộ chuyển đổi tơng tự số ADC 804, chíp vi điều khiển 89C051, LED 7 vạch, mạch so sánh.v.v VCC R2 2.2K R1 10K 1 3 2 D1 LM335 1 3 2 Output 10mV/oK . Đồ án tốt nghiệp Nguyễn Văn Tú _ Lớp TĐH46 Khoa cơ điện - 83 - Trờng ĐHNNI_ Hà Nội 3.2.1.2.1. Sơ đồ nguyên lý và sơ đồ mạch in của mạch cảm biến nhiệt độ (Phần phụ lục). 3.2.1.2.2. Nguyên lý hoạt động của mạch và tính toán chọn các thiết bị cho mạch. Nguyên lý hoạt động và tính toán chọn thiết bị cho khối mạch cảm biến và mạch gia công: Mch gia cụng thc hin hai chc nng l khuch i v hiu chnh to ra in ỏp l 0V khi o 0 o C. Xột mch trờn ta thy: Cỏc khuch i thut toỏn ta s dng loi OP07 l loi OA cú offset thp. U1 v U2 úng vai trũ l cỏc b m in ỏp lý tng: cú tr khỏng vo rt ln v tr khỏng ra rt nh, khụng cỏc u vo nh hng ln nhau. Cỏc t C1, C2, C3 v C4 cú tỏc dng chng nhiu v n nh ngun nuụi cho mch. Ta cú ỏp ti chõn 2 ca cm bin LM335 l: V s = K*T a [ o K] = K*(273 + t a [ o C]) vi K = 10mV/ o K. (3.8) Ti 0 o K, V s = 0V, nờn ti 0 o C => V s = 2,73V. => V s = 2,73 + K*t a [ o C]. (3.9) cú giỏ tr in ỏp ra ca LM335 ti 0 o C l 2,73V, trong thc t ta nhỳng cm bin vo nc ỏ v hiu chnh R4 cho n khi in ỏp ra ca LM335 l 2,73V thỡ dng. Do ú nhm to ra in ỏp u ra l 0V ti 0 o C ta cn cú khi tr phn in ỏp 2,73V ti 0 o C m LM335 to ra. Bin tr R2 chớnh l phn bự tr phn in ỏp m ta núi trờn. U3 úng vai trũ l b cng cú khuch i. Xột trng hp nú tuyn tớnh, ỏp dng phng phỏp xp chng cho tng kớch thớch ngừ vo, ngn mch ngừ vo cũn li. Gi V out1 l ỏp ngừ ra ca U3 ng vi ngừ vo o, V out2 l ỏp ngừ ra ca U3 ng vi ngừ vo khụng o. Hai thụng s ny c tớnh nh sau: . §å ¸n tèt nghiÖp NguyÔn V¨n Tó _ Líp T§H46 Khoa c¬ ®iÖn - 84 - Tr−êng §HNNI_ Hµ Néi 21 * 5 6 Uout V R R V −= (3.10) 12 * )87(*5 )65(*8 Uout V RRR RRR V + + = (3.11) Nh vy in áp ti u ra ca U3 là: V out = V out1 + V out2 = 21 * 5 6 * )87(*5 )65(*8 UU V R R V RRR RRR − + + (3.12) Chn R5 = R7, R6 = R8 ta c: V out = )(*)(* 5 6 2121 UUVUU VVAVV R R −=− (3.13) Suy ra in áp ti u ra ca mch (JH1) s thay i A V *10mV khi nhit  thay i 1 o C. Mt khác  phân gii ca ADC0809 là 5/255 = 19,6  20mV. Tc là ADC ch thay i mt digit sau khi áp thay i 20mV. Nh vy nu ta chn A V = 1 thì ng vi nhit thay i 2 o C ADC mi thay i 1 digit.  nhn bit c s thay i nhit  là 1 o C ta phi chn A V = 2. Ö Chn R6 = 20K và R5 = 10K.  tính chn R3, ta xét iu kin hot ng ca LM335  nhit  t a = 25 o C, I R = 1mA thì in áp ngõ ra ca LM335 là 2,98V. Ö R3 = Ω= − K mA VV 02,2 1 98,25 (3.14) Ö Chn R3 = 2.2K. Ta cng chn R1 = 2.2K. Chú ý: các bin tr trong mch cm bin này s dng bin tr chnh tinh (hay bin tr o lng), loi có cu to gm nhiu vòng dây in tr xon bên trong, . Đồ án tốt nghiệp Nguyễn Văn Tú _ Lớp TĐH46 Khoa cơ điện - 85 - Trờng ĐHNNI_ Hà Nội khụng nờn dựng bin tr thụng thng rt khú chnh v khụng n nh (khi va chm nh s b thay i giỏ tr). Nguyên lý hoạt động và tính toán chọn thiết bị cho khối mạch chuyển đổi và khối mạch vi xử lý. Chơng trình điều khiển hiển thị trên LED đợc nạp vào chíp vi xử lý 89C51. Đầu vào JP5 của khối mạch này đợc đấu với đầu ra JH1 của khối mạch cảm biến và mạch gia công. Chân Vref đợc nối với một mạch ổn định điện áp gồm 1 chiết áp chỉnh tinh và 1 diode Zerner. ở chân này điện áp đầu vào đợc dùng làm điện áp tham chiếu. Quan hệ giữa điện áp V ref/2 đợc thể hiện ở bảng 3.5. Đầu JP10 đợc đấu với đầu JP11. Các Tranzitor đợc sử dụng ở đây là loại pnp. org 0h sjmp main org 0Bh ljmp ngat_timer0 main: mov sp,#30h mov tmod,#01h mov tl0,#low(-9216) mov th0,#high(-9216) setb tr0 mov ie,#82h mov r2,#00h mov 12h,#00h mov 13h,#00h mov 14h,#00h loop: acall hienthi acall kiemtra_1s sjmp loop hienthi: mov dptr,#bang_ma_led ;led1 mov p1,#11111110b mov p2,#01000110b acall delay mov p2,#0ffh acall delay ;led2 mov p1,#11111101b mov p2,#00011100b acall delay mov p2,#0ffh acall delay ;led3 mov p1,#11111011b . §å ¸n tèt nghiÖp NguyÔn V¨n Tó _ Líp T§H46 Khoa c¬ ®iÖn - 86 - Tr−êng §HNNI_ Hµ Néi mov a,14h movc a,@a+dptr mov p2,a acall delay mov p2,#0ffh acall delay ;led4 mov p1,#11110111b mov a,13h movc a,@a+dptr mov p2,a acall delay mov p2,#0ffh acall delay ;led5 mov p1,#11101111b mov a,12h movc a,@a+dptr mov p2,a acall delay mov p2,#0ffh acall delay ret delay: mov r7,#10h again: djnz r7,again ret kiemtra_1s: cjne r2,#100,thoat mov r2,#00h mov p0,#0ffh setb p3.7 clr p3.6 nop nop setb p3.6 again1: jb p3.7,again1 clr p3.5 mov a,p0 mov b,#100 div ab mov 12h,a mov a,b mov b,#10 div ab mov 13h,a mov 14h,b setb p3.5 thoat: ret ngat_timer0: inc r2 mov tl0,#low(-9216) mov th0,#high(-9216) setb tr0 reti bang_ma_led: db 40h,79h,24h,30h,19h,12h,2h,78h,0h,1 0h end. . Đồ án tốt nghiệp Nguyễn Văn Tú _ Lớp TĐH46 Khoa cơ điện - 87 - Trờng ĐHNNI_ Hà Nội Nguyên lý hoạt động và tính toán chọn thiết bị cho khối mạch hiển thị. Các đầu SV1 và SV7 lần lợt đợc đấu với các đầu JP14 và đầu JP1 của khối mạch chuyển đổi và khối mạch vi xử lý. Trong mạch này ta sử dụng 5 đèn LED 7 vạch nối chung anôt. Mạch hoạt động theo phơng pháp quét tức là nó quét lần lợt các đèn LED. Các đèn này đợc quét liên tục, thời gian quét mỗi đèn rất ngắn khoảng vài s. Do hiện tợng lu ảnh trên võng mạc mà mắt ta cảm nhận nh các đèn này không thay đổi trạng thái. Chơng trình đã đợc nạp cho vi xử lý điều khiển quá trình này. Các điện trở từ R 1 ữ R 8 trong mạch để hạn chế dòng cho đèn LED từ 5 ữ 20 mA. Ví dụ: Ta muốn hiện thị chữ C ở đèn LED thứ 5 từ trái sáng thì các đi ốt a, f, e, d phải thông, khi đó catôt của các đi ốt này phải đợc nối với nguồn. Tơng tự nếu ta muốn hiện số 3 ở đèn thứ 3 từ trái sáng thì các đi ốt a, b, c, d, g phải thông, khi đó catôt của các đi ốt này phải đợc nối với nguồn. 3.2.1.2.3. Tổng quan về chíp vi điều khiển 89051. 3.2.1.2.3.1. Cấu tạo bên trong của chíp vi điều khiển 89051. Vào năm 1981. Hãng Intel giới thiệu một số bộ vi điều khiển đợc gọi là 8051. Bộ vi điều khiển này có 128 byte RAM, 4K byte ROM trên chíp, hai bộ định thời, một cổng nối tiếp và 4 cổng (đều rộng 8 bit) vào ra tất cả đợc đặt trên một chíp. 8051 là một bộ xử lý 8 bit có nghĩa là CPU chỉ có thể làm việc với 8 bit dữ liệu tại một thời điểm. Dữ liệu lớn hơn 8 bit đợc chia ra thành các dữ liệu 8 bit để cho xử lý. 8051 có tất cả 4 cổng vào - ra I/O mỗi cổng rộng 8 bit (xem hình 3.2.2.3.1 ). Mặc dù 8051 có thể có một ROM trên chíp cực đại là 64 K byte, nhng các nhà sản xuất lúc đó đã cho xuất xởng chỉ với 4K byte ROM trên chíp. Bảng 3.4: Các đặc tính của 8051 đầu tiên. Đặc tính Số lợng ROM trên chíp RAM Bộ định thời Các chân vào - ra Cổng nối tiếp Nguồn ngắt 4K byte 128 byte 2 32 1 6 . Đồ án tốt nghiệp Nguyễn Văn Tú _ Lớp TĐH46 Khoa cơ điện - 88 - Trờng ĐHNNI_ Hà Nội Hình 3.10: Bố trí bên trong của sơ đồ khối 8051. 3.2.1.2.3.2. Mô tả chân của chíp vi điều khiển 89051. Họ 89051đều có 40 chân, với hai hàng chân DIP cho các chức năng khác nhau. Sơ đồ bố trí chân của 89051 COUNTER OSC INTERRUPT CONTROL 4 I/O PORTS BUS CONTROL SERIAL PORT EXTERNAL INTERRUPTS CPU ON - CHIP RAM ETC TIMER 0 TIMER 1 A DDRESS/DAT A TXD RXD P P P P P1.0 P1.1 P1.2 P1 P1.4 P1.5 P1.6 P1.7 RST P0.0 ( AD0 ) Vcc 1 2 3 5 6 4 7 8 9 11 12 10 13 14 15 17 18 16 19 20 40 39 38 36 35 37 34 33 32 30 29 31 28 27 26 24 23 25 22 21 8051 (8031) P0.1 ( AD1 ) P0.2 ( AD2 ) P0.4 ( AD4 ) P0.5 ( AD5 ) P0.3 ( AD3 ) PSEN P0.6 ( AD6 ) P2.5 ( A 13 ) P2.3 ( A11 ) P2.1 ( A9 ) P2.7 ( A15 ) P2.4 ( A12 ) P2.6 ( A14 ) P2.0 ( AB ) P2.2 ( A10 ) ( RXD ) P3.0 ( TXD ) P3.1 ( NT0 ) P3.2 ( NT1 ) P3.3 ( T0 ) P3.4 ( T1 ) P3.5 ( WR ) P3.6 ( RD ) P3.7 XTAL2 XTAL1 GND P0.6 ( AD6 ) EA/CPP A LE/PROG . Đồ án tốt nghiệp Nguyễn Văn Tú _ Lớp TĐH46 Khoa cơ điện - 89 - Trờng ĐHNNI_ Hà Nội Hình 3.11: Sơ đồ bố trí chân của 89051 Trên hình 3.11 là sơ đồ bố trí chân của 8051. Ta thấy rằng trong 40 chân thì có 32 chân dành cho các cổng P0, P1, P2 và P3 với mỗi cổng có 8 chân. Các chân còn lại đợc dành cho nguồn V CC , đất GND, các chân dao động XTAL1 và XTAL2 tái lập RST cho phép chốt địa chỉ ALE truy cập đợc địa chỉ ngoài EA , cho phép cất chơng trình PSEN . Trong 8 chân này thì 6 chân V CC , GND, XTAL1, XTAL2, RST và EA đợc các họ 8031 và 8051 sử dụng. Hay nói cách khác là chúng phải đợc nối để cho hệ thống làm việc mà không cần biết bộ vi điều khiển thuộc họ 8051 hay 8031. Còn hai chân khác là PSEN và ALE đợc sử dụng chủ yếu trong các hệ thống dựa trên 8031. 1. Chân V CC : Chân số 40 là V CC cấp điện áp nguồn cho chíp. Nguồn điện áp là +5V. 2. Chân GND: Chân GND: Chân số 20 là GND. 3. Chân XTAL1 và XTAL2: 8051 có một bộ dao động trên chíp nhng nó yêu cầu có một xung đồng hồ ngoài để chạy nó. Bộ dao động Thạch Anh thờng xuyên nhất đợc nối tới các chân đầu vào XTAL1 (chân 19) và XTAL2 (chân 18). Bộ dao động Thạch Anh đợc nối tới XTAL1 và XTAL2 cũng cần hai tụ điện giá trị 30pF. Một phía của tụ điện đợc nối xuống đất nh đợc trình bày trên hình 3.12 C2 C1 30pF XTAL2 XTAL1 GND XTAL2 XTAL1 GND NC EXTERRNAL OSCILLATAOR SIGNAL . Đồ án tốt nghiệp Nguyễn Văn Tú _ Lớp TĐH46 Khoa cơ điện - 90 - Trờng ĐHNNI_ Hà Nội Hình 3.12 a) Nối XTAL tới 8051 b) Nối XTAL tới nguồn đồng bộ ngoài. Cần phải lu ý rằng có nhiều tốc độ khác nhau của họ 8051. Tốc độ đợc coi nh là tần số cực đại của bộ giao động đợc nối tới chân XTAL. Ví dụ, một chíp 12MHz hoặc thấp hơn. Tơng tự nh vậy thì một bộ vi điều khiển cũng yêu cầu một tinh thể có tần số không lớn hơn 20MHz. Khi 8051 đợc nối tới một bộ giao động tinh thể thạch anh và cấp nguồn thì ta có thể quan sát tần số trên chân XTAL2 bằng máy hiện sóng. Nếu ta quyết định sử dụng một nguồn tần số khác bộ giao động thạch anh chẳng hạn nh là bộ dao động TTL thì nó sẽ đợc nối tới chân XTAL1, còn chân XTAL2 thì để hở không nối nh hình 3.12b. 4. Chân RST: Chân số 9 là chân tái lập RESET. Nó là một đầu vào và có mức tích cực cao (bình thờng ở mức thấp). Khi cấp xung cao tới chân này thì bộ vi điều khiển sẽ tái lập và kết thúc mọi hoạt động. Điều này thờng đợc coi nh là sự tái bật nguồn. Khi kích hoạt tái bật nguồn sẽ làm mất mọi giá trị trên các thanh ghi. 5. Chân EA : Các thành viên họ 8051 nh 8751, 98C51 hoặc DS5000 đều có ROM trên chíp lu cất chơng trình. Trong các trờng hợp nh vậy thì chân EA đợc nối tới V CC . Đối với các thành viên củ họ nh 8031 và 8032 mà không có ROM trên chíp thì mã chơng trình đợc lu cất ở trên bộ nhớ ROM ngoài và chúng đợc nạp cho 8031/32. Do vậy, đối với 8031 thì chân EA phải đợc nối đất để báo rằng mã chơng trình đợc cất ở ngoài. EA có nghĩa là truy cập ngoài (External Access) là chân số 31 trên vỏ kiểu DIP. Nó là một chân đầu vào và phải đợc nối hoặc với V CC hoặc GND. Hay nói cách khác là nó không đợc để hở. 6. Chân PSEN : Đây là chân đầu ra cho phép cất chơng trình (Program Store Enable) trong hệ thống dựa trên 8051 thì chơng trình đợc cất ở bộ nhớ ROM ngoài thì chân này đợc nối tới chân OE của ROM. . . cho khối mạch chuyển đổi và khối mạch vi xử lý. Chơng trình điều khiển hiển thị trên LED đợc nạp vào chíp vi xử lý 89C51. Đầu vào JP5 của khối mạch này đợc đấu với đầu ra JH1 của khối mạch cảm. 3.2.1.2.1. Sơ đồ nguyên lý và sơ đồ mạch in của mạch cảm biến nhiệt độ (Phần phụ lục). 3.2.1.2.2. Nguyên lý hoạt động của mạch và tính toán chọn các thiết bị cho mạch. Nguyên lý hoạt động và tính. tạo bên trong của chíp vi điều khiển 89051. Vào năm 1981. Hãng Intel giới thiệu một số bộ vi điều khiển đợc gọi là 8051. Bộ vi điều khiển này có 128 byte RAM, 4K byte ROM trên chíp, hai bộ định