THIẾT KẾ MẠCH IN ĐỂ CẢI THIỆN EMC TRONG VI ĐIỀU KHIỂN

THIẾT KẾ MẠCH IN ĐỂ CẢI THIỆN EMC TRONG VI ĐIỀU KHIỂN Tất cả các mạch logic bên trong ngoại trừ bộ chuyển đổi AD, bộ dao động và IOring được xem là mạch lõi. Thông thường mạch lõi không có kết nối đến các chân ngoại trừ chân nguồn của nó. Ví dụ trong hình trên, mạch lõi chứa CPU, PLL, bộ nhớ chương trình, bộ nhớ RAM và thiết bị ngoại vi bao gồm bộ nhớ CAN. IOring bao gồm hệ thống đường nối đất và nguồn với bộ đệm cổng và mạch bảo vệ của nó. Bộ cấp nguồn IOring của hầu hết các vi điều khiển được tách rời khỏi nguồn cung cấp điện lõi.

oOo

-TIỂU LUẬN MÔN HỌC

TÊN TIỂU LUẬN:

THIẾT KẾ MẠCH IN ĐỂ CẢI THIỆN EMC TRONG VI ĐIỀU KHIỂN

Giảng viên hướng dẫn: PGS.TS TĂNG TẤN CHIẾN

Học viên thực hiện : Phạm Minh Hải Khóa : K25 KTĐT 2012-2014

Đà Nẵng, tháng 11 / 2013

MỤC LỤC

CHƯƠNG 1 NGUỒN NHIỄU TRONG VI ĐIỀU KHIỂN 3

1.1 Thiết kế của vi điều khiển thông dụng 3

1.2 Các nguồn nhiễu chính 3

1.2.1 Bộ dao động 3

1.2.2 Lõi, PLL và xung nhịp cây 4

1.2.3 Giao tiếp bộ nhớ ngoài 5

1.2.4 Các cổng cho các mục đích chung trong I/O-ring 5

1.3 Lan truyền nhiễu đến các chân không có chuyển mạch 6

1.3.1 Hệ thống nguồn vi điều khiển 6

1.3.2 Nhiễu lõi xuyên nhiễu tới các cổng I/O 6

1.3.3 Xuyên nhiễu giữa các cổng I/O 7

CHƯƠNG 2 THIẾT KẾ MẠCH IN ĐỂ CẢI THIỆN EMC TRONG VI ĐIỀU KHIỂN 9

2.1 Giải pháp EMC trên chip của vi điều khiển 9

2.1.1 Dung kháng trên chip nhúng 9

2.1.2 Tạo xung trải phổ (SSCG) 10

2.1.3 Cấp đa nguồn tách biệt 11

2.1.4 Nguồn kề và chân nối đất 11

2.2 Thiết kế mạch PCB cải thiện EMC trong vi điều khiển 12

2.2.1 Tối ưu hóa nguồn điện 12

2.2.2 Định tuyến tín hiệu 19

2.2.3 Mạch dao động 21

2.2.4 Bọc chắn Faraday 1D và 3D 23

KẾT LUẬN 24

TÀI LIỆU THAM KHẢO 25

CHƯƠNG 1 NGUỒN NHIỄU TRONG VI ĐIỀU KHIỂN 1.1 Thiết kế của vi điều khiển thông dụng

Hình dưới mô tả mạch in của vi điều khiển thông dụng:

Hình 1.1: Layout của vi điều khiển

Tất cả các mạch logic bên trong ngoại trừ bộ chuyển đổi AD, bộ dao động và I/O-ring được xem là mạch lõi Thông thường mạch lõi không có kết nối đến các chânngoại trừ chân nguồn của nó Ví dụ trong hình trên, mạch lõi chứa CPU, PLL, bộ nhớchương trình, bộ nhớ RAM và thiết bị ngoại vi bao gồm bộ nhớ CAN I/O-ring baogồm hệ thống đường nối đất và nguồn với bộ đệm cổng và mạch bảo vệ của nó Bộcấp nguồn I/O-ring của hầu hết các vi điều khiển được tách rời khỏi nguồn cung cấpđiện lõi

1.2 Các nguồn nhiễu chính

1.2.1 Bộ dao động

Hình 1.2 cho thấy biểu đồ đo lường điển hình của các tín hiệu dao động thạchanh X1 và X2 của vi điều khiển Mặc dù hình dạng tín hiệu là không phải hình sinchính xác mà chỉ gần tương đối Thực tế, theo các phép đo quang phổ chỉ cho thấymột vài sóng hài Hơn nữa, so với tổng tiêu thụ điện năng của một vi điều khiển, tiêu

thụ điện năng của bộ dao động là khá thấp Do đó, sự tác động của bộ dao động thạchanh của vi điều khiển đến bức xạ nhiễu phát ra là khá thấp Tuy nhiên, hình dạng tínhiệu và quang phổ có thể có nhiều khác biệt đối với các bộ dao động khác nhau, ví dụnhư bộ dao động RC.

Hình 1.2: Tín hiệu bộ dao động thạch anh X1 và X2

1.2.2 Lõi, PLL và xung nhịp cây

Đối với thiết bị kỹ thuật số như vi điều khiển, xung nhịp hình sin không thể sửdụng được Vì vậy, trong vi điều khiển CMOS xung nhịp dao động được định dạng lạihình chữ nhật và phân phối trong các thiết bị thông qua xung nhịp cây Vì lý do vậnhành, trễ lan truyền vào các nhánh khác nhau của xung nhịp cây phải được điều chỉnh

để cung cấp các xung nhịp biên trên tất cả các thiết bị gần như cùng lúc Do đó tất cảcác phần tử lõi chuyển mạch truyền dòng điện gần như cùng một lúc Kết quả dòngcấp cho xung lõi là lõi chính liên quan đến nguồn nhiễu Vi điều khiển thường sử dụng

cả hai cạnh của xung nhịp Kết quả phổ biên độ hẹp của dòng điện lõi cho thấy đỉnhtại tần số hoạt động của lõi và sóng hài của nó, cho thấy thường tối đa tại hai lần tần

các sóng hài tần số thấp hơn cũng phải được kỳ vọng Cuối cùng, hoạt động dữ liệunội bộ phân bố với một số nhiễu băng rộng ở mức thấp, ở mức độ thường thấp Như

đã trình bày ở trên bộ dao động trên một mặt là nguồn phụ của nhiễu Mặt khác dònglõi có liên quan đến tần số hoạt động của lõi Cung cấp tần số lõi là như nhau trong cảhai trường hợp, việc tạo ra nó với bộ dao động chậm và một PLL (ví dụ 4 MHz x 4 =

16 MHz) hoặc sử dụng một bộ dao động nhanh hơn (ví dụ 16 MHz) gây ra mức bức

xạ tương đương

1.2.3 Giao tiếp bộ nhớ ngoài

Giao tiếp bộ nhớ ngoài bao gồm bus địa chỉ, bus dữ liệu và một số tín hiệu điềukhiển Bus địa chỉ được xuất ra bởi vi điều khiển và thường cung cấp tín hiệu không

có chu kỳ, do đầu vào không tuyến tính Do vậy, phân bố EME trên bus địa chỉ khánhiễu ở dải băng rộng Vì các bit có địa chỉ thấp hơn thường chuyển đổi liên tục hơn

so với các bit địa chỉ cao có nhiều tín hiệu tới hạn

Trong trường hợp bộ nhớ ngoài là bộ nhớ chỉ đọc hoặc bộ nhớ flash, bus dữliệu được truyền bởi bộ nhớ, nhưng ngay cả khi bộ nhớ là một bộ nhớ RAM thì chu kỳđọc thường chiếm ưu thế Do đó phân bố EME của bus dữ liệu chủ yếu được xác địnhbởi các thiết bị nhớ

Đối với EME, tín hiệu điều khiển là một phần đáng quan tâm nhất của giaodiện bộ nhớ Tín hiệu quan trọng nhất là trình điều khiển xung nhịp hệ thống và/hoặc

bộ nhớ (SDRAM) vì nó tạo ra nhiễu biên độ hẹp đáng kể Ngay cả khi chân là opennhưng được kích hoạt thì phân bố nhiễu của nó có thể là đáng kể Vì vậy, bất cứ khinào có thể, bộ kích thích xung nhịp này nên được tắt

Cuối cùng, các tín hiệu nhấp nháy (RAS, CAS, ASTB, vv) là nguồn nhiễu tiềmtàng khi nó thường xuyên và bằng cách nào đó chuyển đổi lặp đi lặp lại (biên độ hẹp)

1.2.4 Các cổng cho các mục đích chung trong I/O-ring

Sự phân bố EME của các chân nói chung không thể được ước lượng như việccấu hình các chân này Các chân tĩnh hoặc ít chuyển mạch không gây ra bức xạ đáng

kể trong khi các chân chuyển mạch thường xuyên phải được xem như nguồn nhiễutiềm tàng Các chân chuyển mạch lặp đi lặp lại có nhiễu tiềm tàng cao hơn so với chânkhông lặp đi lặp lại do đặc tính biên độ hẹp của nó Ví dụ trình điều khiển xung nhịp

hệ thống hoặc xung CSI, hoặc đầu ra dữ liệu CSI hay CAN

1.3 Lan truyền nhiễu đến các chân không có chuyển mạch

Các chân chuyển mạch rõ ràng là các nguồn nhiễu Thật không may cũng cónhững tác động khác dẫn đến sự bức xạ của các chân có vẻ không liên quan Một số

đó được mô tả như dưới đây:

1.3.1 Hệ thống nguồn vi điều khiển

Hệ thống nguồn bao gồm một hoặc nhiều chân nguồn và các chân nối đất liênquan của nó Thông thường, vi điều khiển cung cấp nhiều hệ thống cấp điện độc lập,được tách ra khỏi nhau ở mặt nguồn và tiếp đất Ít nhất một tụ tách riêng cho mỗi hệthống cấp điện là bắt buộc để cung cấp nguồn yêu cầu tại trở kháng thấp trên một dảitần số rộng

Bất kỳ phần tử hoạt động bên trong vi điều khiển trực tiếp hoặc gián tiếp kếtnối với ít nhất một hệ thống cung cấp điện Vì vậy, bất kỳ chuyển mạch bên trong viđiều khiển cũng gây ra một dòng điện tới tiến trình Sự phát xạ của dòng điện này tỷ lệthuận với diện tích của mạch lặp trong tiến trình dòng điện đó Vì vậy, các mạch phảiđược thiết kế nhỏ nhất có thể Ví dụ quan trọng nhất ở đây là mạch dòng điện giữa viđiều khiển và tụ rách rời

Bất kỳ nguồn điện nào có trở kháng nguồn cao hơn 0 Ohm , đặc biệt là ở tần sốcao thì trở kháng dây cảm ứng trở nên quan trọng Do đó dòng điện xung phủ mộtđiện áp gợn lên nguồn điện DC góp phần vào việc bức xạ Việc cung cấp nguồn cho viđiều khiển tại trở kháng thấp có thể làm giảm bức xạ này

1.3.2 Nhiễu lõi xuyên nhiễu tới các cổng I/O

1.3.2.1 Trở kháng ghép chung

Bất kỳ hai mạch cùng trở kháng chung trong nguồn cung cấp điện sẽ gây ra xuyênnhiễu với nhau Phần bên trái của hình 1.3 mô tả sự lan truyền nhiễu lõi trong trườnghợp nguồn cấp điện chung cho lõi và I/O-ring Nhiễu gây ra bởi dòng điện lõi liênquan đến sụt áp trên cuộn dây và chân trở kháng

Hình 3 cho thấy các điện trở Ngay cả khi hệ thống cấp nguồn trên PCB đã loại bỏkhỏi bất kỳ điện áp gợn, nguồn cấp điện cho chip bên trong sẽ gây nhiễu Vì các bộđệm cổng và lõi liên quan tới cùng nguồn cấp điện nội bộ, nhiễu truyền tới mỗi chânđầu ra thông qua các bán dẫn đang hoạt động Nhưng không chỉ các chân đầu ra, các

chân đầu vào cũng bị ảnh hưởng do các tụ pha tạp (ví dụ mạch bảo vệ) bên trong chip.Với cấu hình này các bộ nhạy EME có thể yêu cầu bộ lọc của mỗi chân

Hình 1.3: Xuyên nhiễu của nguồn cấp điện tách rời đối lập thông dụng

Hệ thống cấp nguồn tách rời cho lõi được mô tả bên phải hình 1.3 Bộ tách nênthực hiện trên cả hai mặt nguồn và tiếp đất để tránh tác động bất lợi của trở khángghép chung Bằng cách đó, lõi liên quan đến bức xạ thông qua cổng I/O có thể đượccải thiện đáng kể

1.3.2.2 Điện dung và trở kháng ghép

Các trở kháng ghép chung có hiệu quả đối với xuyên nhiễu từ lõi đến cổng I/O.Tuy nhiên, điện dung và trở kháng ghép bên trong chip và/hoặc gói cũng xảy ra Tụcảm ghép xảy ra bất cứ khi nào tiến trình dòng điện tần số cao truyền bên cạnh dâykhác Đối với chip tích hợp hiệu ứng này được giảm thiểu bằng cách định tuyến tối ưunhưng các liên kết khó có thể được tối ưu khi nó có cấu trúc liên kết cao

1.3.3 Xuyên nhiễu giữa các cổng I/O

Tác động xuyên nhiễu do trở kháng ghép chung như mô tả ở trên thông thườngcũng xảy ra giữa các cổng I/O Lý do rõ ràng không chỉ mỗi và mọi cổng I/O có thểđược cung cấp bởi hệ thống cấp nguồn điện riêng biệt Do đó các tác động xuyênnhiễu có thể được giảm thiểu bằng các biện pháp thiết kế chip nhưng cũng khônggiảm được hết, cần tránh các chuyển mạch không cần thiết

Ví dụ, nếu đường truyền clock hệ thống không được sử dụng (chân open)nhưng vẫn kích hoạt, xuyên nhiễu tới các cổng I/O khác có thể quá cao để phù hợp vớicác yêu cầu về EME khắc khe

Hình 4: Xuyên nhiễu giữa các cổng I/O

CHƯƠNG 2 THIẾT KẾ MẠCH IN ĐỂ CẢI THIỆN EMC

TRONG VI ĐIỀU KHIỂN 2.1 Giải pháp EMC trên chip của vi điều khiển

2.1.1 Dung kháng trên chip nhúng

Mục tiêu của việc tách nối tối ưu EME là đáp ứng được tối đa các yêu cầu vềdòng cao tần bởi một hoặc nhiều hơn các tụ đôi (tụ có điện dung nhỏ) Nếu nhiềudòng cao tần được giữ lại trong mạch trên chip và tụ điện thì sẽ có ít sự ảnh hưởng củanguồn còn thừa cấp cho mạch Để tối ưu hơn cho việc phối hợp trở kháng đườngtruyền thì thường các tụ điện được đặt ở mức gần nhất có thể với các chân cắm của bộ

vi điều khiển

Để làm giảm dòng bức xạ mạch thì vùng mạch phải được thiết kế nhỏ lại Nếuchỉ sử dụng duy nhất một kỹ thuật để thiết kế PCB thì sẽ khó đạt được các cải tiếnquan trọng cần thiết, vì thế phương pháp đo đạc phù hợp là phải chuyển một phần các

tụ ghép lên chip, khi đó sẽ giảm được các trở kháng kết nối và vùng mạch sẽ đượckiểm soát dễ dàng hơn Kỹ thuật dung kháng trên chip này là tương đối nhỏ để đápứng được toàn bộ việc tách nối, khi đó cần xét đến các điện dung trên PCB Tuy vậy

để có được dải tần cao thì cần phải triệt các bức xạ

Hình 2.1: EME với các tụ tích hợp trên chip

Hình 2.1 mô tả kết quả đo được từ việc so sánh hai vi điều khiển giống nhauvới việc có và không có kỹ thuật thiết kế điện dung trên chip: không cần tăng kích cỡcủa chip vẫn có thể đạt được dải tần rộng hơn 15dB, tiết kiệm được chi phí.

2.1.2 Tạo xung trải phổ (SSCG)

Ở tần số cao thường thì bức xạ băng hẹp cao hơn rất nhiều so với bức xạ băngrộng Phổ nguồn của băng hẹp dùng để biểu thị một phần của các tần số rời trong khi

đó ở giữa thì biểu thị nhiễu của môi trường Nếu một đỉnh nào đó vượt ngưỡng giớihạn thì ứng dụng đó sẽ lỗi mặc dù ở vùng tần số rộng vẫn thấy khoảng cách đến điểmgiới hạn Bằng cách chia nhỏ tần suất hoạt động của CPU thì năng lượng cao tần sẽđược trải đều trong dải tần số rộng, khi đó sẽ làm giảm được các đỉnh

Trong hình 2.2 đường màu xanh biểu thị các đỉnh bức xạ ở một tần số cụ thể,đường màu đỏ biểu thị các phổ đã được chia nhỏ với một bộ dò đỉnh và đường màuđen biểu thị phổ với một bộ dò chuẩn đỉnh Việc điều chỉnh mức +-1% ở đỉnh bức xạ

đã làm giảm được 10dB bằng việc phân bố năng lượng cao tần ở băng thông 2Mhz

Hình 2.2: EME với SSCG

2.1.3 Cấp đa nguồn tách biệt

Trong vi điều khiển việc cấp các nguồn tách biệt nhau được sử dụng rất rộngrãi, điều này sẽ làm giảm nhiễu xuyên giữa lõi và các cổng vào/ra làm tăng hiệu suất

hệ thống Ở các mạch tương tự thì bộ phát xung hay thỉnh thoảng là các giao tiếp busnội cũng được cấp nguồn một cách độc lập Để đạt được hiệu quả cao nhất thì việctách biệt nguồn thường được thực hiện ở phía nguồn-đất mặc dù điều này có thể gâyảnh hưởng đến việc dự phòng ESD nội Phương pháp bảo vệ này có thể tăng hiệu suấtnhưng lại có ít nhiều ảnh hưởng đến số lượng chân cắm, đặc biệt là đối với các hệthống nhỏ với số lượng chân cắm hạn chế Mặc khác với một hệ thống có nhiều châncắm thì sẽ có nhiều chân dùng cho việc cấp nguồn, khi đó làm giảm các kết nối trởkháng giữa PCB và hệ thống trên chip

Yêu cầu khi thiết kế PCB: mặc dù việc cấp nguồn đã được tách biệt nhaunhưng vẫn còn có một số tín hiệu điều khiển nội giữa lõi và chân I/O hay giữa cácmạch với nhau Để giữ được các hệ thống cấp nguồn trên cả hai cùng tiếp đất thì cảhai cùng tiếp đất phải kết nối lại với nhau trên PCB thông qua một kết nối có trởkháng thấp

Hình 2.3: Trở kháng đất

2.1.4 Nguồn kề và chân nối đất

Hiện nay hầu hết các vi điều khiển đều được cài đặt thêm các chân cắm cấpnguồn kề nhau Chân cắm này cho phép người thiết kế PCB dễ dàng làm giảm thiểu

độ lớn dòng trong mạch giữa chip vi điều khiển và tụ điện ghép Việc giảm thiểu độlớn dòng như thế này dĩ nhiên đòi hỏi mỗi tụ điện phải có nguồn cấp theo từng cặp,đồng thời việc giảm độ lớn bo mạch cũng sẽ làm giảm các trở kháng kết nối trong các

tụ ghép

Yêu cầu khi thiết kế PCB: chuyển các tụ ghép đến vị trí gần nhất có thể tới cácchân cung cấp nguồn, coi mỗi đoạn dây nối như là một trở kháng bình thường, đặc

biệt cần xem xét kỹ càng kết nối giữa mạch ghép (gồm các tụ ghép) với bo mạch cấpnguồn.

Hình 2.4: Chân cấp nguồn kề nhau

Nhận xét: ngày nay các phương pháp trên chỉ là một phần nhỏ trong các cáchtính toán tối ưu trong tương thích trường điện từ Hiểu theo cách chung nhất, các biệnpháp để đạt được tương thích trong trường điện từ làm cho hiệu suất thiết kế cao hơncác nguồn nhiễu Các vấn đề về tương thích trường điện từ nếu được xác định ở giaiđoạn cuối trong quá trình kiểm tra ứng dụng thì không những gây nên những tổn hại

về chi phí mà đôi khi còn làm chậm quá trình giới thiệu sản phẩm ra thị trường, hơnnữa ngay tại giai đoạn cuối này phát sinh nhiều quyết định quan trọng hơn như là việclựa chọn thiết bị để thực hiện Vì thế cần phải có ưu tiên cho sự tính toán việc tươngthích trường điện từ ở mức LSI khi thiết kế một dự án vi điều khiển

2.2 Thiết kế mạch PCB cải thiện EMC trong vi điều khiển

2.2.1 Tối ưu hóa nguồn điện

Hệ thống nguồn cung cấp điện của một PCB thường bao gồm một hệ thống nốiđất và một hoặc nhiều nguồn điện Mạng lưới cung cấp nguồn điện và nối đất thường

là mạng lưới phân phối hầu hết trong các mạch, do đó không may lại trở thành mộtăng-ten phù hợp cho việc sinh nhiễu cho các vi điều khiển Do đó phải hết sức cẩnthận trong thiết kế các mạch cung cấp nguồn điện Bước đầu tiên để có một thiết kếnguồn điện tối ưu là phân tích sự méo dạng điện thế của bất kỳ chân nguồn điện vàchân nối đất thiết bị như xem xét ở trên Thiết kế PCB luôn luôn bắt đầu với việc địnhtuyến hệ thống nguồn cung cấp điện

2.2.1.1 Hệ thống tiếp đất

(1) Tiếp đất hệ thống

Hệ thống tiếp đất có hai chức năng chính: Một mặt nó là một phần của hệ thốngcung cấp nguồn điện và mặt khác nó cung cấp mức tham chiếu cho tất cả các tín hiệu.Theo định luật Ohm, bất kỳ dòng nguồn trong hệ thống tiếp đất sẽ dẫn đến sụt áp trêntrở kháng tiếp đất theo tỉ lệ thuận Do trở kháng tiếp đất sử dụng chung (so sánh vớiphần (1) " Trở kháng ghép chung" điện áp này sẽ ảnh hưởng đến tất cả các tín hiệu