ĐẠI HỌC TÔN ĐỨC THẮNG ĐIỆN TỬ 1 ThS.. Nguyễn Thy Linh... Nội dung:Chương 5: Mạch transistor ghép liên tầng 5.1.. Transistor ghép cascading; 5.2.. Cách ghép darlington; 5.4.. Mạch khuếch
Trang 1ĐẠI HỌC TÔN ĐỨC THẮNG
ĐIỆN TỬ 1
ThS Nguyễn Thy Linh
Trang 2Nội dung:
Chương 5: Mạch transistor ghép liên tầng
5.1 Transistor ghép cascading;
5.2 Mạch khuếch đại vi sai;
5.3 Cách ghép darlington;
5.4 Mạch khuếch đại ghép cascode.
2
Trang 31 1 1
1 1
1
BB BE CQ
b E
V V I
R R
V CEQ1 V CC I CQ1(R E1 R C1)
2 2 2
2 2
2
BB BE CQ
b E
I
R R
CEQ CC CQ E C
5.1 Transistor ghép cascading
Phân tích DC
3
Trang 4Transistor ghép cascading
Phân tích AC
4
1
' 1
' 1 2
' 2
' 2 1
2
2 2
1 1
2
b
ie b
b fe
L C
C fe
i
b
b
b
b
L i
L i
h R
R h
R
R h
R R
R h
i
i i
i i
i i
i A
Trang 55.2 Mạch khuếch đại vi sai
Giả sử 2 TST giống nhau
V E1 = V E2 = (I E1 + I E2 )R e – V EE = 2I E1 R e – V EE = 2I E2 R e – VEE
5
0.7
EE
EQ EQ
e b fe
V
Trang 6Mạch khuếch đại vi sai
Phân tích tín hiệu nhỏ
i0 = (i1 + i2)/2 và i = i2 – i1 i1 = i0 – ( i/2) và i2 = i0 + ( i/2)
Dùng phương pháp chồng chập
Mode chung: i1 = i2 = i0
Mode vi sai: i2 = - i1 = i/2
6
Trang 7 Mode chung:
Do tính đối xứng: ie1c = ie2c iRe = 2ie1c = 2ie2c
ve = (2Re)ie2c
7
0 2
b
e c
R i i
Trang 8 Mode vi sai:
ie1d = - ie2d iRe = 0 ve = 0
Ngắn mạch Re
8
2
b
e d
R i i
Trang 9- Chồng chập:
9
2
c
R
c
A
d
A
Trang 10 Tỷ số triệt tín hiệu đồng pha
(Common Mode Rejection Ratio – CMRR)
Mạch khuếch đại vi sai lý tưởng: Ac = 0: iL = Ad i
Mạch thực tế:
10
e ib b fe
CMRR
Trang 115.3 Cách ghép darlington
11
Trang 122
1.4
/
BB CQ
R
V I
Trang 13( / )
L
i
i
A
1 2
1
2
Trang 145.4 Mạch khuếch đại ghép cascode
14
1 1
1
1 2 2
0.7 0.7
0.7
B cc
E B BE B
B
e
B cc
E B BE B
CE C E E C C E
CE C E CC L C E
R
V
R
Trang 151 2
1
2
1 1
2
1 1
2
//
)
(
ie
fe L
fb i
b b
e e
L i
L T
h R
R
R
R h
R
h i
i i
i i
v i
v
A