Bài giảng Vi mạch CHƯƠNG 5 GIAO TIẾP GIỮA CMOS & TTL 5.1 GIAO TIẾP GIỮA CÁC CỔNG LOGIC VỚI NHAU 5.1.1 Giữa TTL với TTL Do cùng loại nên chúng đương nhiên có thể mắc nối trực tiếp với nhau. Dòng trung bình để đảm bảo mức điện áp vào, ra ở mức cao hay thấp cho phép thì: I OH = 400uA còn I IH = 40uA khi ra mức cao. I OL = 16mA còn I IL = 16mA khi ra mức thấp. Như vậy 1 cổng TTL có thể thúc được khoảng dưới 10 cổng logic cùng loại. Ở đây chỉ xét tính tương đối do TTL có nhiều loại nên khả năng thúc tải (tính số toả ra) cũng khác nhau như loại ALS có thể thúc được tới 20 cổng 74ALS khác. Để biết chính xác hơn có thể dựa vào thơng số của dòng vào và ra của IC trong số tay tra cứu IC để tính tốn. 5.1.2 Giữa TTL với CMOS họ 74HC, 74HCT Ở mức thấp TTL có thể thúc được CMOS do V OL max(TTL)< V IL max(CMOS) và I OL max(TTL) > I IL max(CMOS). Ở mức cao TTL khơng thể thúc được CMOS do áp mức cao của TTL có khi chỉ còn 2,5 V trong khi CMOS chỉ chấp nhận áp mức cao khơng dưới 3,5V. nếu nối mạch thì hoạt động có thể sai logic. Có 1 cách để khắc phục là dùng điện trở kéo lên ở ngõ ra của cổng TTL. Khi đó, qua điện trở R này, dòng từ nguồn sẽ nâng dòng vào CMOS nhờ đó áp ra mức cao TTL sẽ khơng q thấp, CMOS sẽ hiểu được. Chẳng hạn một cổng 74LS01 có I OL max = 8mA, V OL max = 0,3V thúc một cổng 74HC00 có V IH min = 3,5V, I IH min = 1uA. Khi 74LS01 ở mức thấp 0,3V thì nó sẽ nhận dòng hết mức là 8mA được cấp thơng qua điện trở kéo lên (trong khi dòng I IH min chỉ có dưới 1uA rất nhỏ), thế thì sẽ phải cần điện trở kéo lên có giá trị nhỏ nhất R min . Còn khi ở mức cao 3,5V 74LS01 nhận dòng 100uA và 74HC00 nhận dòng 1uA. Vậy khi này điện trở kéo lên sẽ phải có giá trị max để hạn lại dòng cho 2 cổng Chương 5: Giao tiếp giữa TTL và CMOS 71 Bài giảng Vi mạch Khi R max thì cơng suất tiêu tán max sẽ nhỏ nhất. Tụ C = 15pF được thêm vào để khi đang ở mức thấp 0,3V mà chuyển lên mức cao thì tụ sẽ nạp cho áp lên 3,5V để CMOS “hiểu”. Hình 5.1 Giao tiếp giữa TTL với CMOS 5.1.3 TTL thúc CMOS có áp nguồn cao hơn 5V Cũng giống như ở trường hợp trên, nếu ra mức thấp thì TTL có thể thúc trực tiếp CMOS nhưng nếu ra mức cao V OH (TTL) chỉ có 2,7V đến 5V thì chắc chắn khơng thể thúc được CMOS vì khoảng áp này rơi vào vùng bất định của ngõ vào CMOS. Ta cũng phải dùng điện trở kéo lên, có thể dùng TTL ngõ ra cực thu để hở cho trường hợp này. 5.1.4 Giao tiếp CMOS-CMOS Với cùng điện thế cấp, một cổng CMOS có thể thúc cho rất nhiều cổng cùng loại CMOS vì dòng cấp khoảng 0,5 đến 5mA trong khi dòng nhận rất nhỏ (dưới 1uA). Tuy nhiên nếu tần số hoạt động càng cao thì khả năng thúc tải sẽ càng giảm đi (có khi chỉ còn dưới 10 cổng). Lý do là ở tần số cao, các điện dung ngõ vào của các cổng tải sẽ làm tăng cơng suất tiêu tán và trì hỗn truyền của mạch. 5.1.5 CMOS thúc TTL Khi thúc tải ở mức cao thường V OH (CMOS) > V IH (TTL) còn dòng nhận I IH (TTL) chỉ vài chục uA nên CMOS có thể thúc nhiều tải TTL. Khi thúc TTL ở mức thấp thì rất phức tạp tuỳ loại. CMOS cũ (4000) khơng thúc được TTL. CMOS mới (74HC) thì có thể, số cổng thúc được tuỳ thuộc VOL(CMOS) > V IL (TTL) và dòng tổng ngõ ra (CMOS) phải lớn hơn tổng các dòng ngõ vào I IL của các tải TTL. Như vậy, việc giao tiếp các cổng với nhau cũng rất đa dạng tuỳ thuộc u cầu người sử dụng. Một vấn đề khác cũng cần phải quan tâm là các IC giao tiếp nhau chung nguồn cấp hay giao tiếp cùng khoảng mức áp sẽ đảm bảo hoạt động hơn. Vì Chương 5: Giao tiếp giữa TTL và CMOS 72 Baứi giaỷng Vi maùch vy cú mt s IC ó c sn xut phc v cho vic chuyn mc in ỏp giao tip gia CMOS vi TTL hay CMOS 4000 vi CMOS 74HC. 5.2 GIAO TIP GIA CNG LOGIC VI CC THIT B IN 5.2.1 Giao tip vi cụng tc c khớ Cỏc cụng tc thng s dng úng m ngun cp to trng thỏi logic cho cng nhng do lm dng tip xỳc c khớ nờn khi úng m s sinh ra hin tng di. Hỡnh 5.2 Giao tip vi cụng tc c khớ Vi in gia dng nh ốn qut thỡ hin tng di ny khụng nh hng gỡ c vỡ di xy ra rt ngn ch khong vi ms, ốn qut khụng kp sỏng tt hay quay dng hoc nu cú i thỡ mt cng khụng th thy c. Nhng vi cỏc vi mch in t, rt nhy vi nhng thay i rt nh v rt nhanh. õy dựng cng schmitt trigger CMOS chuyn mch tớn hiu to bi cụng tc. Do khi nhn cụng tc, gõy ra di, cụng tc chuyn qua li gia mass v Vcc a vo cng logic, Schmitt trigger rt nhy khi ỏp vo ln hn hay nh hn ỏp ngng ca nú thỡ lp tc ỏp ra s l mc cao hay mc thp, mc ny cung cp cho mch m v mch hin th nu c ni t mch m s cho s m l s ln di cụng tc. Hin tng ny ch xy ra vi chc ms nhng vi mch logic ụi khi cng l nguy him ri. chng di ta cú th s dng phn cng hay phn mm. Chng hn bn phớm mỏy tớnh u l cỏc cụng tc c khớ, 1 phn mm trong mỏy s dũ c cụng tc ú chuyn tip trong mt khong thi gian ngn khong 20ms, nu thc s cụng tc c nhn thỡ mc logic mi n n nh sau khong thi gian di y v phn mm mi chp nhn c trng thỏi ca cụng tc. Cũn õy trỡnh by cỏch chng di bng t v mch cht. Chng di dựng t lc u vo T C giỏ tr khong 0,01us c ni ngừ vo ca cng logic nh hỡnh v. Khi nhn cụng tc, t C np qua cụng tc vo t. Ti khi cụng tc nh ra, cú hin tng di t s x qua R xung mass. Thi hng x l 100k x 0,01uF = 1ms ln hn chu kỡ di ti a ca cụng tc ch vi trm ns. Do ú khi ny cng logic cha Chửụng 5: Giao tieỏp giửừa TTL vaứ CMOS 73 Bài giảng Vi mạch chuyển mạch, tới khi áp xả trên tụ giảm xuống tới dưới mức ngưỡng của cổng logic thì trạng thái logic ngõ ra mới lật lại (hình 5.3). Hình 5.3 Cách chống dội dùng tụ lọc Cổng logic NOT được dùng có thể là loại TTL thường hay Schitt trigger. Chống dội dùng mạch chốt Mạch chốt cơ bản dùng 2 cổng nand mỗi cổng 2 ngõ vào có hồi tiếp chéo được kết hợp với 2 điện trở kéo lên mắc ở ngõ vào để tạo thành mạch chống dội từ cơng tắc. Khi cơng tắc bật lên vị trí 1 (như hình 5.4) ngõ vào NAND1 ở mức 0 do đó ngõ ra Q' = 1. Hình 5.4 Cách chống dội dùng mạch chốt Q' = 1 đưa về ngõ vào NAND2, đồng thời ngõ vào còn lại ở mức 1 đó nối qua R2 lên Vcc nên ra Q= 0, Q= 0 đưa về ngõ vào nand1 khi này nếu dội có xảy ra đi chăng nữa làm cho ngõ vào từ cơng tắc từ 1 xuống 0 thì do = 0 nên ngõ ra nand1 ln là 1. Như vậy chứng tỏ rằng Q và khơng hề bị ảnh hưởng bởi cơng tắc bị dội. Trạng thái của nó chỉ chuyển mạch dứt khốt một lần khi cơng tắc được nhấn qua a và chỉ lật lại trạng thái khi cơng tắc được nhấn qua 2. Một dạng khác cũng có thể chống dội được thể hiện như hình 5.5: Chương 5: Giao tiếp giữa TTL và CMOS 74 Baứi giaỷng Vi maùch Hỡnh 5.5 Chng di dựng cng NOT Bt cụng tc sang mass, ngừ ra I2 mc 0 a v qua R ngừ vo I1 nờn vn lm I2 ra 0 cho dự cụng tc cú b di lờn xung nhiu ln. Do ú ngừ ra I3 luụn mc 1. Ngc li nhn cụng tc qua Vcc, ngừ ra I2 mc 1 a v ngừ vo I1 mc 1 li vn lm I2 ra mc 1 bt chp cụng tc b di, kt qu ra I3 luụn mc 0. Cng logic c s dng trong mch cht trờn cú th l loi TTL hay CMOS thng hay schmitt trigger u c c nh cng NOT 4069, 4040; cng NAND 7400, 4011, 74132, 5.2.2 Giao tip vi ti nh Mt s kh nng ca cng logic khi giao tip vi cỏc loi ti khỏc nhau: Led n rt hay c s dng hin th cỏc vi mch in t, ỏp ri trờn nú di 2V, dũng qua khong vi mA do ú nhiu cng logic loi TTL v CMOS 74HC/HCT cú th thỳc trc tip led n. Tuy nhiờn loi CMOS 4000, 14000 thỡ khụng th do dũng vo ra mc cao v thp u rt nh (di 1uA, v di 0,5mA) mc dự chỳng cú th hot ng v cho ỏp ln hn loi 2 loi kia. Mch giao tip vi led nh hỡnh 5.6: Hỡnh 5.6 Giao tip vi LED R l in tr gii hn dũng cho led, cng tu loi cng logic c s dng m R cng khỏc nhau thng chn di 330 (in ỏp V cc = 5V DC ) tu theo vic la chn sỏng ca led. Chửụng 5: Giao tieỏp giửừa TTL vaứ CMOS 75 Bài giảng Vi mạch Ngồi led ra các cổng logic cũng có thể thúc trực tiếp các loại tải nhỏ khác như loa gốm áp điện (loa thạch anh) có dòng và áp hoạt động đều nhỏ, đây là loại loa có khả năng phát ra tần số cao. Mạch thúc cho loa gốm như hình 5.7. Hình 5.7 Cổng logic thúc loa Lưu ý là loa gốm là tải có tính cảm kháng, khi cổng chuyển mạch có thể sinh dòng cảm ứng điện thế cao gây nguy hiểm cho transistor bên trong cổng vì vậy cần 1 diode mắc ngược với loa gốm để bảo vệ cổng. 5.2.3 Giao tiếp với tải lớn Do khơng đủ dòng áp để cổng logic thúc cho tải, mặt khác những thay đổi ở tải như khi ngắt dẫn độ ngột, khi khởi động… đều có thể gây ra áp lớn, dòng lớn đổ về vượt q sức chịu đựng của tải nên cần có các phần trung gian giao tiếp, nó có thể là transistor, thyristor, triac hay opto coupler tuy theo mạch. Hãy xét một số trường hợp cụ thể: Tải cần dòng lớn Hình 5.8 Giao tiếp với tải cần dòng lớn Chương 5: Giao tiếp giữa TTL và CMOS 76 Bài giảng Vi mạch Do dòng lớn vượt q khả năng của cổng nên có thể dùng thêm transistor khuếch đại lên, khi tác động mức thấp dùng transistor pnp còn khi tác động mức cao nên dùng transistor loại npn. Tính tốn các điện trở phân cực cho mạch: Giả sử tải cần dòng 100mA. Khi transistor dẫn bão hồ β s = 25. Tính dòng I B = I C /25 = 4mA, R1 = (V cc - V BE - V CE )/I B ≈ 1K. R2 được thêm vào để giảm dòng rỉ khi transistor ngưng dẫn, R2 khoảng 10K. Trường hợp tải cần dòng lớn hơn nữa ta có thể dùng transistor ghép Darlington để tăng dòng ra. Tải cần áp lớn Khác với trường hợp tải cần dòng lớn, khơng thể dùng transistor làm tầng đệm vì cất cổng logic cấu tạo bởi các transistor bên trong rất nhạy, áp ngược chịu đựng của chúng khơng lớn lắm nên với áp tải lớn có thể làm chết chúng thậm chí làm chết ln cả transistor đệm ở bên ngồi. Giải pháp trong trường hợp này là phải dùng thêm 1 transistor khác làm nhiệm vụ cách li áp cao từ tải với cổng logic, cũng có thể dùng cổng đệm thúc chịu áp cao như 7407. Ở hình 5.9 transistor cách li điện thế Q1 hoạt động ở cùng điện thế như mạch TTL còn transistor thúc Q2 hoạt động ở điện áp theo u cầu của tải. Ở mức thấp Q1 dẫn để dòng vào Q2 làm nó dẫn và động cơ sẽ chạy. Trong mạch R1, R3 phân cực cho Q1, Q3 và quyết định dòng ra tải, còn R2, R4 dùng để giảm dòng rỉ, diode D để bảo vệ transistor Q2 khơng bị q dV/dt Còn với cổng CMOS tác động mức thấp và cả mức cao khi thúc tải thì cũng tương tự. Transistor darlington được thay thế, nếu thấy cần phải dòng lớn cho tải. Hình 5.9 Giao tiếp với tải cần áp lớn Riêng với cổng TTL tác động mức cao thì có thể khơng cần transistor cách li cũng được nếu đủ dòng cho tải (do phân cực nghịch tiếp giáp BC). Tuy nhiên phải lưu ý rằng điện áp phân cực nghịch khơng được vượt q giới hạn điện áp chịu đựng của mối nối BE (thơng thường khoảng 60VDC). Tải hoạt động ở áp xoay chiều Chương 5: Giao tiếp giữa TTL và CMOS 77 Bài giảng Vi mạch Áp xoay chiều ở đây là áp lưới 220V/50Hz hay dùng, với giá trị lớn như vậy nên cần cách li cổng logic với tải, một số linh kiện hay dùng để cách li là thyristor, triac, rờ le, ghép nối quang (opto coupler). Ở đây trình bày cách dùng thyristor và opto coupler. Cách dùng rờ le cũng giống như ở phần trước, với hai đầu cuộn dây rờ le ở bên transistor thúc còn chuyển mạch nằm bên tải. Dùng triac Transistor dùng đệm đủ dòng cho triac, các điện trở phân cực và mắc thêm để giảm dòng rỉ tính tốn giống như trước. Triac được dùng cần quan tâm đến dòng thuận tối đa và điện áp nghịch đỉnh ln nằm dưới giá trị định mức. Hình 5.10 Giao tiếp với tải hoạt động ở điện áp xoay chiều Dùng kết nối quang Cách này cách li hồn tồn giữa mạch áp thấp và áp cao nhờ 1 opto couple như hình vẽ. Cổng logic tác động ở mức thấp làm opto dẫn kéo theo SCR được kích để mở tải. Áp 20V DC ni opto được chỉnh lưu từ nguồn xoay chiều, và ổn áp bởi diode zener. Mạch tác động mức cao cũng tương tự. Hình 5.11 Giao tiếp dùng kết nối quang Chương 5: Giao tiếp giữa TTL và CMOS 78 . Bài giảng Vi mạch CHƯƠNG 5 GIAO TIẾP GIỮA CMOS & TTL 5. 1 GIAO TIẾP GIỮA CÁC CỔNG LOGIC VỚI NHAU 5. 1.1 Giữa TTL với TTL Do cùng loại nên chúng đương nhiên có thể mắc nối trực tiếp với nhau 2. Một dạng khác cũng có thể chống dội được thể hiện như hình 5. 5: Chương 5: Giao tiếp giữa TTL và CMOS 74 Baứi giaỷng Vi maùch Hỡnh 5. 5 Chng di dựng cng NOT Bt cụng tc sang mass, ngừ ra I2 mc. hơn. Vì Chương 5: Giao tiếp giữa TTL và CMOS 72 Baứi giaỷng Vi maùch vy cú mt s IC ó c sn xut phc v cho vic chuyn mc in ỏp giao tip gia CMOS vi TTL hay CMOS 4000 vi CMOS 74HC. 5. 2 GIAO TIP