Cấu trúc máy tính bài 4.6 14_Bus_MT pdf

Thiết bị chủ bus  Hệ thống bus gồm: Bus địa chỉ, Bus dữ liệu và Bus điều khiển.. Phân loại Bus• System Bus bus hệ thống - nối kết từ bộ xử lý đến bộ nhớ chính, bộ đệm cấp 2 cache level

tổ chức Bus Máy tính

 

1 Giới thiệu

.

a) Thiết bị chủ bus

 Hệ thống bus gồm: Bus địa chỉ, Bus dữ liệu và Bus điều khiển.

 Nhiều thiết bị nối ghép và trao đổi dữ liệu qua hệ thống bus.

 Thiết bị chủ (master) là thiết bị khởi đầu và điều khiển việc trao

đổi thông tin còn thiết bị đáp lại gọi là thiết bị tớ (slave)

ở các máy tính 80x86, CPU là ví dụ về thiết bị chủ, còn bộ nhớ, ổ

đĩa là các thiết bị tớ.

 Để trao đổi thông tin: đầu tiên cần chuyển địa chỉ để phân biệt thiết bị, sau đó gửi tín hiệu ghi hoặc đọc để xác định hành động.

b Phân loại Bus

• System Bus (bus hệ thống) - nối kết từ bộ xử lý

đến bộ nhớ chính, bộ đệm cấp 2 (cache level 2) – bus chính (main bus), bus bộ xử lý (processor bus) hoặc bus cục bộ (local bus

• I/O Bus (bus ngoại vi) - nối kết thiết bị ngoại vi

với bộ xử lý thông qua cầu chipset - bus mở rộng (expansion bus), bus ngoại vi (external bus) và bus chủ (host bus)

• Trong kiến trúc Dual Independent Bus (DIB

- hai tuyến bus độc lập), bus hệ thống dùng chung được tách thành:

- Frontside Bus (FSB - tuyến bus trước) -Backside Bus (BSB - tuyến bus sau

c) Phân phối BUS

Thiết bị chủ có thể truy cập đ ợc các bus toàn cục, bao gồm bus địa chỉ, bus dữ liệu và bus điều khiển

Khi có nhiều thiết bị chủ có yêu cầu sử dụng bus thì bus

phải đ ợc phân phối theo một cách thức nhất định

 Không có bus nào phục vụ hai thiết bị chủ cùng một lúc

 Để thiết bị chủ truy nhập đ ợc bus, đầu tiên nó phải có tín hiệu yêu cầu bộ phân phối bus trung tâm

 Đợi nhận đ ợc tín hiệu trả lời

 Có 2 nguyên tắc phục vụ:

- Nguyên tắc u tiên

- Nguyên tắc “đến tr ớc - phục vụ tr ớc”.

d) Giao thức bus (bus protocol)

Giao thức bus là các tiêu chuẩn về tín hiệu và định thời phối

hợp hoạt động giữa các bộ phận khác nhau của hệ thống khi tiến hành trao đổi dữ liệu

Có hai giao thức bus chính là:

Giao thức đồng bộ

Các bus đ ợc đồng bộ với một tần số trung tâm - đó là tần số

của hệ thống ở máy IBM, CPU truy nhập bộ nhớ sử dụng giao thức đồng bộ vì bộ nhớ không thể sai lệch với các tiêu chuẩn định thời của bộ tạo giao động đồng hồ trung tâm

Giao thức không đồng bộ

Đ ợc định thời riêng và có thể không hoạt động theo tần số

đồng hồ trung tâm Trao đổi dữ liệu giữa máy tính và máy in là

ví dụ về giao thức không đồng bộ

e) D ả i thông của bus (bus bandwidth)

 Tốc độ mà bus có thể truyền dữ liệu từ thiết bị

chủ tới thiết bị tớ gọi là dải thông hay độ rộng dải của bus (bandwidth) hoặc năng suất truyền của

bus (throughput) Đơn vị đo là MB/sec.

 Dải thông phụ thuộc vào tần số truyền, độ rộng bus và giao thức bus Tần số đồng hồ càng cao thì dải thông càng lớn

-I/O CH CK SD7 SD6 SD5 SD4 SD3 SD2 SD1 SD0 I/O CH RDY AEN SA19 SA18 SA17 SA16 SA15 SA14 SA13 SA12 SA11 SA10 SA9 SA8 SA7 SA6 SA5 SA4 SA3 SA2 SA1 SA0

SBHE LA23 LA22 LA21 LA20 LA19 LA18 LA17 -MEMR -MEMW SD08 SD09 SD10 SD11 SD12 SD13 SD14 SD15

=5V DC MASTER GND

Hình 1 Bus ISA

2 Một số chuẩn bus

a) Bus PC/XT

Bus PC/XT có khe cắm 62 chân,

bao gồm bus dữ liệu D0-D7, bus

địa chỉ A0-A19, các tính hiệu

điều khiển IOR, IOW, MEMR,

MEMW, và một số tín hiệu điều

khiển của board hệ thống và

ngoại vi nh DMA và bộ điều

khiển ngắt

b) Bus ISA

Bus ISA

 Giới thiệu:

 Bus ISA (Industrial Standard Architecture): được xây dựng cho máy tính IBM – AT (bus AT), có nguồn gốc từ bus XT của máy PC-8088 năm 1981.

thêm 36 chân để phối hợp làm việc với bus dữ liệu 16 bit

và địa chỉ 24 bit.

 Bus ISA dùng giao tiếp 16bit, xung 8MHz (mức xung chuẩn của bộ xử lý) và đạt tốc độ truyền dữ liệu trên lý thuyết là 16MBps Tốc độ thực tế bị giảm đi một nửa vì cần dành 1 đường bus cho địa chỉ và một đường bus khác cho dữ liệu 16bit

 Các chân chủ yếu của khe cắm ISA

 A0-A19 (SA0-SA19): các chân địa chỉ của hệ thống

 AEN (Address Enable): ANE = 1 thì DMA điều khiển bus ANE =

0 thì CPU điều khiển bus

 ALE (Address Latch Enable): cho phép chốt địa chỉ

 CLK (Clock): đồng hồ là tần số để đồng bộ thao tác ghi, đọc bộ nhớ và IO

 DO-D7 là bus dữ liệu 8 bit 2 chiều

 DRQ1, DRQ2, DRQ3, DACK1, DACK2, DACK3: Là các tín hiệu yêu cầu và báo nhận DMA

 IOCHCHK (I/O Channel Check)

 IOR, IOW ( IO Read, IO write)

 IRQ3-IRQ7, IRQ9 (Interrupt Request)

 OSC (Oscillator): Chân tạo tín hiệu dao động

 REFRESH:

 SMEMR, SMEMW (Memory Read, Memory Write)

Một số hạn chế của bus ISA

1 Bus dữ liệu bị hạn chế ở 16 bit vì thế không thể phối

hợp đ ợc với bus dữ liệu 32 bit của các bộ vi xử lý 386/486/Pentium.

2 Bus địa chỉ 24 bit giới hạn khả năng truy nhập bộ

nhớ cực đại qua khe cắm mở rộng là 16 Mb Vì vậy không thể phối hợp đ ợc với bus địa chỉ 32 bit (không gian địa chỉ là 4 Gb) của 386/486 và Pentium.

3 Board mẹ có tối đa 8 khe cắm mở rộng ISA Tần số

làm việc của khe cắm mở rộng bus ISA là 8 MHz.

4 Do c¸c ng¾t (IRQs) cã d¹ng kÝch ph¸t s ên nªn mçi ng¾t chØ

cã thÓ g¸n cho 1 thiÕt bÞ (chø kh«ng g¸n cho nhiÒu thiÕt

Các đặc tính chính

1 MCA có bus dữ liệu 32 bit, bus địa chỉ 32 bit và các tín hiệu byte

cho phép mở BE0, BE1, BE2 và BE3

2 MCA sử dụng các thanh ghi điều khiển bằng phần mềm để thay

thế các chân cắm và các chuyển mạch DIP để thiết lập cấu hình

cho card bổ sung.

3 MCA có tần số giới hạn ban đầu đến 10 MHz, song về lý thuyết

MCA có thể làm việc tới tần số 30 MHz

- Nhờ có đ ờng đất và đ ờng Vcc xen vào từng 3 đ ờng tín hiệu

- Hạn chế đ ợc nhiễu xuyên âm và hình thành l ới bảo vệ bức xạ vô tuyến

- Nhờ sử dụng ASIC và công nghệ dán mặt nên kích th ớc của card MCA nhỏ, giảm thiểu đ ợc bề mặt tiếp xúc, làm giảm hiệu ứng điện

cảm và cho phép bus làm việc vớí tần số cao hơn nhiều

c) Bus MCA

 EISA - Bus ISA cải tiến là sản phẩm của các nhà sản xuất

máy tính t ơng thích nhằm đáp lại kiến trúc vi kênh MCA của IBM

 Bus EISA khắc phục nhiều hạn chế của ISA Có các đ ờng

địa chỉ A24-A31 và các đ ờng dữ liệu D16-D31 để phối hợp với 386/486/ Pentium

 Vẫn còn nh ợc điểm quan trọng là tần số làm việc của EISA chỉ dừng ở 8 MHz giống nh bus XT và ISA Sở dĩ nh vậy là do yêu cầu về t ơng thích với bus AT Trên thực tế bus EISA là bản nâng cấp của bus ISA

d) Bus EISA (extended ISA)

a) §é réng d¶i ISA=Sè byte/thêi gian=2byte/2T=byte*f=8MB/s

b) §é réng d¶i EISA=Sè byte/thêi gian=4byte/2T=2byte*f=16MB/s

B¶ng 19.2 D¶i th«ng cña bus ISA, EISA,

Đ ồ hoạ

Độ phân gi ả i

(pixels)

Màu (bits/pixels)

Tốc độ vẽ lại (số cập nhật/s)

Độ rộng dải (bytes/s)

e) VESA local bus

3 Không có chuẩn cấu hình tự động Khác với chuẩn

EISA và MCA, cấu hình tự động không phải là một phần của bus VL.

f) Các đặc tính của bus cục bộ PCI

1 Tốc độ 33 MHz, 66MHz.

2 Dữ liệu 32 và 64 bit.

3 Hỗ trợ chế độ truyền dữ liệu dạng khối 2-1-1-1 đ

ợc các CPU nh 486 và Pentium áp dụng.

4 Hỗ trợ việc làm chủ bus, cho phép thực hiện đa

xử lý mà với bất kỳ bộ vi xử lý nào cũng đều có thể trở thành thiết bị chủ và dành quyền điều khiển bus.

5 T ơng thích với ISA, EISA và MCA Nhờ sử dụng cầu nối bus, chuẩn đã hỗ trợ cho các bus tốc độ chậm ISA, EISA và MCA

6 Bus cục bộ PCI độc lập so với bộ vi xử lý

7 Hỗ trợ card mở rộng 5V và 3.3V và cho phép

chuyển dễ dàng từ hệ thống 5 V sang 3,3 V

8 Cung cấp khả năng tạo cấu hình tự động (PnP)

9 Có chân Vcc hoặc đất ở giữa từng 2 tín hiệu để giảm nhiễu xuyên âm và bức xạ vô tuyến

10 Tín hiệu ngắt kớch hoạt bằng mức Do đó hỗ trợ việc chia sẻ ngắt.

Đ ờng dữ liệu 32 bit /33 Mhz

Bộ điều khiển

bộ nhớ

Bộ nhớ

Bộ điều khiển bus PCI

Bộ điều

khiển SCSI

Bộ điều khiển bus

mở rộng (ISA/EISA/MCA)

Đồ hoạ tốc độ cao Multimedia

Fastlan

REQ#

GNT#

CLK RST#

H×nh 19.10 Bè trÝ ch©n PCI

ThiÕt bÞ PCI

Më réng

64 bit

§iÒu khiÓn giao diÖn Ng¾t

Cache hç trî

JTAG

B¶ng 19.4 So s¸nh d¶i th«ng cña c¸c bus ISA, EISA, MCA, VL, vµ bus côc bé PCI

Accelerated Graphic Port (AGP)

• AGP hiện có ba phiên bản: 1.0 (tương ứng AGP 1X, 2X), 2.0 (AGP 1X, 2X, 4X) và 3.0 (AGP 4X, 8X)

• AGP 3.0 :

o Truy xuất trực tiếp đến bộ nhớ hệ thống

o Sử dụng tín hiệu mới có điện áp thấp và ít bước chuyển đổi

o Sử dụng cơ chế địa chỉ cạnh (Side band addressing) để nâng hiệu quả bus dữ liệu

o Phân chia mức năng lượng để tối ưu chất lượng tín hiệu

o Bộ đảo bus động (dynamic bus invertor) giảm nhiễu

o Vận hành với chế độ đẳng thời cho phép truyền tốt dữ liệu dạng video, âm thanh liên tục

PCI-X

• PCI-X tăng gấp đôi tốc độ của PCI, hỗ trợ một khe 64bit tần số 133MHz (đạt băng thông 1GBps)

(PCI chạy tần số 33MHz và chỉ có một khe tần số 66MHz )

PCI Express

• PCI Express Architecture được thiết kế linh hoạt, có thể mở rộng, tốc độ cao, cơ chế nối tiếp, điểm-điểm, cho phép Hot PnP

• Tương thích được với phần mềm dành cho PCI PCI Express không chỉ thay thế PCI và PCI-X mà còn thay thế cả AGP.