http:// www.diachiweb.com BF T L L T H T L T H T (b) (d) BS BS BS max = 0 BS max L T H T L T B T * =H T B T * Hình 11 Bộ phận bin và độ nhạy bin cho lựa chọn hiện thực bin Ở hình 12 vùng đánh dấu S1 và S2 có độ dốc bằng nhau cùng độ nhạy bin .Trong trường hợp nầy bin B1 gần với H T thì được chọn hơn là B2 nó đáp ứng làm nhỏ không gian của node T . Một cách tổng quát giá trò độ nhạy bin là trọng số của không gian node T .Trong trường hợp đặc biệt độ nhạy bin trọng số là đồ thò có được bởi nhân độ nhạy bin ở mỗi node j với (ah T H /ah T j ) (hình 12c) . BFC T (a) S1 S2 L T H T BS weighted (b) Bin sesitivity (c) L T B2 B1 H T L T B T H T Hình 12 Weighted bin sensitivity (độ nhạy bin trọng số) Tóm lại chiến lược lựa chọn hiện thực bin được tính toán bằng độ nhạy bin trọng số và tập B T * sẽ cho độ nhạy bi lớn nhất .Giải thuật có độ phức tạp O(B(|N|+|A|)) . Procedure bin_selection Input N fixed = { fixed nodes } ,N free h = { free h nodes } T = tagged node với ánh xạ M T (hardware công nhận) Đường cong hiện thực hardware CH T (hardware implementation curve ) Output B T * S1 tính toán BFC T http:// www.diachiweb.com S2 tính toán độ nhạy bin BS S3 tính toán độ nhạy bin trọng số S4 xác đònh bin B T * tương ứng bin có độ nhạy trọng lớn nhất . Trong phần tiếp theo sẽ đưa ra ánh xạ và lựa chọn hiện thực bin bằng giải thuật MIBS giải quyết vấn đề phân chia mở rộng P2 2.3.4 Vấn đề phân chia mở rộng giải thuật MIBS : Agorithm MIBS Input " i Ỵ N :CH i ,CS i ,E i (extremity measure), và R i (repeller measure ). Giá truyền nhận giao tiếp hardware ,software :ah comm , as comm và t comm .ràng buộc :AH,AS và D Output " i Ỵ N ánh xạ M i (M i Ỵ { hardware ,software } ),hiện thực bin B T * và thời gian bắt đầu t i . Khởi tạo :N fixed = { fixed nodes } = f ,N free = { free nodes } = { N } . Tính toán giá trò trung bình không gian ,thời gian cho tất cả nodes trong hardware và software . Procedure While { |N free | >0 } { S1 Xác đònh M i và t i cho tất cả i Ỵ N free S11 for tất cả i Ỵ N free thiết lập giá trò không gian và thời gian trung bình cho chúng . S12 sử dụng GCLP tính toán M i và t i cho i Ỵ N free . S2 xác đònh tập nodes sẵn sàng N R . S3 lựa chọn tagged node T (T Ỵ N R ) sử dụng đo lường cấp bách . S4 xác đònh hiện thực bin B T * cho node T công nhận ánh xạ M T S41 sử dụng giải thuật lựa chọn bin xác đònh bin B T * . S5 N free = N free \ { T} ; N fixed ß { T} cập nhật t T dựa vào cơ sở lựa chọn hiện thực bin B T * . } N đại diện tập những node trong đồ thò .N free là tập node tự do ,nó được khởi tạo từ N .N fixed là tập những node cố đònh và rỗng ở thời điểm bắt đầu .Giá trò trung bình của không gian ,thời gian trên ánh xạ hardware ,software được tính toán trong bước khởi tạo . Ở mỗi bước giải thuật MIBS tính toán việc ánh xạ hiện thực bin và trình tự từng node . Bước S1 ánh xạ và liệt kê các node tự do làm trước tiên .Diều nầy làm được bằng cách áp dụng GCLP cho tập node tự do công nhận giá trò trung bình của không gian và thời gian .Tập node chuẩn bò được xác đònh ở bước S2 .Điều nầy đại diện cho tập node tiền bối là những node cố đònh .Một trong những node chuẩn bò nầy đã lựa chọn như node đònh danh ở S3 .Đặc biệt chúng tập lựa chọn node sẵn sàng trên đường tới hạn .Trong S4 giải thuật lựa chọn bin được áp dụng để xác đònh hiện thực bin cho node đònh danh .Cuối cùng trong S5 danh mục node đònh danh được cập nhật phụ thuộc vào việc lựa chọn hiện thực bin . Node đònh danh trở thành node cố đònh ,tuần tự từ S1 đến S5 lặp |N| lần cho đến khi tất cả các node trong đồ thò trở thành cố đònh . Lưu ý rằng việc ánh xạ của tất cả các node không kết thúc tại một bước thử trong MIBS .Ở mỗi bước những ánh xạ được biết và những hiện thực bin của những node cố đònh phản ảnh việc ánh xạ của những node tự do .Độ phức tạp của giải thuật O(|N| 3 +B|N| 2 ) ,ở đây B là số của hiện thực bin trên ánh xạ . 2.3.5 Hiệu suất của giải thuật MIBS : http:// www.diachiweb.com Hiệu suất của giải thuật MIBS sẽ được nghiên cứu với 2 ví dụ thực tế (modem và TCS) với đồ thò ngẫu nhiên ước lượng đònh giá hiệu suất . Giải thuật được dùng sinh ra đường cong hiện thực hardware cho mỗi node trong DAG được mô tả trong 3.3.5.1.Trong 3.3.5.2 việc giải quyết thu được với giải thuật MIBS được so sánh với giải quyết tối ưu thu được với công thức ILP .Trong 2.3.5.3 chúng tập giải thích hiệu quả của giải thuật MIBS trong việc làm giảm không gian hardware liên hệ với giải thuật GCLP . 2.3.5.1 lượng giá của đường cong hiện thực hardware : Code silage làm phát sinh tất cả node trong DAG sử dụng code silage phát sinh đặc biệt của PLOTEMY .Môi trường Hyper được sử dụng phát sinh đường cong hiện thực hardware (hình 13) .Ở mỗi node tới hạn T c kết hợp với đồ thò dòng chảy dữ liệu được tính toán đầu tiên không gian hardware yêu cầu để hiện thực node tại một chu kỳ d bằng tới hạn ước lượng T c .Chu kỳ mẫu đáp ứng đến L hiện thực bin của node .Chu kỳ mẫu sẽ tăng lên trong phép nhân của chu kỳ mẫu cho đến khi hardware yêu cầu làm giảm tương ứng với tài nguyên mỗi loại .Chu kỳ mẫu nầy đáp ứng đến H hiện thực bin của node .Không gian hardware không thể nhỏ hơn nữa khi dùng kỹ thuật tổng hợp đặc biệt . Chu kỳ mẫu giữa L và H bin đáp ứng đến hiện thực bin còn lại của node . Nodal description Sample reriod d nodal description (L bin) nodal description hardware area y n area time implementation bin hình 13 lượng giá không gian hardware cho node 2.3.5.2 Kinh nghiệm 1 MIBS ,ILP Công thức ILP của modem và TCS trở thành không thể giải quyết do thời gian .Một phiên bản đơn giản của ví dụ modem với 15 node và 5 hiện thực bin hardware trên node được quan tâm ở đây .Công thức ILP cho ví dụ nầy yêu cầu 718 ràng buộc va 396 biến .Bảng sau đây tóm tắt cách giải quyết thu được với ILP và với giải thuật MIBS . Hình 14 vẽ đồ thò MIBS và Compute critical path T c d= T c Estimate area Minimum resources ? d=d+K .T c Area estimator http:// www.diachiweb.com ILP không gian hardware cho ví dụ ngẫu nhiên .Ví dụ kiểm tra cho thấy MIBS giải quyết trong khoảng 18% giải quyết tối ưu thu từ ILP ,những ví dụ lớn không thể giải quyết bởi ILP vì lý do thời gian . Danh mục Không gian hardware Thời gian giải quyết ILP 158 3.5 hours MIBS 181 3 minutes So sánh 1.1456 Nhanh hơn 70 lần 2.3.5.3 Kinh nghiệm 2 phân chia nhò phân ,phân chia mở rộng : Mục tiêu kế tiếp của chúng tập là đánh giá hiệu quả của hướng đi phân chia mở rộng trong việc làm giảm tổng không gian hardware được so sánh với phân chia nhò phân .Có 3 trường hợp quan tâm :Đầu tiên việc ánh xạ được làm trên cơ sở GCLP chấp nhận thời gian thực thi và không gian cho node được ánh xạ sang hardware được thiết lập các giá trò tương ứng đến bin L của chúng .trường hợp 2 việc ánh xạ nầy được tính toán lại với giá trò không gian và thời gian thực thi tương ứng với trung bình của hiện thực bin . Trong trường hợp thứ 3 phân chia mở rộng được làm trên cơ sở giải thuật MIBS Trường hợp Danh mục Không gian hardware Không gian làm giảm so với trường hợp 1 Thời gian giải quyết 1 GCLP ,L hiện thực bin 736 1.0 0.0525s 2 GCLP,trung bình hiện thực bin 530 0.7201 0.0525s 3 MIBS 362 0.4918 0.7974s Bảng trên trình bày kết quả 3 trường hợp áp dụng cho ví dụ modem giải quyết bằng MIBS được tiến hành tốt hơn nhiều với cách giải quyết GCLP (50% hardware nhỏ hơn so với trường hợp 1,và 32% nhỏ hơn so với trường hợp 2 ) .Điều nầy củng cố giả thuyết hiện thực uyển chuyển có thể sử dụng ở mức phân chia để làm giảm tổng không gian hardware . 2.3.5.4 Điều chỉnh thông số : Một vài trường hợp người sử dụng thiết lập những thông số vào trong giải thuật MIBS .Những điều nầy gồm: (1) hệ số cắt ( a , b ) dùng phân loại extremities trong GCLP , (2) trọng số đo lường extremity (g) và trọng số đo lường repeller (n) trong GCLP ,(3) chức năng thứ bậc cho tính toán GC (t s ,t s /t h hay ah) và (4) chức năng thứ bậc cho tính toán BF (t h H , t h H /t h L hay ah L ) . Thông số a , b , g , n được điều chỉnh đơn giản bằng nhò phân giữa 0 và 1.Chúng tập có phương pháp tìm kiếm tự động trong hiện thực giải thuật .Từ đây giải thuật MIBS là nhanh nhất http:// www.diachiweb.com là một thành tựu tính toán .Những chức năng thứ hạng t s /t h và t h H /t h L được tìm thấy tốt nhất khi thực hiện tính toán riêng từng cái GC và BF . 2.4 Tóm tắt : Ở mức độ hệ thống những thiết kế kiểu mẫu được đại diện là thiết kế mun ,mo 2.4 Tóm tắt : ãi node có thể được hiện thực sử dụng một trạng thái khác nhau trong giải thuật của kỹ thuật and/or trong hardware hay software .Những hiện thực nầy có kiểu khác nhau trong không gian và thời gian thực thi .Đòng nghóa phân chia mở rộng như là vấn đề tham gia của node ánh xạ trong đồ thò cấp cao đến hardware hay software ,thứ tự ,và lựa chọn một hiện thực đặc biệt (gọi là hiện thực bin) cho một node .Mục tiêu cuối cùng là tổng không gian hardware nhỏ nhất .Xuyên suốt quá trình nầy là ràng buộc tài nguyên .Vấn đề phân chia mở rộng là khó ,chúng tập đề nghò 1 heuristic hiệu quả gọi là MIBS để giải quyết gần đúng .Giải thuật MIBS có độ phức tạp O(|N| 3 +B|N| 2 ) ở đây N là số node ,B là số cách hiện thực cho node . Trong phần nầy đầu tiên đưa ra giải thuật GCLP để giải quyết phân chia nhò phân (ánh xạ và trình tự) .Nó sử dụng một đo lường giới hạn thời gian chung để thích ứng việc chọn mục tiêu ánh xạ ở mỗi bước ,nếu thời gian là tranh chấp (tới hạn ) ,nó sẽ chọn ánh xạ mà thời gian hoàn thành nhỏ nhất cho node ,mặc khác cũng nhỏ nhất về tiêu thụ tài nguyên .Trong xem xét chung tối ưu cục bộ được tính toán thích hợp cho node mà nó sử dụng không cân đối tài nguyên trong ánh xạ hardware ,software ,kết quả nầy được xác đònh như phân loại node như extremities . Không gian hardware được thu nhỏ hơn bởi sử dụng repeller do hoán đổi giữa các node .GCLP có độ phức tạp O(|N| 2 ) . Khi sử dụng pha cục bộ làm giảm không gian hardware 17% so với không sử dụng phân loại node . Ý nghóa của MIBS là mở rộng GCLP cho phân chia mở rộng không cần kết hợp xây dựng phức tạp chiến lược phân loại node trong đồ thò như :tự do ,đònh danh ,cố đònh .Khởi tạo các node là tự do ,ánh xạ và hiện thực bin là chưa biết .GCLP áp dụng cho tập free node .Node đònh danh được lựa chọn từ tập nầy ,ánh xạ được quyết đònh bởi GCLP .Một thủ tục lựa chọn bin được sử dụng để tính toán lựa chọn hiện thực bin thích hợp của node đònh danh .Thủ tục sử dụng đo lường trước gọi là bin fraction nó ước lượng cho mỗi bin của node ,bộ phận của những node chưa ánh xạ cần phải di chuyển để hiện thực nhanh nhất do gặp phải ràng buộc thời gian . Thủ tục lựa chọn bin có độ nhạy lớn nhất ,node đònh danh trở thành node cố đònh trong một lần hiện thực bin được xác đònh .GCLP được áp dụng cho tất cả các node tự do còn lại và lặp lại cho đến khi tất cả node trong đồ thò trở thành cố đònh 3.1.Giới thiệu: Sau khi phân chia mỗi node của DAG được chú thích 3 thuộc tính : ánh xạ, hiện thực bin và trình tự .Chúng ta đònh nghóa tổng hợp chung như là vấn đề tổng hợp hiện thực cuối cùng (hardware .software , và giao diện ) từ những chú thích của DAG . 3.1.1 Mô hình kiến trúc : Address bus Controller http:// www.diachiweb.com Hình 14 KIẾN TRÚC ĐÍCH Một kiến trúc đích cho hệ thống trộn lẫn hardware ,software ,được chỉ ra như hình vẽ .Kiến trúc bao gồm 1 bộ xử lý đơn lập trình được và nhiều modun hardware được nối kết đến một hệ thống bus .Mỗi node được ánh xạ sang hardware được tổng hợp như là một modun hardware .Mỗi modun hardware bao gồm 1 đường dữ liệu và controller ,giao tiếp xuất nhập .Những giao tiếp nhập xuất đảm nhận truyền nhận giữa những modun hardware và processor .Thành phần software của kiến trúc là chương trình nó chạy trong bộ xử lý lập trình được ,điều nầy bao gồm code truyền nhận ,nghóa là device drivers quản lý truyền nhận dữ liệu giữa hardware và software .Kiến trúc nầy là non pipeline có nghóa một tập dữ liệu input được xử lý hoàn toàn trước khi tập thứ 2 đến hệ thống .Điều công nhận là những node trong hardware ,software liên lạc thông qua ánh xạ bộ nhớ ,không đồng bộ ,kỹ thuật truyền nhận khối ,dữ liệu được truyền nhận xuyên qua hardware ,software bởi ghi và đọc từ shared address space .Mỗi mun riêng rẽ hardware hoạt động bên trong nó như là một mạch đồng bộ . Bên trong một mun hardware ,có một mun controller làm hoạt động những thành phần khác như là (ALU ,thanh ghi ,bộ dồn kênh …)ở những chu kỳ clock xác đònh trước .Truyền nhận giữa một mun hardware và bộ xử lý hay giữa các mun hardware là bất đồng bộ . Từ trình tự có được bởi phân chia làm cơ sở cho lượng giá thời gian thực thi ,nó không bảo đảm chu kỳ ,nghóa là không thể xác đònh chính xác khi nào một bộ xử lý hay mun hardware sẽ cần clock .Thứ tự phát sinh có thể đánh giá được vì vậy nó có thể chỉ thò thứ tự trong những node thực thi , một bộ điều khiển chung làm hoạt động mun hardware trong thứ tự nầy Hardware modun Processor core Hardware modul Hardware modul Hardware modul http:// www.diachiweb.com In 0 out 0 IE 0 OE 0 in 1 out 1 IE Ù1 OE Ù 1 in k out k IE k OE k OE IE completion ready Input interface output interface system data bus hình 15 kiến trúc mun hardware Kiến trúc mun hardware trình bày trên hình vẽ .Chúng ta ám chỉ đến đường dữ liệu và bộ điều khiển như là hạt nhân của mun hardware .Mỗi hạt nhân có 2 tín hiệu bắt tay ready và completion thêm vào tín hiệu nhập xuất dữ liệu , mỗi input và output nối đến mạch cài dữ liệu .Một mãch cài có tín hiệu điều khiển IE ,OE .Hạt nhân bắt đầu tính toán sau khi nhận tín hiệu ready .Tính toán xong hạt nhân bật cờ completion .Tín hiệu ready là tín hiệu cho phép nhập và tín hiệu completion phát ra bởi mạch logic .Những chi tiết của giao tiếp (hardware ,software ),(hardware ,hardware ) , (software ,software ) được trình bày tiếp . Giao tiếp hardware , software : Trong một sơ đồ ánh xạ bộ nhớ mỗi output , input của mun hardware được đáp ứng đến một đòa chỉ duy nhất trong không gian đòa chỉ dùng chung của bộ xử lý .Một cách hiện thực truyền thống yêu cầu truyền nhận ánh xạ bộ nhớ là giải mã đòa chỉ rõ ràng cho phép nhập xuất một cách thích hợp một mun hardware khi đọc / ghi đến đòa chỉ đó . Khi số mun tăng thì bộ giải mã có khuynh hướng tìm trên không gian rộng . Thu giảm thời gian overhead và không gian overhead với giải mã đòa chỉ một cách rõ ràng áp dụng nguyên lý giao dòch thứ tự (odered transactions principle) . Sơ đồ truyền nhận hardware ,software làm việc như sau : Thứ tự (được xác đònh bởi phân chia ) được phân tích để xác đònh thứ tự của dữ kiện truyền qua giao tiếp hardware ,software . Mỗi dữ liệu truyền qua gán đòa chỉ duy nhất .Sự liên tục của các đòa chỉ mun hardware mà bộ xử lý gửi tín hiệu đọc / ghi đến thì được biết từ trình tự .một đòa chỉ nầy đáp ứng duy nhất đến 1 input , output của mạch cài của một mun hardware . Bộ điều khiển chung dùng thông tin thứ tự làm hoạt động mạch cài nhập xuất của tất cả các mun hardware .Khi bộ xử lý phát ra yêu cầu ghi thì bộ điều khiển toàn cục biết được mạch cài nhập tương ứng trên thứ tự truyền nó không cần giải mã rõ ràng đòa chỉ .Vì vậy nó cho phép tương ứng mạch cài nhập và dữ kiện từ bộ xử lý được cài vào mun hardware . Chú ý rằng dữ kiện nhập của mun hardware luôn được đọc trước khi input kế tiếp đến , do vậy kiến trúc là non pipeline .Khi tất cả đầu nhập đến hạt nhân thì mạch tổ hợp logic kết hợp với mun hardware phát tín hiệu ready ,nó thông báo hạt nhân bắt đầu thực thi . Khi bộ xử lý phát ra yêu cầu đọc thì bộ điều khiển kiểm tra hoặc mun hardware tương ứng được thiết lập tín hiệu completion nếu không bộ điều khiển sẽ dừng bộ xử lý cho đến khi tín hiệu completion được thiết lập .Khi Kernel datapath And controller latch latch latch latch latch latch logic http:// www.diachiweb.com completion được thiết lập bộ điều khiển cho phép mạch cài xuất tương ứng và dữ kiện từ mun hardware chuyển đến bộ xử lý . Giao tiếp software –software : Dữ liệu được truyền giữa 2 node software được gán đòa chỉ bộ nhớ duy nhất trong bộ nhớ dữ liệu bên trong của bộ xử lý .Truyền nhận giữa 2 node software đạt được bằng cách ghi kết quả đến vùng cục bộ tương ứng bộ nhớ dữ liệu bên trong .Từ đây software thực thi tuần tự theo bảng danh mục ,không cần kiểm tra semaphore . Giao tiếp hardware –hardware : Truyền nhận giữa 2 mun hardware đạt được bởi liên kết trực tiếp giữa mạch cài xuất của mun hardware gửi đến mạch cài tương ứng nhập của mun hardware .Sau khi mun hardware hoàn thành gửi dữ liệu tín hiệu completion của nó cho phép mạch cài nhập của mun hardware nhận . Tín hiệu completion của mun gửi cũng sử dụng trong mạch logic tổ hợp để phát ra tín hiệu ready cho mun nhận . 3.1.2 Phương hướng giải quyết tổng hợp chung : Vấn đề tổng hợp chung bao gồm tổng hợp các thành phần sau : 1- Đường dữ liệu và bộ điều khiển cho mỗi mun hardware . 2- Chương trình chạy trên bộ xử lý lập trình được .Điều nầy bao gồm code để đọc / ghi đến những vò trí bộ nhớ dùng chung để truyền nhận với mun hardware . 3- Bộ điều khiển chung ,giao tiếp nhập xuất của các mun hardware và nối kết bộ điều khiển đến những mun hardware khác nhau và bộ xử lý http:// www.diachiweb.com Hình 15 tổng hợp chung Hướng đi của chúng ta để tổng hợp trình bày ở hình 15 , ứng dụng được đặc tả 1 SDF graph .Đầu tiên SDF à DAG (directed acyclic graph) .Mỗi node là một task độc lập chưa bò ràng buộc hiện thực sang hardware hay software . Công cụ phân chia cho ra 3 vấn đề của node :ánh xạ ,hiện thực bin và trình tự . Sau đó chuyển nó vào Retargeting tool , tool nầy thay thế SDF graph DAG Annotated DAG u Generate DAG Partition (MIBS) Cosynthesis (mapping,implementation bin ,schedule) Technology dependent addresses Arcs assigned unique addresses Software graph hardware graphs Interface graph Order of s-h Data transfers Program controller layout and And interface controller Logic (for each hardware node ) Retarget the DAG (technology dependent representation) Generate communication addresses Generate software ,hardware and interface graphs Generate oder of data transfers Software synthesis Interface synthesis Hardware synthesis Netlist generator http:// www.diachiweb.com mỗi node trong DAG (và tất cả những node bên trong hệ thống ) bằng một kỹ thuật tương ứng để ánh xạ và hiện thực bin . Chúng ta hiểu assembly code hoặc C code đại diện cho những node được ánh xạ sang software , và VHDL hay SILAGE đại diện cho những node được ánh xạ sang hardware ,hơn thế nếu có một hiện thực khác cho node thì retargeting tool lựa chọn một tương ứng để hiện thực .Trong trường hợp những node ánh xạ sang hardware ,sự biến đổi và lựa chọn mức tài nguyên cũng làm được ở tool nầy . Hướng retargeting tool cho rằng tồn tại một thư viện cho mỗi công nghệ ví dụ : Môi trường PTOLEMY có một thư viện rộng lớn ,nó hổ trợ hiện thực những node . Quá trình tổng hợp thì phát sinh ra đồ thò hardware ,đồ thò software và đồ thò giao diện .Cho một ví dụ đơn giản như hình 16 ,những đồ thò nầy gắn với những công cụ tổng hợp hardware ,software và giao diện riêng rẽ .một đồ thò hardware riêng rẽ được phát sinh cho mỗi node được ánh xạ sang hardware .Từ đó một node được đại diện bằng một hệ thống node con .Công cụ tổng hợp hardware phát sinh ra datapath và bộ điều khiển cho mỗi đồ thò hardware như yêu cầu . Những node software kỹ thuật tổng hợp có hơi khác . Tất cả những node ánh xạ đến software được kết hợp trong một đồ thò software đơn ,hàm send và receive được thêm vào đồ thò . Ở phần phân chia phát sinh trình tự chung và thứ tự của tất cả các node trong DAG bắt đầu thực thi . Thứ tự những node của đồ thò software thì nhận được từ trình tự chung . Công cụ tổng hợp software phát sinh một chương trình đơn từ đồ thò software ,code nối vào nhau theo thứ tự . Bộ Oder generator quyết đònh thứ tự của việc truyền giữa 2 node mềm và cứng .Công cụ tổng hợp giao diện phát sinh bộ điều khiển chung sử dụng thứ tự của sự truyền nầy .Nó cũng phát sinh mạch giao tiếp (mạch cài ,…) cho một mun hardware . Bước tiếp theo phát sinh sơ đồ nối kết giữa mun hardware ,bộ xử lý ,bộ điều khiển chung .Những công cụ chuẩn cho sắp xếp tìm đường có thể sử dụng sau đó để tổng hợp sơ đồ cuối cùng để hoàn thành hệ thống . 3.2.Tổng hợp hardware : Cho một đồ thò hardware hướng chung cho tổng hợp hardware là: 1.Phát sinh mô tả tổng hợp cho đồ thò hardware .Ngôn ngữ thường dùng để tổng hợp là SILAGE , VHDL . Một mô tả được phát sinh phụ thuộc vào mô tả của tất cả các node con trong đồ thò hardware . 2.Đưa những mô tả nầy đến công cụ tổng hợp hardware cấp cao sẽ thu được hiện thực node . Một vài công cụ cấp cao đã có sẵn chúng ta sử dụng trực tiếp chúng . Hình 16 tóm tắt dây chuyền tổng hợp hardware chỉ trình bày những mô tả bằng SILAGE cho đồ thò hardware và công nhận rằng hệ thống HYPER được dùng để tổng hợp datapath và controller từ SILAGE code . và tín hiệu completion phát ra bởi mạch logic .Những chi tiết của giao tiếp (hardware ,software ), (hardware ,hardware ) , (software ,software ) được trình bày tiếp . Giao tiếp hardware , software. Hình 14 KIẾN TRÚC ĐÍCH Một kiến trúc đích cho hệ thống trộn lẫn hardware ,software ,được chỉ ra như hình vẽ .Kiến trúc bao gồm 1 bộ xử lý đơn lập trình được và nhiều modun hardware được. thò hardware ,đồ thò software và đồ thò giao diện .Cho một ví dụ đơn giản như hình 16 ,những đồ thò nầy gắn với những công cụ tổng hợp hardware ,software và giao diện riêng rẽ .một đồ thò hardware