* Mạch tương đương của FET với tín hiệu nhỏ: Người ta cĩ thể coi FET như một tứ cự cĩ dịng điện và điện thế ngõ vào là vgs và ig... ĐIỆN DẪN TRUYỀN CỦA E-MOSFET... TỔNG TRỞ VÀO VÀ TỔNG T
Trang 1* Mạch tương đương của FET với tín hiệu nhỏ:
Người ta cĩ thể coi FET như một tứ cự cĩ dịng điện và điện thế ngõ vào là vgs và
ig Dịng điện và điện thế ngõ ra là vds và id
c
ig
v gs
v ds
i d
Hình 39
Do dịng ig rất nhỏ nên FET cĩ tổng trở ngõ vào là:
g
gs i
rπ = v rất lớn
ến thiên quanh điểm đim số theo vgs và vds. u nhỏ (dịng điện và điện thế
Q
DS DS
D Q
gs GS
D D
v v i v v
i i
∂
∂ +
∂
∂
Người ta đặt:
i
=
vGS Q
o o
gs m
1 đặt thể (có r
1 v g i
vgs = rπ.ig
Các phương trình này được diễn tả bằng giản đồ sau đây gọi là mạch tương đương xoay
người ta cĩ thể b
chiều của FET
với E-MOSFET, do tổng trở vào rπ rất lớn, nên tron
ỏ rπ
vgs
D
S
id
Hình 40 G
Trang 2G id D
S
IX IỆN DẪN TRUYỀN (TRANSCONDUCTANCE) CỦA JFET VÀ DEMOSFET
ũng tương tự như ở BJT, một cách tổng quát người ta định nghĩa điện dẫn truyền của FET là tỉ số:
Đ
C
) t ( v
) t ( i g
gs
d
của tiếp tuyến vĐiện dẫn truyền có thể được suy ra từ đặc tuyến truyền, đó chính là độ dốc ới đặc tuyến truyền tại điểm điều hành Q
Hình 41
Q
VGS (volt)
I D (mA)
Độ dốc tại điểm ID = IDSS là gmo
∆VGS
∆ID
VGS(off)
I DSS
Độ dốc tại điểm Q là:
) gs
) d GS
D GS
D m
v
i
∆ V
I V
dI
∆
=
Về mặt toán học, từ phương trình truyền:
2
) off ( GS
GS DSS
D
V
V 1 I I
⎥
⎥
⎦
⎤
⎢
⎢
⎣
⎡
−
=
2 GS DSS
V
V 1
⎢
⎢
⎣
⎡
−
=
) off ( GS D
I
⎥⎦
Hình 42
d
=
Trang 3Ta suy ra:
2 GS DSS
D m
V
V 1 I dV
dI g
⎥
⎥
⎤
⎢
⎢
⎡
−
=
=
) off ( GS
⎥
⎥
⎤
⎦
⎢
⎢
⎣
⎡
−
=
−
=
) off ( GS
GS )
off ( GS
DSS m
V
V 1 V
I 2 g
rị số của gm khi VGS = 0volt (tức khi ID=IDSS) được gọi là gmo
ậy:
T
) off ( GS
DSS mo
V
I 2 g
ừ đó ta thấy:
⎥
⎥
⎦
⎤
⎢
⎢
⎣
⎡
−
=
) off ( GS
GS mo
m
V
V 1 g g T
gmo: là gm khi VGS= 0V
VGS: Điện thế phân cực cổng - nguồn
VGS(off): Điện thế phân cực cổng - nguồn làm JFET hay DE-MOSFET ngưng
ừ công thức:
T
2
) off ( GS
GS DSS
D
V
V 1 I I
⎥
⎥
⎦
⎤
⎢
⎢
⎣
⎡
−
=
⎥
⎥
⎦
⎤
⎢
⎢
⎣
⎡
−
= 1
Ta suy ra:
Ngoài ra t
) off ( GS
GS DSS
D
V
V I
I
ậy:
DSS
D mo
I g
V
Phương trình trên cho ta thấy sự liên hệ giữa điện dẫn truyền gm v
xuất cung c
ông thức tính dòng điện thoát ID theo VGS của E-MOSFET khác với JFET và DE-MOSFET nên điện dẫn truyền của nó cũng khác
ừ công thức truyền của E-MOSFET
Ta có:
D tại điểm điều hành Q gmo được xác định từ các thông số IDSS và
ấp
X ĐIỆN DẪN TRUYỀN CỦA E-MOSFET
Do c
T
) th ( GS GS
) th ( GS GS GS
GS
D
dV
d dV
dI
[ GS GS ( th )]
) th ( GS
D
K
I
Ngoài ra:
D
m 2 KI
Thay vào trên ta được:
Trong đó:
gm: là điện dẫn truyền của E-MOSFET cho tín hiệu n K: là hằng số với đơn vị Amp/volt2
c thoát D
hỏ
ID: Dòng diện phân cực cự
Trang 4Ta thấy gm tùy thuộc vào dịng điện thốt ID, nếu gọi gm1 là điện dẫn truyền của
E-MOSFET ứng với dịng thốt ID1 và gm2 là điện dẫn truyền của E-MOSFET ứng với dịng
thốt ID2
Ta cĩ: gm1 = 2 KID1 và gm2 = 2 KID2 nên:
1 D
2 D 1 m 2 m
I
I g
−
ID(mA)
I D1 Q
I Dmax
) th ( GS GS
dốc tại Q là g m1
Độ
V GS(th)
GS (volt)
XI TỔNG TRỞ VÀO VÀ TỔNG TRỞ RA CỦA FET
Hình 43
- Giống như ở BJT, người ta cũng dùng hiệu ứng Early để định nghĩa tổng trở ra của
FET (ở vùng bảo hịa, khi VDS tăng, dịng điện ID cũng hơi tăng và chùm đặc tuyến ra
cũng hội tụ tại một điểm gọi là điện thế Early)
Nếu gọi VA là điện thế Early ta cĩ:
FET của ra trở Tổng :
ro D
A o I
V
− ro như vậy thAy đổi theo dịng thốt ID và cĩ trị số khoảng vài MΩ đến hơn
10MΩ
- Do JFET thường được dùng theo kiểu hiếm (phân cực nghịch nối cổng - nguồn)
nên t ng trở vào lớn (hàng trăm MΩ) Riêng E-MOSFET và DE-MOSFET do cực cổng
cách điện hẳn khỏi cực nguồn nên tổng trở vào rất lớn (hàng trăm MΩ) Kết quả là người
ta cĩ thể xem gần đúng tổng trở vào của FET là vơ hạn
Với FET : rπ ≈ ∞ Ω
0
VDS(volt) Early voltage
ID(m A) VGS
Hình 44
ổ
Trang 5Trong các mạch sử dụng với tín hiệu nhỏ người ta có thể dùng mạch tương đương cho FET như hình (a) hoặc hình (b) Nếu tải không lớn lắm, trong mạch tương đương
ình 45
XII CMOS TUYẾN TÍNH (LINEAR CMOS)
một E-MOSFET kênh N mắc như hình sau đây t
hật ra nó được cấu trúc như sau:
i ta có thể bỏ cả ro
ngườ
H
Nếu ta có một E-MOSFET kênh P và
a được một linh kiện tổ hợp và được gọi là CMOS (Complementary MOSFET)
T
v
G
S
i
Hình 45 (a)
gs
D
d
vgs
D
S
id
Hình 45 (b)
vgs
G
D
S
id
Hình 45 (c) G
G1
S1
D1
G2
2
S2
D
v i (t) v 0 (t)
kênh P Q
Q1 E-MOSFET
Q 2 E-MOSFET kênh N
1
Q2
Hình 46