Thứ hai : Sự tẩy xóa bộ nhớ không làm mất dữ liệu một cách hoàn toàn, điều này đòi hỏi phải lập trình lại hoàn toàn ngay cả khi chỉ có một từ nhớ cần được thay đổi.. Do cơ chế vận chuyể
Trang 1Giới thiệu EPROM 2764 :
Sơ đồ chân Sơ đồ logic
EEPROM (Electrically Erasable PROM) :
Trong quá trình sử dụng EPROM nhận thấy có 2 điểm bất lợi chủ yếu:
Thứ nhất : Khi cần lập trình lại, chúng phải được tháo ra khỏi socket
để xóa rồi sau đó mới tiến hành lập trình được
Thứ hai : Sự tẩy xóa bộ nhớ không làm mất dữ liệu một cách hoàn
toàn,
điều này đòi hỏi phải lập trình lại hoàn toàn ngay cả khi chỉ có một từ nhớ cần được thay đổi
EEPROM được lập trình lại bằng điện là sự cải tiến của EPROM, được phát triển khoảng gần năm 1980
EEPROM được thừa hưởng cấu trúc cực cổng thả nổi của EPROM Ngoài ra, EEPROM có thêm đặc điểm là khả năng xóa bằng điện nhờ trong cấu trúc của nó có thêm một vùng oxide mỏng nằm trên cực máng của ô nhớ MOSFET
Khi áp một điện áp cao (21V) giữa cực cổng và cực máng MOSFET, điện tích có thể được di chuyển đến trên cực cổng thả nổi, nơi mà nó vẫn tồn tại ngay cả khi mất nguồn
Sự đảo ngược cực tính của cùng một điện áp như vậy gây ra sự di chuyển các điện tích đã bị bẫy từ cực cổng thả nổi và làm cho ô nhớ bị xóa đi
Trang 2Do cơ chế vận chuyển điện tích đòi hỏi dòng điện bé, nên việc lập trình và xóa EEPROM có thể được thực hiện ngay trong mạch (không cần một nguồn sáng cực tím và bộ lập trình EPROM)
Tóm lại thuận lợi của EEPROM vượt trội hẳn EPROM là khả năng xóa và lập trình lại bằng điện từng từ nhớ độc lập trong mảng nhớ
Một thuận lợi khác là một EEPROM trọn vẹn có thể được xóa trong khoảng 10 ms (trong mạch) khác với 30 phút cho một EPROM được đặt trong nguồn sáng cực tím
EEPROM còn có thể được lập trình lại một cách nhanh chóng hơn vì nó chỉ cần 10 ms của xung lập trình cho mỗi từ dữ liệu khi so sánh với
50 ms đối với EPROM
Điện áp lập trình cho EEPROM được tạo ra bởi một thiết bị bên ngoài Điện áp lập trình 21 volt thường được tạo ra từ nguồn cung cấp +5 V nhờ bộ chuyển đổi DC - DC và một mạch điện để điều khiển khoảng thời gian 10 ms cho từng từ nhớ và được thay đổi luân phiên cho hoạt động xóa và lập trình
Năm 1981, Intel giới thiệu EEPROM 2816 có dung lượng 2K X 8, thời gian truy xuất là 250 ns và mang những đặc điểm như đã miêu tả ở trên Cũng từ đó, việc sử dụng EEPROM trong các thiết kế đã mang lại nhiều thuận lợi
Sau đó, In tel tiếp tục cho ra 2864 là EEPROM 8K X 8 chứa sẵn trên chip một mạch tạo ra điện áp cao dùng cho hoạt động xóa và lập trình,
do vậy EEPROM chỉ cần chân cấp nguồn +Vcc Điều này khiến cho EEPROM giống như một RAM tĩnh Tất nhiên, nó vẫn lưu trữ được dữ liện ngay cả khi bị mất điện Nhưng cũng cần chú ý rằng cấu trúc RAM thì đơn giản hơn và thời gian truy xuất cũng nhanh hơn nhiều
Tùy thuộc vào Mode đang được chọn và các chân dữ liệu là ngõ vào hay ngõ ra
Ba chân điều khiển là: OE\ , WE\ , CE\ xác định mode hoạt động nào được sử dụng
CE\: được sử dùng để cho phép hay cấm chip hoạt động
Khi bị ngăn cấm thì chip trong tình trạng chờ và tiêu thụ công suất thấp
Trang 3 OE\ : dùng để cho phép hoặc cấm bộ đệm dữ liệu ngõ ra
Trong suốt hoạt động ghi OE = 1 ngăn cấm bộ đệm dữ liệu ngõ ra giúp cho dữ liệu ngõ vào có thể được đặt vào các chân I/O
WE\ chọn lựa chế độ đọc hoặc ghi dữ liệu Trong chế độ ghi, WE được cấp xung L dữ liệu sẽ được ghi vào bên trong bộ nhớ
Mạch điện bên trong tự động xóa các ô nhớ tại vùng đã đặt địa chỉ trước khi ghi vào dữ liệu mới
Giới thiệu EEPROM 2864:
Sơ đồ chân Sơ đồ logic
d\ Bộ nhớ truy xuất ngẫu nhiên RAM:
RAM được gọi là bộ nhớ truy xuất ngẫu nhiên theo nghĩa tất cả các
ô nhớ trong bộ nhớ đều truy xuất dễ dàng như nhau
RAM được dùng trong máy tính để lưu trữ tạm thời chương trình và dữ liệu Khi máy tính thực thi chương trình sẽ làm cho nội dung của RAM thay đổi liên tục
Điều này đòi hỏi chu kì đọc, ghi của RAM phải nhanh để không làm chậm tốc độ của máy tính
Trang 4Khuyết điểm của RAM là dữ liệu lưu trữ trong RAM sẽ bị mất đi khi nguồn bị mất, điều này có thể được khắc phục bằng cách sử dụng một nguồn pin để backup RAM
Bộ nhớ RAM được chia thành 2 loại SRAM và RAM:
a/ Cấu trúc của SRAM:
Tương tự bộ nhớ ROM, bộ nhớ RAM cũng có một số các thanh ghi, mỗi thanh ghi lưu trữ một từ dữ liệu duy nhất và có một địa chỉ duy nhất
Bằng cách kết hợp nhiều chip nhớ chúng ta có thể mở rộng được bộ nhớ và độ dài từ dữ liệu
b/ Hoạt động đọc dữ liệu từ RAM:
Mã địa chỉ của ô nhớ cần đọc dữ liệu được đưa đến các ngõ vào địa chỉ của RAM đồng thời ngõ tín hiệu điều khiển R/W\ phải ở mức logic 1 và ngõ vào CS phải ở mức logic cho phép Khi đó dữ liệu mới xuất hiện ở ngõ ra
Trang 5Khi R/W\ = 1 sẽ không cho phép bộ đệm dữ liệu ngõ vào do đó dữ liệu
ở ngõ vào không ảnh hưởng gì đến ô nhớ đang truy xuất
c/ Hoạt động ghi dữ liệu lên RAM:
Để ghi dữ liệu vào thanh ghi đã được chọn bởi các ngõ vào địa chỉ của bộ nhớ RAM đòi hỏi các ngõ vào: R/W\ = 0 và CS ở mức logic cho phép
Tổ hợp 2 mức logic này cho phép đệm ngõ vào và dữ liệu được nạp vào các thanh ghi đã chọn
Tín hiệu R/W\ ở mức logic 0 sẽ không cho phép bộ đệm dữ liệu ngõ ra và làm cho nó ở trạng thái tổng trở cao high-Z trong lúc ghi dữ liệu Khi dữ liệu được ghi vào ô nhớ thì nó sẽ làm dữ liệu trước đó mất đi
Chip select (CS) :
Hầu hết các bộ nhớ đều có 1 hoặc nhiều ngõ vào CS được dùng để cho phép hoặc không cho phép bộ nhớ trong trường hợp kết nối nhiều bộ nhớ Khi không được cho phép, tất cả các ngõ vào địa chỉ và ngỏ ra dữ liệu đều ở trạng thái tổng trở cao
Data Input và Data Output:
Để giảm bớt số chân cho 1 IC nhớ, các nhà sản xuất đã đa hợp các chân dữ liệu ngõ vào và ngõ ra lại với nhau thành một chân có hai chức năng: I/O, chúng có chức năng như hai chân tách rời Ngõ vào R/W\ sẽ điều khiển các chân I/O
Khi đọc dữ liệu ra, các chân I/O đóng vai trò là các chân xuất dữ liệu Khi ghi dữ liệu vào, các chân các chân I/O đóng vai trò là các chân nhận dữ liệu
Giới thiệu SRAM 6264:
Trang 6Sơ đồ chân Sơ đồ logic
DRAM:
Dram được chế tạo dùng kĩ thuật MOS, có dung lượng bộ nhớ lớn, công suất tiêu tán bé và tốc độ hoạt động trung bình
Đối với Sram, dữ liệu lưu trữ vào các Flip Flop còn Dram dữ liệu lưu trữ mức 1 và 0 tương đương với quá trình nạp và xả của một tụ điện khoảng vài pF
Do điện áp trên tụ sẽ giảm dần theo thời gian, vì vậy cần thiết phải tiến hành nạp lại cho nó nếu không muốn bị mất dữ liệu, quá trình này gọi là làm tươi bộ nhớ (Refresh)
Công việc này chiếm khoảng 2 đến 10 ms cho mỗi ô nhớ, và đây cũng chính là khuyết điểm của Dram so với Sram
C TRUYỀN DỮ LIỆU
Giới thiệu:
Không giống với việc truyền thông tin bằng cách phát và thu tín hiệu tương tự như âm thanh và hình ảnh, việc truyền dữ liệu được thực hiện bằng cách phát tuần tự (liên tiếp) các mã nhị phân lên đường truyền Các mã này được tạo ra, lưu trữ và xử lí bởi các máy tính và các ngoại vi
Trang 7Đường truyền dùng để truyền dữ liệu là các đường truyền số (digital) nghĩa là tín hiệu chỉ có thể ở một trong hai trạng thái khác biệt được biểu thị bằng mức logic 0 hoặc 1 Trong khi đó tín hiệu tương tự có thể chiếm một trạng thái bất kì trên một dải liên tục
1/ Cấu trúc một hệ thống thông tin:
Đường truyền
Nguồn Phát Nhận Cơ cấu tín hiệu tin tin chấp hành
Sơ lược các khối trong hệ thống:
Nguồn tín hiệu:
Là tín hiệu cần truyền đi, có thể là tín hiệu không điện hoặc tín hiệu điện Do vậy, cần phải có một bộ chuyển đổi các tín hiệu không điện thành tín hiệu điện trước khi đưa lên đường truyền
Thông thường dùng các cảm biến để dò lấy tín hiệu này và thực hiện quá trình chuyển đổi thành tín hiệu điện
Khối phát tin:
Nhận tín hiệu điện từ nguồn tín hiệu đưa đến sau đó thực hiện sự biến đổi cho phù hợp với đường truyền trước khi phát lên đó
Khối này thường gồm: mạch điều chế tín hiệu, một bộ dồn kênh, bộ phát tín hiệu
Đường truyền:
Có nhiều dạng như đường truyền hữu tuyến, vô tuyến, tương tự, số… Bản chất của đường truyền có ảnh hưởng rất nhiều khối khác trong sơ đồ
Khối nhận tin:
Tín hiệu điện
Tín hiệu điện
Trang 8Nhận lấy tín hiệu từ đường truyền gửi xuống và thực hiện việc chuyển đổi nhằm lấy lại thông tin ban đầu
Khối nhận tin thường gồm: một bộ giải điều chế tín hiệu (tách sóng mang), một bộ phân kênh tín hiệu
Cơ cấu chấp hành:
Nhận tín hiệu từ khối nhận tin đưa đến sau đó biến đổi đại lượng điện đầu vào thành đại lượng đồng dạng với đại lượng vào của nguồn tín hiệu
Cơ cấu chấp hành có thể là một màn hình hiển thị hoặc loa, rờle đóng ngắt…
2/ Phương pháp dồn kênh tín hiệu:
Dồn kênh là quá trình phân chia một đường truyền cho nhiều tín hiệu, điều này giúp tiết kiệm chi phí lắp đặt đường truyền, nhưng phải đảm bảo tại đầu thu vẫn có thể tách được tín hiệu một cách hoàn toàn như trước khi thực hiện việc dồn kênh
Có hai cách để dồn kênh tín hiệu:
A/ Dồn kênh theo phương pháp phân chia tần số: FDM
Điều chế Lọc dải
Điều chế Phát Thu Lọc dải
Điều chế Lọc dải
FDM (Frequency Division Multiplexing):
Theo phương pháp này, mỗi tín hiệu chiếm lấy một tần số duy nhất trong toàn bộ băng thông của kênh truyền
Tần số sóng mang của mỗi bộ điều chế được chọn sao cho mỗi tín hiệu sau khi điều chế sẽ chiếm lấy một dải tần riêng trong phổ tần số có thể sử dụng và giữa các kênh phải có cách li tần số nhằm không cho các tín hiệu này đan xem vào nhau
Trang 9Tại thiết bị thu, người ta có thể dùng một mạch cộng hưởng có hệ số phẩm chất Q cao để lọc từng tín hiệu ra khỏi băng thông của kênh truyền
Như vậy, ta có thể truyền nhiều tín hiệu trên một kênh truyền nhưng cũng cần chú ý về khả năng băng thông của kênh truyền phải đủ rộng để chứa toàn bộ băng thông của từng tín hiệu bao gồm cả hai dải băng và khoảng cách li tần số giữa chúng
Hiện nay, hệ thống phát hình và phát thanh thương mại đang dùng phương pháp này ngoài ra mạng điện thoại cũng đã ứng dụng vì tốc độ nhanh đáp ứng cho việc truyền kênh thoại
Ví dụ, 24 kênh thoại 3Khz có thể được dồn vào một cặp dây xoắn Một cáp đồng trục sẽ chứa 25 nhóm (mỗi nhóm có 24 kênh) như thế
Vì vậy hàng ngàn kênh thoại được mang trên một tuyến viba hoặc một tuyến vệ tinh
Để tránh sự trùng lặp thì các tần số tín hiệu không được là bội số của nhau fi K.fj (K = +Z)
B\ Dồn kênh theo phương pháp phân chia thời gian: TDM
TDM (Time Division Multiplexing):
Phương pháp này cho phép tín hiệu chiếm lấy một khe nhỏ thời gian trong mỗi chu kì quét của bộ đa hợp kênh
Mô hình dùng cổ góp trong máy điện:
Trang 10Con trượt phần phát và phần thu được kéo bởi một động cơ do vậy, chúng có cùng một tốc độ, giả sử góc pha ban đầu của chúng bằng nhau
Điều này nhằm giúp hệ thống hoạt động một cách đồng bộ để có thể tách đúng tín hiệu
Ta nhận thấy tại mỗi thời điểm chỉ có duy nhất một phiến góp bên thu được kết nối với bên phát và tín hiệu truyền qua được dễ dàng Tất nhiên, phương pháp cơ khí này sẽ gây mất mát tín hiệu trong lúc con trượt phải chạy qua khe hở giữa các lam đồng
Thea định lí lấy mẫu, tần số lấy mẫu ít nhất phải lớn hơn 2 lần tần số tín hiệu cực đại (fs 2 fmax) để tín hiệu có thể phục hồi được chính xác, muốn vậy tốc độ quay của con trượt cần được tăng lên, điều này sẽ giúp cho khoảng hở giữa các lần chuyển tín hiệu ngắn hơn và có thể được lấp đầy tại bộ thu
Giả sử, tín hiệu cần truyền có tần số cực đại fmax = 5Khz
Vậy fs 2fmax =10Khz
Trong một giây động cơ phải kéo chuyển mạch quay 10.000 vòng Tốc độ n = 10.000 x 60 = 6.105 v/p
Điều này là không khả thi trong thực tế, do vậy phương pháp cơ khí này chỉ dùng với các tín hiệu có tần số thấp
Khi sử dụng phương pháp TDM thay thế cho FDM đã làm giảm được sự cần thiết của các mạch cộng hưởng mà thay vào đó là các khóa điện tử
Ví dụ mô hình sử dụng chuyển mạch điện tử 4066 được trình bày như sau:
Sơ đồ mô hình sử dụng chuyển mach điện tử
