Đo lực và ứng suất Trang 17 SVTH :HÀ THANH LÂM - PHẠM TRỌNG QUỲNH b. Mạch ADC dùng điện áp mẫu V R hình nấc thang: Dạng mạch cơ bản: Để tạo điện áp mẫu nấc thang so sánh với điện áp vào dùng mạch ADC mà số nhò phân vào được lấy từ một mạch đếm lên như hình vẽ. + - DAC n bit Mạch đếm n bit S R Q Q FF EOC CK xung đồng hồ tần số fc START dốc lên V = V R DAC V a (+) Mã số ra Tc Thời gian chuyển đổi Kết thúc chuyển đổi V V (t) = V R DAC R t t t t Đo lực và ứng suất Trang 18 SVTH :HÀ THANH LÂM - PHẠM TRỌNG QUỲNH Mạch ADC dùng mạch đếm lên xuống: Nếu ngã ra của mạch so sánh cho thấy V R <V a mạch logic sẽ điều khiển mạch đếm lên, còn ngược lại sẽ được điều khiển đếm xuống. Nếu điện áp V a không đổi, V R sẽ tự dao động xung quanh V a với 2 trò số khác nhau 1 LSB. Khi V a thay đổi chậm, V R theo kòp V a khi đó số đếm của mạch là mã nhò phân tương ứng với trò tức thời của điện áp vào. Nhưng nếu V a biến đổi nhanh, V R sẽ không theo kòp V a thì số đếm của mạch đếm không phải là mã nhò phân mong muốn. c. Mạch ADC lấy gần đúng kế tiếp SAR: Các mạch đếm ở trên đều không được dùng trong thực tế. Ở đây xét mạch đổi lấy gần đúng kế tiếp dùng cách đổi điện áp mẫu một cách hiệu quả hơn khiến số lần chuyển đổi ra mã số n bit chỉ mất n chu kỳ xung CK. Mạch đổi gồm mạch so sánh, mạch ghi chuyển đặc biệt và mạch ADC. + - DAC n bit Counter Up/Down CK Control Ligic V = V R DAC V a (+) Mã số ra R R V Không thây đổi kòp so với Va(t) V Va(t) Đo lực và ứng suất Trang 19 SVTH :HÀ THANH LÂM - PHẠM TRỌNG QUỲNH Mạch ghi chuyển đặc biệt được gọi là mạch ghi lấy gần đúng kế tiếp (Successive Approximation Register: SAR) là mạch có hợp luôn phần điều khiển logic. Khi có xung bắt đầu mạch SAR được đặt lệch về 0. Ngã ra của DAC được làm lệch ½ LSB để tạo đặc tính chuyển đổi, kế đến SAR đưa bit có nghóa lớn nhất (MSB) lên 1, các bit khác bằng 0. Số nhò phân ra ở SAR được đưa vào mạch DAC. Nếu V R >V a (điện áp tương tự vào) ngã ra V c của mạch so sánh mức [0] khiến SAR bỏ đi MSB (làm cho nó bằng 0). Nếu V R <V a thì V c ở mức cao khiến SAR giữ lại bit MSB (làm cho nó vẫn bằng 1). Tiếp theo, SAR đưa bit có nghóa kế tiếp lên 1 và được quyết đònh bởi cách thức như bit MSB ở trên. Tiếp tục như vậy cho đến bit cuối cùng của SAR, lúc đó V a gần V R nhất. d. Mạch ADC dùng tín hiệu dốc đơn. (Single ramp converter) : Tín hiệu chuẩn từng nấc được tạo bởi mạch ADC có thể được thay thế bởi điện áp chuẩn dốc liên tục do mạch tạo tín hiệu dốc lên liên tục tạo ra. CK R DAC + SAR - V = V DAC n bit Mã số ra Vc Va(t) START FF Mạch tạo tín hiệu dốc lên Mã số ra Q S + START EOC Q Mạch đếm n bit - R - + Vc (t) Vc (t) Va (t) V R 2 1 CK Đo lực và ứng suất Trang 20 SVTH :HÀ THANH LÂM - PHẠM TRỌNG QUỲNH Ban đầu: Mạch so sánh SS 1 có V (-) =V a >V (+) =V offset ngã ra của SS 1 là V C1 =[0]. Mạch so sánh SS 1 có V (+) =V offset < V (-) =0 ngã ra của SS 1 là V C2 =[0]. Khi cho xung START đặt vào mạch đếm n bit về 0 và khởi động mạch tạo tín hiệu dốc lên, V R từ giá trò hơi âm tăng đến khi đường dốc cắt trục 0V. Trong khoảng thời gian t 1 – t 2 . Mạch SS 2 : V (+) =V R > V (-) =0 V C2 =[1]. Mạch SS 1 : V (+) =V R < V (-) =V a V C1 =[0]. Tại FF S=0 Q=0 R=START =1 Q=1. Tại cổng AND Q =1 Đưa xung CK vào bộ đếm. V C2 high high t t t t t t EOC CK Vc Vc Va,V START Voffset 1 2 R Tc Hình a. - + V R Ổn đònh vào Vr(t) Hình b. R R C Đo lực và ứng suất Trang 21 SVTH :HÀ THANH LÂM - PHẠM TRỌNG QUỲNH Khi V R >V a : Mạch SS 1 : V R =V (+) > V (-) =V a V C1 =[1]. Tại FF: S=V C1 =[1]. Q=1=EOC R= hết xung START =[0] Q=0Đóng cổng AND lại không cho xung CK vào mạch đếm, tạo tín hiệu EOC. Tín hiệu dốc lên thường được tạo bởi mạch tích phân nối đến điện áp mẫu V R (hình b). e. Mạch ADC dùng tín hiệu dốc đôi: Mạch đổi này dùng cách lấy tích phân để giải quyết khuyết điểm của mạch đổi dùng tín hiệu dốc đơn. Mạch này gồm mạch lấy tích phân, mạch so sánh, mạch logic điều khiển và mạch đếm n bit. - EOC + Mạch đếm n bit + - Mạch logic điều khiển Đệm ngõ ra Mạch so sánh Mạch tích phân Mã số ra Va<0 V R START Vi CK Vc SI C R S1 S2 Đo lực và ứng suất Trang 22 SVTH :HÀ THANH LÂM - PHẠM TRỌNG QUỲNH Mạch điều khiển logic sau khi nhận xung START sẽ mở S I , đóng S 1 và mở S 2 . Khi chuyển mạch S 1 đóng đưa tín hiệu V a (giả sử âm) vào mạch tích phân để lấy tích phân theo V a . Khi đó ngã ra mạch tích phân sẽ là: V I (t) =V (-)SS >0. Vì thế ngã ra của mạch so sánh có V C =1. Do đó mở cổng AND cho xung CK vào mạch đếm. Khi mạch đếm tràn (hết cỡ rồi tự động quay về 0). Mạch logic điều khiển mở S 1 , đóng S 2 . Chuyển mạch S 2 đóng đưa V R vào mạch tính phân để lấy tích phân theo V R (V R >0). Vì thế ngã ra V I giảm từ V Imax về 0. - Giá trò V Imax không đổi trong suốt 2 giai đoạn lấy tích phân t 1 ,t 2 . )0(V .)(V chậm. đổi thay )(V sử Giả 0 ).(. 1 )( a t RC a V t I a Vt a t dtt a V RC t I V 1 21 0 0 . 1 1 t tt Ra dtV RC dtV RC EOC Vc V max I t t t t dốc lên lấy tích phân Va dốc xuống lấy tích phân Va t1 t2 Tc START Đo lực và ứng suất Trang 23 SVTH :HÀ THANH LÂM - PHẠM TRỌNG QUỲNH Giả sử R,C không đổi trong suốt thời gian chuyển đổi. 3. Đặc tính kỹ thuật của mạch ADC: a. Độ chính xác bất đònh do lượng tử hóa: -Điện áp tương tự liên tục được chia thành 2 n khoảng gián đoạn. Ở mạch đổi n bit. Các trò tương tự cùng một khoảng được biểu thò cùng một mã số nhò phân. Do đó có một độ chính xác bất đònh ½ LSB bên cạnh các sai số chuyển đổi khác. Trong mạch tín hiệu dốc đơn sai số này thường được phát biểu như một số đếm. b.Độ chính xác: Độ chính xác tuyệt đối là sự sai biệt giữa lý thuyết và trò thực tế của điện áp tương tự vào cho một mã nhò phân ra. Vì 1 mã số ra tương ứng với một khoảng hẹp của điện áp tương tự vào nên điện áp tương tự vào ở đònh nghóa trên được xem như là điểm giữa khoảng. Sai số tuyệt đối gồm :sai số về độ lợi, về không, độ phi tuyến và do nhiễu. Độ chính xác tương đối giống như độ chính xác tuyêt đối như đònh nghóa trong điều kiện trò tràn khung đã được lấy chuẩn vì các điểm rời trên đặc tính chuyển lý thuyết nằm trên một đường thẳng nên độ chính xác tương đối cũng chính xác là độ phi tuyến. c. Chỉnh không và chỉnh độ lợi: Điểm không của mạch đổi ADC được chỉnh sao cho sự chuyển tiếp từ các bit đầu bằng 0 lên LSB xảy ra ở ½.2 -n trò tràn khung danh đònh. Độ lợi được chỉnh cho chuyển tiếp cuối cùng lên các bit đều bằng 1 xảy ra tràn khung (1-3/2.2 -n ). Điểm 0 của mạch chuyển đổi ADC lưỡng cực được chỉnh sao cho chuyển tiếp đầu trên xảy ra ở toàn khung (1-2 -n ) và chuyển tiếp cuối xảy ra 0 _+ tràn khung (1-3.2 -n ). khung)tràn trò giá đến 0 từđếm hmạc (trong 2 cùng); saếm số là N (với 2 . 2 n 12 1 2 21 cc n Ra n R a Ra f t f N t N VV N t t V V tVtV Đo lực và ứng suất Trang 24 SVTH :HÀ THANH LÂM - PHẠM TRỌNG QUỲNH B.Khảo sát ADC ICL 7109: Sơ đồ chân: Các thông số về nhiệt độ: Họ IC TẦM NHIỆT ĐỘ HOẠT ĐỘNG ICL 7109MDL -55 0 C +125 0 C ICL 7109 IDL -25 0 C +85 0 C ICL 7109CPL 0 +70 0 C ICL 7109 MDL/883 -55 0 C +125 0 C ICL 7109 IPL -25 0 C +85 0 C GND STATUS POL B12 B11 B10 V+ REF CAP + REF IN + IN HI OR IN LO 1 2 4 5 6 7 37 36 33 3 ICL 7109 8 B9 40 35 39 34 COMMON REF IN - REF CAP - 16 9 24 23 22 25 26 27 29 30 31 17 10 11 12 13 14 15 21 18 19 20 32 28 38 B8 B7 B6 B5 B4 B3 B2 B1 TEST L.BEN H.BEN CE/LOAD INT AZ BUF REF OUT V- SEND RUN/HOLD BUF OSC OUT OSC SEL OSC OUT OSC IN MODE ICL 7109 (PDIP) TOP VIEW PIN OUTS . Nếu ngã ra của mạch so sánh cho thấy V R <V a mạch logic sẽ điều khiển mạch đếm lên, còn ngược lại sẽ được điều khiển đếm xuống. Nếu điện áp V a không đổi,. phần điều khiển logic. Khi có xung bắt đầu mạch SAR được đặt lệch về 0. Ngã ra của DAC được làm lệch ½ LSB để tạo đặc tính chuyển đổi, kế đến SAR đưa bit có nghóa lớn nhất (MSB) lên 1, các. đôi: Mạch đổi này dùng cách lấy tích phân để giải quyết khuyết điểm của mạch đổi dùng tín hiệu dốc đơn. Mạch này gồm mạch lấy tích phân, mạch so sánh, mạch logic điều khiển và mạch đếm n bit.