Teil 4 · Mainboard-Elektronik 496 Fortsetzung der Tabelle: Bezeichnung Pin-Nr. Richtung Bedeutung/Funktion (PLCC) N.C. 55, 56, 58 – No Connection, nicht angeschlossen VSS 60 35, – Masse, GND NMI 59 Eingang Non-Maskable-Interrupt. Bei Auslösung verzweigt die CPU zum Interrupt-Vektor Nr.2. PEREQ 61 Eingang Processor Extension Operand Request, Anforderung zur Ausführung einer erweiterten Prozessor-Kommunikation (Memory, Protection). VCC 62 Eingang Versorgungsspannung +5V /READY 63 Eingang Bereit für weitere Daten HOLD 64 Eingang Dient externer Einheit (Bus Master) zur Anforderung der Bus-Kontrolle. HLDA 65 Ausgang HOLD Acknowledge, Bestätigung der HOLD-Anforderung COD-/INTA 66 Ausgang Code-Interrupt Acknowledge, gibt die Interrupt-Bestätigung aus und signalisiert zusammen mit /S1, /SO und M-/IO den Bus-Cycle-Status (siehe unten). M-/IO 67 Ausgang Memory IO Select, signalisiert einen Speicher- (High) oder I/O-Zugriff (Low). /LOCK 68 Ausgang Signalisiert mit einem Low, dass kein anderer Bus-Master auf den Systembus zugreifen darf. Tabelle 7.3: Die Signale des 80286-Prozessors Ab einem PC mit einer 80286-CPU sind die Slots generell in 16 Bit Breite ausge- führt. Die PC-Slot-Signale haben einige zusätzliche Signale erhalten, was gemein- hin unter ISA-Bus – Industry Standard Architecture (vergl. Kapitel über die Bus- systeme) firmiert. Entsprechende ISA-Slots finden sich beispielsweise auch noch auf Pentium II-Mainboards. Wenn man so will, ist der mit dem 80286-Prozessor im Jahre 1983 eingeführte ISA- Bus – wie viele Dinge im PC-Bereich – »ein alter Hut«, der für 80386-Systeme im Prinzip schon nicht mehr ausreicht, und mit dem beim 8088/8086 für DOS manife- stierten Real Mode sind dies bereits zwei wesentliche Dinge, die als PC-Altlasten immer noch mit herumgeschleppt werden (müssen). Bei Mainboards mit einem 8088/8086-Prozessor hat man noch eine Vielzahl von Standard-Bausteinen (TTL) verarbeitet und bereits mit der 80286-CPU wurde dazu übergegangen, auch spezielle PC-Chipsätze zu entwickeln. Welche Bausteine hier- für in Frage kommen, ist im Kapitel 6.3 näher beschrieben. 497 7.3 Die 386-Mikroprozessoren Im Jahre 1986 stellte als erste die Firma Compaq einen Personal Computer mit einem 32-Bit-Prozessor – dem i80386DX – vor, womit die Rechenleistung noch einmal drastisch erhöht wurde. Ab diesem CPU-Typ hat es sich bei den CPU-Be- zeichnungen eingebürgert, dass die zuvor vorangestellte Zahl 80 bei Intel durch ein »i« – eben Intel – ersetzt wurde. Andere Hersteller, die mit 386-CPUs verstärkt auf dem Markt traten, führen entsprechende Firmenkürzel in der jeweiligen Be- zeichnung mit, wie etwa Advanced Micro Devices – AMD 386. Bild 7.5: Der 386-Prozessor befindet sich in einem 132-poligen PGA-Gehäuse (Pin Grid Array) auch auf diesem Mainboard ist ein Sockel für einen mathematischen Coprozessor (80387) vorgesehen Physikalisch können mit einer 386-CPU maximal 4 Gigabyte, virtuell 16 Terabyte, Speicher adressiert werden. Der 386-Prozessor kann nicht nur in den beiden Be- triebsarten des 80286 arbeiten, sondern ebenfalls in einem neuen Mode, dem Virtual Real Mode. Diese Betriebsart verbindet die Vorteile des Real und des Protected Mode miteinander, weil mehrere Programme gleichzeitig im Real Mode arbeiten können, wodurch man gewissermaßen mehrere 8086-Prozessoren zur Verfügung hat, was von DOS jedoch auch leider wieder nicht verwendet werden kann. Übliche Taktfrequenzen für eine 386-CPU sind 20, 25 und 33 MHz, wobei AMD den schnellsten Vertreter mit einem Takt von 40 MHz entwickelt hat, der sich auf zahlreichen Mainboards in einem eingelöteten PLCC-Gehäuse befindet. Dem Er- scheinen der 386-AMD-CPU im Jahre 1991 ging allerdings ein längerer Rechtsstreit mit Intel voraus, womit jedoch ein Stein ins Rollen gebracht wurde, und weitere Hersteller wie etwa IBM, Cyrix, UMC und Texas Instruments brachten (mehr oder weniger) eigene 386-CPUs auf den Markt. Intel hatte sich zu dieser Zeit aber be- reits von der 386-CPU (technologisch gesehen) verabschiedet und den i486DX und den i486SX favorisiert. Immerhin war die Konkurrenz ab diesem Zeitpunkt Intel auf den Fersen, was den Preisen zu gute kam; einen technologischen Vorsprung gewann AMD jedoch erst sehr viel später mit dem K6 im Jahre 1997. Mikroprozessoren für PCs Teil 4 · Mainboard-Elektronik 498 Bei einem derartig hohen CPU-Takt von 40 MHz, der für heutige Verhältnisse im PC- Bereich schon längst nicht mehr adäquat erscheint, war es aber bereits zwingend notwendig, dass ein zusätzlicher Speicher zwischen die CPU und das DRAM ge- schaltet werden musste – der Cache-Speicher. Fehlt der Cache, muss die CPU in zahlreichen Wartezyklen (Waitstates) verharren, da das dynamische RAM gegen- über der CPU einfach zu langsam ist. Der Cache besteht bei 386-Mainboards aus schnellen einzelnen statischen RAM-Bausteinen. Der Adressbus des 80386 verfügt über die Signale A2-A31, wobei die zwei nieder- wertigen Adresssignale (A0,A1) aus den Signalen BE0-BE3 (Byte Enable) ermittelt werden und somit bis zu 4 Gigabyte Adressraum zu adressieren ist. Die Byte-Enable- Signale kennzeichnen generell, welches Byte oder welche Bytes für den jeweiligen Buszyklus gültige Daten enthalten. Ist beispielsweise lediglich /BEO gleich Low (aktiv), enthält das Byte D0-D7 die Dateninformation. Die dazugehörigen Daten- leitungen stehen direkt als D0-D31 an den entsprechenden Anschlüssen zur Verfü- gung. Bild 7.6: Die Signalbelegung des Intel-386DX im PGA-Gehäuse 499 Bezeichnung Pin-Nr. Richtung Bedeutung/Funktion (PLCC) A31-A2 N2, P1, Ausgänge Der Adressbus des 80386 für Memory- und M2, L3, I/O-Transfers. Es ist ein Memory-Bereich N1, M1, von 4 Gbyte und ein I/O-Bereich von 64 K3, L2, kByte selektierbar. A0 und A1 stehen nicht L1, K2 zur Verfügung, da ein Datenwort K1, J1, 32 Bit breit ist. H3, H2, H1, G1, F1, E1, E2, E3, D1, D2, D3, C1, C2, C3, B2, B3, A3, C4 /ADS E14 Ausgang Signalisiert einen gültigen Address-Zyklus. /BE3 A13 Ausgänge Byte Enable signalisieren die jeweils /BE2 B13 gültigen Datenbytes. /BE1 C13 /BE0 E12 /BE3: D24-D31 /BE2: D16-D23 /BE1: D8-D15 /BE0: D0-D7 /BS16 C14 Eingang Erkennung der Datenbusbreite. Bei aktivem /BS16-Signal (Low) erfolgt eine 16 Bit breite Übertragung. /BUSY B9 Eingang Der Coprozessor signalisiert über diesen Pin mit einem Low, dass er noch mit der Datenverarbeitung beschäftigt ist. CLK2 F12 Eingang CPU-Takt (16, 25, 33, 40 MHz), wird intern durch zwei dividiert. D-/C A11 Ausgang Data-/Control, unterscheidet Datenzyklen (I/O, Memory) von Controll-Zyklen (Interrupt, Halt). Mikroprozessoren für PCs Teil 4 · Mainboard-Elektronik 500 Fortsetzung der Tabelle: Bezeichnung Pin-Nr. Richtung Bedeutung/Funktion (PLCC) D31-D0 M5, P3, Eingänge Der 32-Bit-Datenbus des 80386DX P4, M6, Ausgänge N5, P5, N6, P7, N8, P9, P10, P11, N10, N11, M11, P12, P13, N12, N13, M12, N14, L13, K12, L14, K13, K14, J14, H14, H13, H12 /ERROR A8 Eingang Der Coprozessor signalisiert über diesen Pin mit einem Low, dass ein Fehler aufgetreten ist. HLDA M14 Ausgang Bus Hold Acknowledge, Bestätigung der HOLD-Anforderung. HOLD D14 Eingang Dient externer Einheit (Bus Master) zur Anforderung der Bus-Kontrolle. INTR B7 Eingang Interrupt-Request, Anforderung eines Interrupts (vom 8259). /KEN F15 Eingang Cache Enable ermittelt, ob die augen- blicklichen Daten in den Cache übertragen werden können. Falls dies der Fall ist, wird der Lesezyklus auf einem Cache-Fill-Zyklus erweitert. /LOCK N15 Ausgang Signalisiert mit einem Low, dass kein anderer Bus-Master auf den Systembus zugreifen darf. M-/IO N16 Ausgang Memory-I/O unterscheidet Speicher- von I/O-Zyklen. NMI B8 Eingang Non Maskable Interrupt. Bei Auslösung verzweigt die CPU zum Interrupt-Vektor Nr.2. /NA D13 Eingang Next Address, wird für die Anforderung des Adress-Pipelinings verwendet. N.C. A4, B4, – No Connection, diese Pins sind nicht B6, B12, angeschlossen. C6, C7, E13, F13 501 Fortsetzung der Tabelle: Bezeichnung Pin-Nr. Richtung Bedeutung/Funktion (PLCC) PEREQ C8 Eingang Processor Extension Request, Anforderung zur Datenübertragung durch Coprozessor (80287). /READY G13 Eingang Bus Ready, beendet mit einem Low den Buszyklus. RESET C9 Eingang Initialisierung der CPU durch High-Impuls. VCC A1, A5, – Versorgungsspannung +5V A7, A10, A14, C5, C12, D12, G2, G3, G12, G14, L12, M3, M7, M13, N4, N7, P2, P8 VSS A2, A6, – Masse, GND A9, B1, B5, B11, B14, C11, F2, F3, F14, J2, J3, J12, J13, M4, M8, M10, N3, P6, P14 W-/R B10 Ausgang Write-Read, unterscheidet Schreib- von Lesezyklen. Tabelle 7.4: Die Signale des 386DX-Prozessors Mikroprozessoren für PCs Teil 4 · Mainboard-Elektronik 502 7.3.1 Die 386SX-CPU Die genaue Bezeichnung der 32-Bit-CPU lautet i386DX, wobei das »Anhängsel« DX nicht unwichtig ist, denn es gibt auch die 386SX-CPU, die extern nur einen 16- statt 32 Bit breiten Datenbus besitzt. Dieses Prinzip von einem Mikroprozessor kurze Zeit später eine abgemagerte Version und damit leistungsschwächere CPU auf den Markt zu bringen, scheint ein grundsätzliches Verfahren von Intel zu sein, wie es ja bereits mit dem 8088, der aus dem 8086 entstanden ist, praktiziert wurde. Für diese Vorgehensweise gibt es jedoch noch weitere Beispiele, wie es die folgende Tabelle zeigt. Ursprünglicher Ableger Änderung gegenüber Typ ursprünglichem Typ 8086 8088 nur 8 Bit Datenbus 386DX 386SX nur 16 Bit Datenbus 486DX 486SX kein Coprozessor 486DX/2 486SX/2 kein Coprozessor Pentium II Celeron kein Second-Level-Cache (bis zum 300 MHz-Typ) Tabelle 7.5: Die wichtigsten Unterschiede zwischen den ursprünglichen und den eingeschränkten CPU-Versionen Der 386SX ist gewissermaßen als Lösung zwischen einer 80286- und einer 80386- CPU zu sehen. Er arbeitet intern zwar mit 32 Bit und kann daher die 32-Bit-Soft- ware eines jeden 80386 verwenden, aber extern arbeitet er lediglich mit 16 Bit und stellt sich damit nach außen hin zur Mainbordelektronik wie ein 80268-Prozessor dar. Die meisten Chipsätze für eine 386SX-CPU waren daher auch nur minimal veränderte 286-Chipsätze, wodurch diese PCs eine vergleichsweise schlechte Per- formance zeigten. Es war damals aber wichtig, dass immerhin 386 auf dem PC- Gehäuse stand auch wenn der PC schlechter war als ein guter 286-PC (z.B. mit NEAT-Chipsatz von Chips&Technologies). 503 Bild 7.7: Der i386SX befindet sich in einem 100-poligen PQFP-Gehäuse (Plastic Quad Flat Package) und ist auf das Mainboard gelötet; darunter ist ein passender mathematischer Coprozessor (3C87SX) – von der Firma ITT – in einem PLCC-Sockel eingesetzt Der 386SX verfügt also lediglich über einen 16 Bit breiten Datenbus (D0-D15) und 24 Adressleitungen (A1-A24), wodurch er nach außen hin eben wie ein 286-Pro- zessor wirkt. Über die drei Byte-Enable-Signale (BE0-BE3) des 386DX verfügt der 386SX deshalb nicht, sondern er verwendet stattdessen zur Kennzeichnung der gültigen Dateninformation die Signale BHE (Byte High Enable = D7-D15) und BLE (Byte Low Enable = D8-D15). Die weiteren Signaländerungen gegenüber der 386DX- CPU können der folgenden Tabelle entnommen werden. Bezeichnung Pin-Nr. Richtung Bedeutung/Funktion (PLCC) A23-A1 80-79, Ausgänge Der Adressbus des 80386SX für 76-72, Memory- und I/O-Transfers 70, 66-64, 62-58, 56-51, 18 /ADS 16 Ausgang Signalisiert einen gültigen Address-Zyklus. /BHE, /BLE 19,17 Ausgänge Byte High Enable und Byte Low Enable signalisieren die jeweils gültigen Datenbytes. /BHE /BLE 0 0 16-Bit-Transfer 0 1 D15-D8 1 0 D7-D0 1 1 tritt nicht auf Mikroprozessoren für PCs Teil 4 · Mainboard-Elektronik 504 Fortsetzung der Tabelle: Bezeichnung Pin-Nr. Richtung Bedeutung/Funktion (PLCC) /BUSY 34 Eingang Der Coprozessor signalisiert über diesen Pin mit einem Low, dass er noch mit der Datenverarbeitung beschäftigt ist. CLK2 15 Eingang CPU-Takt (12, 16, 20 MHz), wird intern durch zwei dividiert. D-/C 24 Ausgang Data-/Control, unterscheidet Datenzyklen (I/O, Memory) von Control-Zyklen (Interrupt, Halt) D15-D0 81-83, Eingänge 86-90, Ausgänge Der 16-Bit-Datenbus des 80386SX 92-96, 99-100, 1 /ERROR 36 Eingang Der Coprozessor signalisiert über diesen Pin mit einem Low, dass ein Fehler aufgetreten ist. /FLT 28 Eingang Float schaltet mit einem Low alle Signale in den Tri-State (hochohmig, für Testzwecke). HLDA 3 Ausgang Bus Hold Acknowledge, Bestätigung der HOLD-Anforderung HOLD 4 Eingang Dient externer Einheit (Bus-Master) zur Anforderung der Bus-Kontrolle. INTR 40 Eingang Interrupt-Request, Anforderung eines Interrupts (vom 8259) /LOCK 26 Ausgang Signalisiert mit einem Low, dass kein anderer Bus-Master auf den Systembus zugreifen darf. M-/IO 23 Ausgang Memory-I/O unterscheidet Speicher- von I/O-Zyklen. NMI 38 Eingang Non Maskable Interrupt. Bei Auslösung verzweigt die CPU zum Interrupt-Vektor Nr.2. /NA 6 Eingang Next Address, wird für die Anforderung des Adress-Pipelinings verwendet. N.C. 20, 27, – No Connection, diese Pins sind nicht 29-31, angeschlossen. 43-47 PEREQ 37 Eingang Processor Extension Request, Anforderung zur Datenübertragung durch Coprozessor (80387). 505 Fortsetzung der Tabelle: Bezeichnung Pin-Nr. Richtung Bedeutung/Funktion (PLCC) /READY 7 Eingang Bus Ready, beendet mit einem Low den Buszyklus. RESET 33 Eingang Initialisierung der CPU durch High-Impuls VCC 8-10, 21, Eingang Versorgungsspannung +5V 32, 39, 42, 48, 57, 69, 71, 84, 91, 97 VSS 2, 5, Eingänge Masse, GND 11-14, 22, 35, 41, 49-50, 63, 67-68, 77-78, 85, 98 W-/R 25 Ausgang Write-/Read, unterscheidet Schreib- von Lesezyklen. Tabelle 7.6: Die Signale des 386SX-Prozessors Bild 7.8: Die Anschlüsse des 386SX Mikroprozessoren für PCs [...]... hier 256 Kbyte beträgt Beide Cache-Speicher werden vom integrierten Cache-Controller gesteuert 506 Mikroprozessoren für PCs 7.4.1 Die 486DX-CPUs Da der 486-Prozessor neu hinzugekommene Steuerleitungen zur Cache-Steuerung (AHOLD, EADS, KEN, Flush), zur Paritätskontrolle (DP0-DP3, PCHK) sowie zur Steuerung des Burst-Modus (BLAST, BRDY) besitzt, ist er nicht pinkompatibel zum 386DX Bild 7.10: Der i486DX-Prozessor... und beispielsweise die Peripherie-Controller (DMA-, Interrupt-Controller) dem ansonsten relativ schnellen Prozessorzyklus folgen können Aus diesem Grunde finden sich auch in den BIOS-Setups der älteren PCs teilweise sehr verwirrende Einstellungsmöglichkeiten für die unterschiedlich einzustellenden Takte (z.B CLK2IN, ATCLK, SCLK, SYSCLK), die sich letztendlich aus der externen Taktfrequenz ableiten Beim... signalisieren die jeweils gültigen Datenbytes /BE3: /BE2: /BE1: /BE0: /BS8 508 D16 Eingang D24-D31 D16-D23 D8-D15 D0-D7 Bus Sizing signalisiert eine 8 Bit breite Datenübertragung Mikroprozessoren für PCs Fortsetzung der Tabelle: Bezeichnung Pin-Nr (PGA) Richtung Bedeutung/Funktion /BS16 C17 Eingang Erkennung der Datenbusbreite (s.o.) Bei aktivem /BS16-Signal (Low) erfolgt eine 16 Bit breite Übertragung . diese PCs eine vergleichsweise schlechte Per- formance zeigten. Es war damals aber wichtig, dass immerhin 386 auf dem PC- Gehäuse stand auch wenn der PC schlechter war als ein guter 286 -PC (z.B im Jahre 1997. Mikroprozessoren für PCs Teil 4 · Mainboard-Elektronik 498 Bei einem derartig hohen CPU-Takt von 40 MHz, der für heutige Verhältnisse im PC- Bereich schon längst nicht mehr adäquat. darf. Tabelle 7.3: Die Signale des 80286-Prozessors Ab einem PC mit einer 80286-CPU sind die Slots generell in 16 Bit Breite ausge- führt. Die PC- Slot-Signale haben einige zusätzliche Signale erhalten,