Chương 10 - Phương pháp thiết kế hệ thống điều khiển

Chương 10 - Phương pháp thiết kế hệ thống điều khiển (Phần 10 - Truyền động thủy lực và khí nén) - thư viện tri thức - kho tài liệu - tài liệu đại học cao đẳng

Chương 10 - Phương pháp thiết kế hệ thống điều khiểnChương này trình phương pháp thiết kế mạch điều khiển logic: trên cơ sở chu trình hoạt động, thiết lập phương trình logic, bằng đại số Boole và phương pháp biểu đồ Karnaugh để lựa chọn phương trình logic tối ưu nhất, từ đó xây dựng sơ đồ nguyên lý của mạch điều khiển (bằng tín hiệu nén hoặc thủy lực; điện khí nén hoặc điện thủy lực; hoặc phối hợp để điều khiển PLC) Phương pháp thiết kế mạch điều khiển bằng tín hiệu khí nén và tín hiệu điện được thể hiện qua các ví dụ minh họa tiêu biểu.

10.1 Thiết kế mạch điều khiển của máy khoan cho chu trình 2 xilanh

Giả sử, chu trình làm việc của một máy khoan gồm hai xilanh khí nén như sau: khi đưa chi tiết vào bàn kẹp và ấn nút khởi động thì piston A tịnh tiến để kẹp chi tiết Sau đó piston B mang dầu khoan đi xuống khoan chi tiết và sau khi khoan xong thì piston B mang dầu khoan lùi về, khi piston B đã lùi về thì piston B đã lùi về thì piston A lùi về để tháo chi tiết

- Mạch điều khiển bằng điện khí nén.

10.1.1 Thiết kế mạch điều khiển bằng khí nén

Ta lựa chọn các phần tử khí nén có sơ đồ như hình 10.2

Từ biểu đồ trạng thái hình10.1, ta có điều kiện để các xilanh làm việc là:

Bước 1: Piston A đi ra với tín hiệu điều khiển A+¿: A+¿=a0.b0 S0¿¿

Bước 2: Piston B đi ra với tín hiệu điều khiển B+¿: B+¿=a1.b0¿¿

Bước 3: Piston B lùi về với tín hiệu điều khiển B−¿: B−¿=a1.b1¿¿

Bước 4: Piston A lùi về với tín hiệu điều khiển A−¿: A−¿=a1.b0¿¿

gian (ký hiệu x và x là tín hiệu ra của phần tử nhớ trung gian).

Phương trình logic trên được viết lại như sau:

A+¿=a0.b0 S0 ¿ B−¿=a1.b1 ¿

B+¿=a1 b0 x¿ A−¿=a1 b0 x¿

Để tín hiệu ra x của phần tử nhớ trung gian thực hiện bước 2 ¿ thì tín hiệu đó phải được chuẩn

bị trong bước thực hiện trước đó (tín là bước thứ 1) Tương tự như vậy để tín hiệu ra x của phần tử nhớ trung gian thực hiện bước 4 ¿, thì tín hiệu đó phải được chuẩn bị trong bước thực hiện trước đó (tức là bước thứ 3)

Từ đó ta viết lại phương trình logic như sau:

Rút gọn bằng phương pháp biểu đồ Karnaugh:

Thiết lập biểu đồ Karnaugh, ta có 3 biến là:

a1 và phủ định a0; b1 và phủ định b0; x và phủ định x

Biểu đồ Karnaugh với 3 biến được biểu diễn như hình 10.4

Các công tắc hành trình (biến) sẽ biểu diễn qua trục đối xứng nằm ngang, biến của phần tử nhớ

trung gian được biểu diễn qua trục đối xứng thẳng đứng Khi công tắc hành trình, ví dụ a0 bị tác

động thì công tắc hành trình a1 sẽ không tác động

Không xảy ra trường hợp cả 2 công tắc hành trình a0 và a1 cùng tác động đồng thời hoặc cả 2 công tắc ngừng tác động đồng thời (tức là luôn có giá trị khác nhau)

- Trước hết rút gọn phương trình logic của xilanh A bằng biểu đồ Karnaugh:

Từ biểu đồ trạng thái, ta thiết lập được biểu đồ Karnaugh cho xilanh A (hình 10.5)

Bước thực hiện thứ nhất là piston A đi ra ¿ và dừng lại cho đến bước thực hiện thứ 3 Sang bước thứ 4 thì piston A lùi về ¿.

Các khối 1,2,3 và 7 ký hiệu A+¿ ¿ và các khối 5,6 ký hiệu A−¿¿

Đơn giản hành trình của xilanh A ¿ sẽ được thực hiện trong cột thứ nhất ( x) Ta có phương trình

Tương tự, ta có phương trình logic của A− ¿ ¿:

A−¿=a1.b0 x¿ đơn giản khối 5 và 6

⟹ A−¿=a1.b0 x+a0.b0 x=(a1+a0 ).b0 x¿

⟹ A−¿=b0 x¿

- Phương pháp tương tự như xilanh A, ta rút gọn phương trình logic của xilanh B bằng biểu đồ Karnaugh (hình 10.6):

Ta có phương trình logic ban đầu của B+ ¿¿:

B+¿=a1 b0 x¿ đơn giản khối 2 và 3

- Rút gọn phương trình logic của phần tử nhớ trung gian (X) bằng biểu đồ Karnaugh (hình 10.7)Biểu đồ Karnaugh cho thấy rằng phần tử nhớ trung gian ở vị trí SET bắt đầu trong khối 3, giữ vị trí đó cho đến khối 7 và 6 Từ khối 5 bắt đầu vị trí RESET và giữ vị trí đó cho đến khi khối 1 và 2.Phương trình logic ban đầu của X+¿ ¿:

X+¿=a1.b1 x¿ đơn giản X+ ¿¿ ở miền gồm các khối 3,7,4 và 8, ta có:

X+¿=a1.b1 x +a1.b1 x+a0.b1 x+a0.b1 x¿

X+¿=(x+x) a1.b1+ (x+x) a0.b1= (a1+a0 ).b1¿

⟹ X+¿=b1 ¿

Phương trình logic ban đầu của X− ¿¿:

X−¿=a0 b0 x¿ đơn giản X−¿ ¿ ở miền gồm các khối 1,5,4 và 8, ta có:

X−¿=a0 ¿

(Khối trống 4 và 8 được phép sử dụng chung cho cả X+¿ ¿ và X−¿ ¿)

Vậy phương trình logic sau khi rút gọn là:

Dựa vào phương trình logic sau khi rút gọn bằng phương pháp biểu đồ Karnaugh ta thiết kế được sơ đồ mạch điều khiển bằng khí nén như biểu diễn trên hình 10.9, trong mạch điều khiển khí nén, phần tử nhớ (Z) là van đảo chiều xung 4/2.

10.1.2 Thiết kế mạch điều khiển bằng khí nén

Khi điều khiển bằng điện khí nén ta phải chọn van điều khiển là loại van Solenoid và sơ đồ nguyên lý thể hiện ở hình 10.10

Để thiết kế mạch điện, ta sử dụng phương trình logic sau khi rút gọn ở trên là:

10.2 Thiết kế mạch điều khiển của máy khoan có chu trình 3 xilanh

Giả sử chu trình làm việc của một máy khoan như sau: Chi tiết từ khay chứa sẽ được piston A đẩy vào và kẹp chặt ở vị trí gia công Sau khi kẹp xong, piston B mang dầu khoan đi xuống để khoan chi tiết Sau khi khoan đạt được chiều sâu khoan thì piston B lùi về, sau đó piston A lùi về.Sau khi piston A lùi về cuối hành trình thì piston C đẩy chi tiết xuống thùng chứa, sau đó piston Clùi về và lặp lại chu trình

Ta có mô hình và biểu đồ trạng thái làm việc trên hình 10.13

- Mạch điều khiển bằng điện khí nén.

10.2.1 Thiết kế mạch điều khiển bằng khí nén

Ta có sơ đồ khí nén chọn như hình 10.14

Từ biểu đồ trạng thái, ta xác định điều kiện để các xilanh làm việc:

Bước 1: Piston A đi ra với tín hiệu điều khiển A+¿: A+¿=a0.b0 c0 S0¿¿

Bước 2: Piston B đi ra với tín hiệu điều khiển B+¿: B+¿=a1.b0 c0¿¿

Bước 3: Piston B lùi về với tín hiệu điều khiển B−¿: B−¿=a1.b1 c0¿¿

Bước 4: Piston A lùi về với tín hiệu điều khiển A−¿: A−¿=a1.b0 c0¿¿

Bước 5: Piston C đi ra với tín hiệu điều khiển C+¿:C+¿=a0.b0 c0¿¿

Bước 6: Piston C lùi về với tín hiệu điều khiển C−¿:C− ¿=a0.b0 c1 ¿ ¿

phần tử nhớ trung gian Z với x và x là tín hiệu ra của phần tử nhớ trung gian.

Phương trình logic trên khi thêm phần tử nhớ được viết lại như sau:

¿

Với 8 phương trình trên ta biểu diễn được bằng sơ đồ mạch logic như hình 10.15.

Rút gọn bằng phương pháp biểu đồ Karnaugh:

Thiết lập biểu đồ Karnaugh với 4 biến:

a1 và phủ định a0

b1 và phủ định b0

c1 và phủ định c0

x1 và phủ định x0

Biểu đồ Karnaugh với 4 biến được biểu diễn trên hình 10.16.

- Rút gọn phương trình logic của xilanh A (hình 10.17):

Ta có: A+ ¿=c0 x S0 ¿

A−¿=b0 x¿

- Rút gọn phương trình logic của xilanh B (hình 10.18):

Dựa vào phương trình logic đã được rút gọn bằng phương pháp biểu đồ Karnaugh ta thiết kế sơ

đồ mạch lắp ráp khí nén như hình 10.22, trong mạch điều khiển khí nén để lặp lại chu trình hoạt

động ta sử dụng nút ấn S0 có duy trì (có chuốt định vị) và phần tử nhớ (Z) là van đảo chiều 5/2.10.2.2 Thiết kế mạch điều khiển bằng khí nén

Ta sử dụng sơ đồ mạch điện khí nén trên hình 10.23

Phương trình logic sau khi rút gọn bằng phương pháp biểu đồ Karnaugh ở trên là:

A+¿=c0 x S0 ¿ A−¿=b0 x¿

B+¿=a1 x¿ B−¿=x¿

10.3 Thiết kế mạch điều khiển bằng khí nén – điện khí nén của máy làm sạch chi tiết với một phần tử nhớ trung gian

Giả sử, quy trình của máy làm sạch chi tiết gồm 3 xilanh: ban đầu chi tiết được đưa vào và sẽ kẹp bằng xilanh A Tiếp theo, xilanh B sẽ thực hiện quy trình làm sạch một phía của chi tiết bằng

vòi phun trong khoảng thời gian t1 Sau đó chi tiết sẽ được chuyển sang vị trí đối diện bằng xilanh C Tại vị trí này chi tiết sẽ thực hiện quy trình làm sạch phía thứ 2 của chi tiết bằng vòi

phun trong khoảng thời gian t1 Sau khi thực hiện xong, xilanh C trở về vị trí ban đầu, đồng thời xilanh A sẽ lùi về và chi tiết được tháo ra Ta có biểu đồ trạng thái như hình 10.26

A+¿¿ - kẹp chi tiết;

B1+¿, B2 + ¿ ¿ ¿ - quá trình thực hiện làm sạch chi tiết bắt đầu;

B1−¿, B2 − ¿ ¿ ¿ - quá trình thực hiện làm sạch chi tiết kết thúc;

C+ ¿¿ - chi tiết ở vị trí 1; C− ¿¿ - chi tiết ở vị trí 2; A− ¿¿ - tháo chi tiết

10.3.1 Thiết kế mạch điều khiển bằng khí nén

Ta có sơ đồ khí nén chọn như hình 10.27

Thiết lập phương trình logic:

Bởi vì lệch B+ ¿¿ và B− ¿¿ của piston B trong quá trình thực hiện được lặp lại 2 lần, cho nên B1+¿, B2 + ¿ ¿ ¿

và B−1¿, B− 2 ¿ ¿ ¿ sẽ được liên kết bằng phần tử OR

Lệnh C+ ¿¿ và A− ¿¿ được thực hiện đồng thời, cho nên phương trình logic giống nhau

Ta có phương trình cho A+¿¿: A+ ¿=a0 b0 c1 ¿

Phương trình logic cho B+ ¿ ¿: B+ ¿ = (a1 b0 c1) + (a1 b0 c0) ¿

Phương trình logic cho B−¿ ¿: B− ¿ = (a1 b1 c1 ) + (a1 b1 c0 ) ¿

Phương trình logic cho C−¿ ¿: C− ¿=a1 b0 c1 ¿

Phương trình logic cho C+ ¿, A− ¿ ¿ ¿: C+ ¿=a1 b0 c0 ¿ A−¿=a1 b0 c0 ¿

A−¿=C+¿ ¿¿

Phương trình logic với các điều kiện:

Bởi vì phương trình logic cho B1+¿¿ và C−¿ ¿, cũng như B2+¿¿ và C+¿/ A− ¿¿ ¿ giống nhau, cho nên phải thêm điều kiện phụ, đó là phần tử nhớ trung gian Lệch SET của phần tử nhớ trung gian sẽ nằm khối ở giữa B1+¿¿ và B−1¿¿ Lệnh RESET của phần tử trung gian sẽ nằm khối giữa B2+¿¿ và B2−¿¿.Biểu đồ Karnaugh với 4 biến được biểu diễn (hình 10.28) như sau:

- Rút gọn phương trình logic của xilanh A bằng biểu đồ Karnaugh ¿:

(Ghi chú: đối với những quy trình phức tạp, ta đơn giản biểu đồ Karnaugh bằng quy tắc sau đây:+ Nới rộng ra miền của khối;

+ Mỗi khối chỉ ghi một bước thực hiện;

+ Những khối trống có thể kết hợp với khối đã ghi bước thực hiện;

+ Những miền được tạo ra phải đối xứng qua trục đối xứng;

+ Số khối của miền được tạo ra phải là lũy thừa của cả 2.)

Theo quy tắc đó: ta rút gọn phương trình logic của xilanh A (hình 10.29) như sau:

Ta có, phương trình logic sau khi rút gọn:

- Rút gọn phương trình logic của xilanh C¿

Biểu đồ Karnaugh cho xilanh C được biểu diễn (hình 10.31) như sau:

Ta có, phương trình logic sau khi đơn giản:

C+¿=b0 x¿

C−¿=b0 x¿

- Rút gọn phương trình logic của phần tử nhớ trung gian ¿

Biểu đồ Karnaugh cho phần tử nhớ trung gian được biểu diễn (hình 10.32) như sau:

Ta có, phương trình logic sau khi rút gọn:

Phương trình logic của quy trình sau khi rút gọn bằng biểu đồ Karnaugh:

X−¿=b1 c0 ¿

Sơ đồ mạch logic của quy trình được biểu diễn ở hình 10.33

Sơ đồ nguyên lý mạch điều khiển bằng tín hiệu khí nén ở hình 10.34

10.3.2 Thiết kế mạch điều khiển bằng điện khí nén

Ta sử dụng sơ đồ mạch điện khí nén trên hình 10.35

Phương trình logic sau khi rút gọn bằng phương pháp biểu đồ Karnaugh ở trên là:

A+¿=c1 S0¿

Từ phương trình logic ta thiết kế được sơ đồ mạch điện điều khiển như hình 10.36, trong mạch

điện điều khiển phần tử nhớ (Z) là role điện từ và t1 là role thời gian điện từ (loại đóng trễ)

Sơ đồ lắp ráp mạch điện khí nén cũng tương tự như hình 10.25

10.4 Thiết kế mạch điều khiển bằng khí nén – điện khí nén có 2 phần tử nhớ trung gian

Giả sử quy trình công nghệ được biểu diễn qua biểu đồ trạng thái hình 10.37

Phương trình logic của quy trình:

Từ biểu đồ trạng thái, ở các vị trí 1,3, và 5 phương trình logic của các xilanh A+¿, B+ ¿¿ ¿ và C+ ¿¿

giống nhau Cho nên để phân biệt được các hành trình trên, ta phải thêm 2 phần tử nhớ trung gian (ký hiệu X và Y) Phương trình logic của quy trình được viết như sau:

Đơn giản các hành trình và phần tử nhớ trung gian bằng biểu đồ Karnaugh:

- Đơn giản phương trình logic của xilanh A¿ được biểu diễn ở hình 10.39:

Ta có, phương trình logic sau khi đơn giản: A+ ¿=x y S0; A− ¿=x¿ ¿

- Đơn giản phương trình logic của xilanh B¿ được biểu diễn (hình 10.40):

Ta có, phương trình logic sau khi đơn giản: B+ ¿=a0 x y ; B ¿

- Đơn giản phương trình logic của xilanh C+¿,C− ¿¿ ¿ được biểu diễn (hình 10.41):

Ta có, phương trình logic sau khi đơn giản: C+ ¿=b0 x y ;C− ¿=x¿ ¿

- Đơn giản phương trình logic của phần tử nhớ trung gian X¿ được biểu diễn ở hình 10.42:

Ta có phương trình logic sau khi đơn giản: X+ ¿=a1; X− ¿=c1 ¿ ¿

- Đơn giản phương trình logic của phần tử nhớ trung gian Y¿ được biểu diễn ở hình 10.43:

Ta có phương trình logic sau khi đơn giản: Y+ ¿=b1;Y ¿

Phương trình logic của quy trình sau khi đơn giản bằng biểu đồ Karnaugh:

Sơ đồ mạch logic sau khi đơn giản bằng biểu đồ Karnaugh thể hiện ở hình 10.44

Sơ đồ mạch nguyên lý mạch điều khiển bằng tín hiệu khí nén thể hiện ở hình 10.45

Sơ đồ mạch điện khí nén và mạch điện điều khiển trên hình 10.46

10.5 Thiết kế mạch điều khiển bằng khí nén – điện khí nén của quy trình 4 xilanh có 2 phần tử nhớ trung gian

Giả sử quy trình công nghệ được biểu diễn qua biểu đồ trạng thái hình 10.47

So sánh các phương trình trên, ta thấy điều kiện để thực hiện C+ ¿¿ và B− ¿¿ giống nhau, điều kiện

để thực hiện A+¿, B+¿¿¿ và D+ ¿¿ giống nhau Như vậy ta phải thêm 2 phần tử nhớ trung gian

( X ,Y ) và phương trình logic sau khi thêm 2 phần tử nhớ trung gian là:

Thiết lập biểu đồ Karnaugh với 6 biến được biểu diễn trên hình 10.48.

Đơn giản các hành trình và phần tử nhớ trung gian bằng biểu đồ Karnaugh:

- Đơn giản phương trình logic của xilanh A¿ được biểu diễn ở hình 10.49:

Phương trình logic sau khi đơn giản: A+ ¿=x y S0; A− ¿=x¿ ¿

- Đơn giản phương trình logic của xilanh B¿ được biểu diễn (hình 10.50):

Phương trình logic sau khi đơn giản: C+ ¿=b1 y ;C ¿

- Đơn giản phương trình logic của xilanh D¿ được biểu diễn (hình 10.52):

Phương trình logic sau khi đơn giản: D+ ¿=b0 x y ; D− ¿=x¿ ¿

- Đơn giản phương trình logic của phần tử nhớ trung gian X¿ được biểu diễn (hình 10.53):

Phương trình logic sau khi đơn giản: X+¿=a1; X− ¿=d1 ¿ ¿

- Đơn giản phương trình logic của phần tử nhớ trung gian Y¿ được biểu diễn (hình 10.54):

Phương trình logic sau khi đơn giản: Y+ ¿=c1;Y ¿

Vậy phương trình logic sau khi đơn giản bằng Karnaugh là:

A+¿=x y S0 ¿; A−¿=x¿; B+¿=a0 x y¿; B−¿=c0 y¿

C+¿=b1 y ¿; C−¿= y¿; D+¿=b0 x y¿; D−¿=x¿

Sơ đồ mạch logic sau khi đơn giản được biểu diễn trên hình 10.55

Sơ đồ nguyên lý mạch điện điều khiển bằng khí nén được thể hiện trên hình 10.56

Sơ đồ mạch điện khí nén và mạch điện điều khiển được thể hiện trên hình 10.57.

10.6 Thiết kế mạch điều khiển bằng khí nén – điện khí nén của một máy đột hai lỗ có 2 phần tử nhớ trung gian

Quy trình của máy đột gồm 4 xilanh: ban đầu chi tiết được đưa vào và sẽ được kẹp bằng xilanh

A Sau đó xilanh B mang dầu đột thực hiện hành trình đột lỗ thứ nhất Sau đó chi tiết sẽ được chuyển sang vị trí thứ 2 bằng xilanh C Tại vị trí này xilanh B sẽ thực hiện quy trình đột lỗ thứ 2 của chi tiết Sau khi thực hiện xong lỗ thứ 2, xilanh C trở về vị trí ban đầu, xilanh A lùi về (chi tiết được tháo ra) và xilanh D thực hiện hành trình đẩy chi tiết ra ngoài

Ta có biểu đồ trạng thái trên hình 10.58

Ta có các phương trình logic:

A+¿=a0 b0 c0 d0 S0¿; B2−¿=a1 b1 c1 d0 ¿

B1+¿=a0 b0 c0 d0¿; C−¿=a1 b0 c1 d0 ¿

B1−¿=a0 b1 c0 d0 ¿; A−¿=a1 b0 c0 d0 ¿

B2+¿=a1 b0 c1 d0 ¿; D−¿=a0 b0 c0 d1¿

So sánh các phương trình trên, ta thấy điều kiện để thực hiện C+¿, A− ¿¿ ¿ và B1 + ¿¿

giống nhau, điều

kiện để thực hiện B2

+ ¿¿

và C− ¿¿ giống nhau, diều kiện để thực hiện A+ ¿¿ và D+ ¿¿ giống nhau Như vậy, để phân biệt được các điều kiện thực hiện thực hiện trên, ta sử dụng 2 phần tử nhớ trung gian ( X ,Y ) Sau khi ta thêm tín hiệu điều khiển điều khiển của 2 phần tử nhớ trung gian,

phương trình logic được viết lại như sau:

Như vậy ta có 12 phương trình không trùng nhau

Thiết lập biểu đồ Karnaugh với 6 biến được biểu diễn trên hình 10.59

Đơn giản các hành trình và phần tử nhớ trung gian bằng biểu đồ Karnaugh:

- Đơn giản phương trình logic của xilanh A¿ được biểu diễn ở hình 10.60:

Phương trình logic sau khi đơn giản: A+ ¿= y S0; A− ¿=c0 y ¿ ¿

- Đơn giản phương trình logic của xilanh B¿ được biểu diễn ở hình 10.61: