1. Trang chủ
  2. » Kỹ Thuật - Công Nghệ

Giáo trình Kỹ thuật số - Nguyễn Đình Phú, Nguyễn Trường Duy.pdf

432 5 0
Tài liệu đã được kiểm tra trùng lặp

Đang tải... (xem toàn văn)

Tài liệu hạn chế xem trước, để xem đầy đủ mời bạn chọn Tải xuống

THÔNG TIN TÀI LIỆU

Thông tin cơ bản

Tiêu đề Giáo Trình Kỹ Thuật Số
Tác giả Nguyễn Đình Phú, Nguyễn Trường Duy
Trường học Trường Đại Học Sư Phạm Kỹ Thuật Thành Phố Hồ Chí Minh
Chuyên ngành Kỹ Thuật Điện, Điện Tử
Thể loại Giáo Trình
Thành phố Thành Phố Hồ Chí Minh
Định dạng
Số trang 432
Dung lượng 17,17 MB

Cấu trúc

  • I. GIỚI THIỆU (18)
  • II. CÁC ĐẠI LƯỢNG SỐ VÀ TƯƠNG TỰ (0)
    • 1. Hệ thống điện tử tương tự (19)
    • 2. Hệ thống điện tử số (19)
    • 3. Hệ thống điện tử tổng hợp gồm cả số và tương tự (20)
    • 4. Ưu điểm của hệ thống số so với hệ thống tương tự (20)
  • III. SỐ NHỊ PHÂN, MỨC LOGIC VÀ DẠNG SÓNG TÍN HIỆU SỐ (22)
    • 1. Số nhị phân (22)
    • 2. Các mức logic (22)
    • 3. Dạng sóng tín hiệu số (23)
  • IV. CÁC HỆ THỐNG SỐ (24)
    • 1. Hệ thống số thập phân – decimal system (24)
    • 2. Hệ thống số nhị phân – binary system (24)
    • 3. Hệ thống số thập lục phân – hexadecimal system (26)
    • 4. Chuyển đổi giữa các hệ thống số – nhị phân, thập phân, thập lục phân (28)
  • V. CÁC LOẠI MÃ (30)
    • 1. Mã BCD (binary coded decimal) (30)
    • 2. Mã Gray (32)
    • 3. Chuyển mã nhị phân sang mã Gray (33)
    • 4. Chuyển mã Gray sang mã nhị phân (34)
    • 5. Mã ASCII – AMERICAN STANDARD CODE FOR (34)
  • VI. BÀI TẬP (35)
  • II. CÁC CỔNG LOGIC (40)
    • 1. Phép toán OR – cổng OR (40)
    • 2. Phép toán AND – cổng AND (41)
    • 3. Phép toán NOT – cổng NOT hay cổng INVERTER (42)
    • 4. Phép toán OR – cổng NOR = cổng OR + cổng NOT (0)
    • 5. Phép toán NAND – cổng NAND = cổng AND + cổng NOT (43)
    • 6. Phép toán EX-OR – cổng EX-OR hay còn gọi là XOR (43)
    • 7. Phép toán EX-NOR – cổng EX-NOR hay còn gọi là XNOR (44)
  • III. BIỂU DIỄN CÁC MẠCH ĐIỆN LOGIC – TÍNH TOÁN GIÁ TRỊ NGÕ RA (45)
    • 1. Biểu diễn các mạch điện (45)
    • 2. Tính toán giá trị ngõ ra của mạch điện số (47)
  • IV. CÁC ĐỊNH LÝ LOGIC (47)
    • 1. Các định lý (47)
    • 2. Ứng dụng để đơn giản các biểu thức (50)
    • 3. Định lý Demorgan (50)
    • 4. Ứng dụng định lý Demorgan (50)
  • V. SỰ ĐA NĂNG CỦA CỔNG NAND, CỔNG NOR (52)
  • VI. THIẾT KẾ MẠCH TỔ HỢP (53)
  • VII. BÌA KARNAUGH (56)
    • 1. Xây dựng bìa Karnaugh (56)
    • 2. Cách đơn giản bìa Karnaugh theo hàm sop (61)
    • 3. Đơn giản bìa Karnaugh (62)
    • 4. Cách đơn giản bìa Karnaugh theo hàm pos (69)
    • 5. Đơn giản bìa Karnaugh theo hàm pos (69)
  • VIII. BÀI TẬP (70)
  • II. MẠCH MÃ HÓA (83)
    • 1. Khảo sát mạch mã hoá 4 sang 2 với ngõ vào tích cực mức 1 (84)
    • 2. Khảo sát mạch mã hoá 8 sang 3 với ngõ vào tích cực mức thấp (84)
    • 3. Khảo sát vi mạch mã hoá 10 đường sang 4 đường 74LS148 (86)
  • III. MẠCH GIẢI MÃ (87)
    • 1. Khảo sát mạch giải mã 2 sang 4 với ngõ ra tích cực mức 1 (0)
    • 2. Khảo sát mạch giải mã 2 sang 4 với ngõ ra tích cực mức 1, có (0)
    • 3. Khảo sát mạch giải mã 2 sang 4 với ngõ ra tích cực mức 1, có (0)
    • 4. Khảo sát mạch giải mã 2 sang 4 với ngõ ra tích cực mức 0, có (0)
  • IV. MẠCH GIẢI MÃ LED 7 ĐOẠN (93)
    • 1. Giới thiệu (93)
    • 2. Cấu tạo led 7 đoạn (93)
    • 3. Hình ảnh led 7 đoạn (94)
    • 4. Tên các đoạn (95)
    • 5. Mạch giải mã led 7 đoạn loại anode chung (95)
  • V. BÀI TẬP (97)
  • Chương 4: MẠCH ĐA HỢP – MẠCH GIẢI ĐA HỢP – MẠCH (16)
    • II. MẠCH ĐA HỢP (104)
      • 1. Khảo sát mạch đa hợp 2 kênh ngõ vào (105)
      • 2. Khảo sát mạch đa hợp 4 kênh ngõ vào (106)
      • 1. Khảo sát mạch giải đa hợp 2 kênh ra (108)
      • 2. Khảo sát mạch giải đa hợp 4 kênh ngõ ra (109)
    • IV. GHÉP CÁC MẠCH GIẢI, ĐA HỢP (0)
      • 1. Yêu cầu số 1 (111)
      • 2. Yêu cầu số 2 (113)
      • 3. Yêu cầu số 3 (115)
    • V. MẠCH SO SÁNH (117)
      • 1. Khảo sát mạch so sánh 2 số nhị phân 2 bit (0)
      • 2. Khảo sát mạch so sánh 2 số nhị phân 2 bit có chức năng mở rộng (0)
    • VI. KIỂM TRA CHẴN LẺ - PARITY (122)
      • 1. Máy phát (máy tính) tạo bit kiểm tra chẵn (124)
      • 2. Máy thu (modem hoặc máy in) tạo bit kiểm tra chẵn (125)
    • VII. BÀI TẬP (126)
  • Chương 5: MẠCH CỘNG TRỪ NHÂN CHIA SỐ NHỊ PHÂN, (38)
    • II. MẠCH CỘNG TRỪ NHÂN CHIA SỐ NHỊ PHÂN (133)
      • 1. Mạch cộng số nhị phân không dấu (133)
      • 2. Cộng số nhị phân có dấu (138)
      • 3. Mạch trừ số nhị phân (143)
      • 4. Mạch nhân hai số nhị phân (146)
      • 5. Mạch chia hai số nhị phân (151)
    • III. CHUYỂN ĐỔI GIỮA SỐ NHỊ PHÂN VÀ SỐ BCD (152)
      • 1. Phương pháp chia cho 10 lấy số dư (152)
      • 2. Phương pháp dịch trái (153)
      • 3. Chuyển số BCD sang số nhị phân (155)
      • 1. Cộng số thập lục phân (155)
      • 2. Trừ số thập lục phân (156)
    • V. MẠCH CỘNG TRỪ SỐ BCD (157)
      • 1. Cộng hai số BCD (157)
      • 2. Xây dựng mạch cộng hai số BCD (158)
      • 3. Trừ hai số BCD (160)
  • Chương 6: FLIP FLOP (82)
    • II. FLIP FLOP RS (167)
      • 1. Flip flop R'S' sử dụng cổng NAND (167)
      • 2. Flip flop RS có tín hiệu điều khiển cho phép/cấm đổi trạng thái (169)
      • 3. Flip flop RS hoạt động với xung CK (173)
    • III. FLIP FLOP JK (174)
      • 1. Flip flop JK (174)
      • 2. Flip flop JK có các tín hiệu không đồng bộ (177)
      • 3. Các dạng khác của các tín hiệu không đồng bộ (179)
      • 4. Thiết lập phương trình đặc tích cho flip flop JK (182)
    • IV. FLIP FLOP T (184)
      • 1. Flip flop T (184)
      • 2. Phương trình đặc tính flip flop T (185)
    • V. FLIP FLOP D (185)
      • 1. Flip flop D (185)
      • 2. Thiết lập phương trình đặc tính cho flip flop D (186)
    • VI. MẠCH CHỐT (186)
    • II. MẠCH ĐẾM NHỊ PHÂN KHÔNG ĐỒNG BỘ (196)
      • 1. Khảo sát mạch đếm nhị phân 4 bit, KĐB, đếm lên sử dụng (196)
      • 2. Khảo sát mạch đếm nhị phân 4 bit, KĐB, đếm xuống sử dụng (200)
    • III. MẠCH ĐẾM KHÔNG ĐỒNG BỘ MOD M (202)
      • 1. Khảo sát mạch đếm lên, KĐB, mod 10: sử dụng FFT với CK tích cực cạnh xuống (203)
      • 2. Khảo sát mạch đếm lên, KĐB, mod 20: sử dụng FFT với CK tích cực cạnh xuống (204)
    • IV. MẠCH TỰ ĐỘNG RESET (204)
      • 1. Mạch đếm nhị phân 4 bit, KĐB, đếm lên: sử dụng FFT với (205)
      • 2. Mạch đếm nhị phân 4 bit, KĐB, đếm xuống: sử dụng FFT với CK tích cực cạnh xuống (205)
      • 3. Mạch đếm lên, KĐB, mod 10: sử dụng FFT với CK tích cực cạnh xuống (206)
      • 4. Mạch đếm nhị phân 4 bit, KĐB, đếm lên: sử dụng FFT với (206)
      • 5. Mạch đếm nhị phân 4 bit, KĐB, đếm lên: có trạng thái bắt đầu khi cấp điện là 1000b (207)
    • V. MẠCH ĐẾM ĐỒNG BỘ (207)
      • 1. Khảo sát mạch đếm nhị phân 4 bit, ĐB, đếm lên: sử dụng (208)
      • 2. Khảo sát mạch đếm nhị phân 4 bit, ĐB, đếm xuống: sử dụng (215)
      • 3. Khảo sát mạch đếm nhị phân 4 bit, ĐB, đếm lên/xuống: có tín hiệu chọn UD - sử dụng FFT với CK tích cực cạnh xuống (216)
    • VI. MẠCH ĐẾM ĐẶT TRƯỚC SỐ ĐẾM (217)
      • 1. Khảo sát mạch đếm đặt trước số đếm - đếm lên (217)
      • 2. Khảo sát mạch đếm đặt trước số đếm - đếm xuống (220)
    • II. THIẾT KẾ MẠCH ĐẾM (233)
      • 1. Thiết kế mạch đếm nhị phân 4 bit, ĐB, đếm lên, dùng FFT - (233)
      • 2. Thiết kế mạch đếm nhị phân 4 bit, ĐB, đếm xuống, dùng FFT - CK tích cực cạnh xuống (237)
      • 3. Thiết kế mạch đếm mod 10, ĐB, đếm lên, dùng FFT - CK tích cực cạnh xuống (241)
      • 4. Thiết kế mạch đếm nhị phân 3 bit, ĐB, đếm lên, dùng FFD - (245)
    • III. BÀI TẬP (247)
  • Chương 9: THANH GHI DỊCH (102)
    • II. CÁC CHỨC NĂNG CƠ BẢN CỦA THANH GHI DỊCH (249)
    • III. THANH GHI VÀO NỐI TIẾP - RA NỐI TIẾP (250)
    • IV. THANH GHI VÀO NỐI TIẾP - RA SONG SONG (255)
    • V. THANH GHI VÀO SONG SONG - RA NỐI TIẾP (255)
    • VI. THANH GHI VÀO SONG SONG - RA SONG SONG (256)
    • VII. THANH GHI DỊCH HAI CHIỀU (0)
      • 1. Mạch đếm Johnson (258)
      • 2. Mạch đếm vòng - Ring counter (261)
  • Chương 10: ĐẶC TÍNH IC SỐ HỌ TTL, CMOS VÀ CÁC MẠCH GIAO TIẾP (132)
    • II. CÁC THÔNG SỐ VÀ ĐẶC TÍNH HOẠT ĐỘNG CƠ BẢN (272)
      • 1. Nguồn cung cấp DC (272)
      • 3. Các mức điện áp logic họ TTL (274)
      • 4. Miễn nhiễu (274)
      • 5. Lề nhiễu (276)
      • 6. Công suất tiêu tán (277)
      • 7. Thời gian trì hoãn truyền (278)
      • 8. Tích công suất và tốc độ (279)
      • 9. Tải và hệ số tải (280)
    • III. CÁC MẠCH ĐIỆN HỌ CMOS (282)
      • 1. Transistor MOSFET (282)
      • 2. Cổng NOT dùng transistor MOSFET (283)
      • 3. Cổng NAND dùng transistor MOSFET (284)
      • 4. Cổng NOR dùng transistor MOSFET (285)
      • 5. Cổng với cực máng để hở (285)
      • 6. Cổng CMOS ba trạng thái (286)
      • 7. Các tình huống phòng ngừa khi sử dụng CMOS (287)
    • IV. CÁC MẠCH ĐIỆN HỌ TTL (288)
      • 1. Transistor BJT (288)
      • 2. Cổng NOT họ TTL (289)
      • 3. Cổng NAND họ TTL (290)
      • 4. Các cổng họ TTL cực thu để hở (179)
      • 5. Các cổng họ TTL ba trạng thái (292)
      • 6. Họ TTL Schottkky (293)
    • V. CÁC VẤN ĐỀ THỰC TẾ KHI SỬ DỤNG IC HỌ TTL (294)
      • 1. Dòng vào và dòng ra (294)
      • 2. Sử dụng cổng cực thu để hở nối mạch theo hàm AND (0)
      • 3. Kết nối các ngõ ra Totem-pole (299)
      • 4. Mạch đệm/thúc cực thu để hở (299)
      • 5. Các ngõ vào TTL không sử dụng (301)
    • VII. HỌ IC ECL (304)
    • VIII. HỌ IC PMOS, NMOS VÀ E 2 CMOS (305)
      • 1. Họ PMOS (0)
      • 2. Họ NMOS (0)
      • 3. Học E 2 CMOS (0)
    • IX. BÀI TẬP (263)
  • Chương 11: MẠCH ĐỊNH THỜI, MẠCH DAO ĐỘNG, MẠCH ĐƠN ỔN (166)
    • II. MẠCH DAO ĐỘNG LOGIC (317)
      • 1. Khảo sát mạch dao động tạo hai tín hiệu đối xứng dùng cổng (317)
      • 2. Khảo sát mạch dao động dùng cổng NOT Schmitt trigger (319)
      • 3. Khảo sát mạch dao động dùng cổng NAND (323)
      • 4. Khảo sát mạch dao động vòng tròn dùng cổng NOT (324)
      • 5. Khảo sát mạch dao động dùng thạch anh (326)
    • III. MẠCH ĐƠN ỔN – MONOSTABLE (326)
      • 1. Khảo sát mạch đơn ổn dùng cổng NAND (326)
      • 2. Khảo sát mạch đơn ổn dùng cổng NOR (328)
      • 3. Khảo sát mạch đơn ổn dùng cổng IC 74LS121 (330)
    • IV. KHẢO SÁT VI MẠCH 555 (330)
      • 1. Cấu trúc vi mạch 555 (330)
      • 2. Mạch dao động dùng vi mạch 555 (332)
      • 3. Mạch đơn ổn dùng vi mạch 555 (338)
  • Chương 12: BỘ NHỚ (194)
    • I. BỘ NHỚ BÁN DẪN (346)
      • 1. Ma trận bộ nhớ bán dẫn (346)
      • 3. Hoạt động cơ bản của bộ nhớ (347)
      • 4. Bộ nhớ RAM và ROM (350)
    • II. BỘ NHỚ RAM (350)
      • 1. Họ bộ nhớ RAM (350)
      • 2. RAM tĩnh – SRAM (352)
      • 3. Tổ chức của bộ nhớ SRAM không đồng bộ (356)
      • 4. Tổ chức cơ bản bộ nhớ SRAM đồng bộ (360)
      • 5. Tăng địa chỉ bộ nhớ SRAM đồng bộ (361)
      • 6. Bộ nhớ cache (362)
      • 7. Các tế bào bộ nhớ RAM động (DRAM) (363)
      • 8. Các loại bộ nhớ DRAM (368)
    • III. BỘ NHỚ ROM (369)
      • 1. Họ ROM (369)
      • 2. ROM mặt nạ (370)
      • 3. ROM đơn giản (370)
      • 4. Tổ chức bên trong của ROM (373)
      • 5. Thời gian truy xuất ROM (374)
      • 6. ROM có thể lập trình - PROM (375)
      • 7. Bộ nhớ EPROM (377)
    • IV. BỘ NHỚ FLASH (379)
      • 1. Tế bào nhớ của bộ nhớ flash (379)
      • 2. Hoạt động cơ bản của bộ nhớ flash (380)
      • 3. Ma trận của bộ nhớ flash (382)
      • 4. So sánh bộ nhớ flash với các bộ nhớ ROM, EPROM, (382)
      • 5. So sánh bộ nhớ flash với các bộ nhớ SRAM (383)
      • 6. So sánh bộ nhớ flash với các bộ nhớ DRAM (383)
    • V. MỞ RỘNG BỘ NHỚ (384)
      • 2. Mở rộng từ dung lượng bộ nhớ (386)
  • Chương 13: MẠCH CHUYỂN ĐỔI SỐ SANG TƯƠNG TỰ - (232)
    • II. MẠCH CHUYỂN ĐỔI TÍN HIỆU SỐ SANG TƯƠNG TỰ (0)
      • 1. Khảo sát mạch DAC có trị số điện trở khác nhau (395)
      • 2. Khảo sát mạch DAC có trị số điện trở R/2R (397)
      • 3. Khảo sát vi mạch DAC MC1408 (401)
      • 4. Ứng dụng DAC MC1408 làm mạch tạo xung răng cưa (404)
      • 5. Hoạt động DAC MC1408 ở vùng điện áp lưỡng cực (âm và dương) (0)
      • 6. Các thông số hoạt động của DAC (409)
  • Chương 14: MẠCH CHUYỂN ĐỔI TƯƠNG TỰ SANG SỐ - (248)
    • II. MẠCH CHUYỂN ĐỔI TÍN HIỆU SANG SỐ (0)
      • 1. ADC bậc thang – (stair-step ramp ADC) (419)
      • 2. ADC xấp xỉ liên tiếp – (Successive approximation ADC) (421)
      • 3. ADC hai độ dốc – (Dual Slop ADC) (423)
      • 4. ADC Flash (427)
  • TÀI LIỆU THAM KHẢO (430)

Nội dung

Giáo trình Kỹ thuật số - Nguyễn Đình Phú, Nguyễn Trường Duy.pdf Giáo trình Kỹ thuật số - Nguyễn Đình Phú, Nguyễn Trường Duy.pdf Giáo trình Kỹ thuật số - Nguyễn Đình Phú, Nguyễn Trường Duy.pdf Giáo trình Kỹ thuật số - Nguyễn Đình Phú, Nguyễn Trường Duy.pdf

GIỚI THIỆU

Chương này trình bày các khái niệm cơ bản về số, phân biệt tín hiệu số và tín hiệu tương tự, cùng với các hệ thống ứng dụng cho mỗi loại tín hiệu Nó cũng đề cập đến ưu nhược điểm của hệ thống số, các loại mã sử dụng trong mạch điện tử số, mức điện áp tín hiệu số và dạng sóng của tín hiệu số.

Sau khi hoàn thành chương này, bạn sẽ có khả năng phân loại tín hiệu tương tự và tín hiệu số, nhận biết ưu điểm của các hệ thống số, cũng như xác định các khối hoặc hệ thống sử dụng tín hiệu số hay tương tự Bạn cũng sẽ nắm vững kiến thức về các hệ thống số và các loại mã được áp dụng trong mạch điện tử số Cuối cùng, phần câu hỏi trắc nghiệm và bài tập sẽ giúp bạn củng cố kiến thức đã học.

II ĐẠI LƯỢNG SỐ VÀ TƯƠNG TỰ – TÍN HIỆU SỐ VÀ TÍN HIỆU TƯƠNG TỰ

Các mạch điện tử được chia thành hai loại chính: mạch tương tự và mạch số Mạch số xử lý tín hiệu và giá trị rời rạc theo thời gian, trong khi mạch tương tự xử lý tín hiệu với giá trị biến thiên liên tục theo thời gian.

Tín hiệu tương tự (analog) là tín hiệu có biên độ biến thiên liên tục theo thời gian, ví dụ như nhiệt độ nước khi đun sôi Nhiệt độ nước sẽ tăng dần từ nhiệt độ môi trường đến nhiệt độ sôi và sau đó giảm dần về nhiệt độ môi trường, cho thấy rằng nhiệt độ không thể nhảy vọt từ mức này sang mức khác Hình 1-1 minh họa sự biến thiên của nhiệt độ F theo thời gian trong một ngày.

Hình 1-1: Nhiệt độ biến thiên trong ngày.

CÁC ĐẠI LƯỢNG SỐ VÀ TƯƠNG TỰ

Hệ thống điện tử tương tự

Một hệ thống tương tự khá phổ biến là hệ thống khuếch đại âm thanh

(ampli) có sơ đồ như hình 1-2

Hình 1-2: Hệ thống điện tử tương tự

Trong hệ thống âm thanh, tín hiệu từ micro được khuếch đại để tạo ra điện áp lớn hơn, giúp loa phát ra âm thanh to hơn Tín hiệu này có biên độ điện áp và tần số biến đổi liên tục theo thời gian.

Hệ thống điện tử số

Tín hiệu số là biến hiệu biến thiên rời rạc theo thời gian, chỉ có 2 trạng thái 0 và 1 hay cao và thấp (high và low) như hình 1-3

Hình 1-3: Dạng sóng lý tưởng tín hiệu số

Một hệ thống số khá phổ biến là hệ thống điều khiển đèn giao thông cho một giao lộ như hình 1-4

Hình 1-4: Hệ thống điện tử số điều khiển đèn giao thông

Trong hệ thống điều khiển đèn giao thông, mạch điện tử số có nhiệm vụ điều khiển các đèn sáng và tắt theo thời gian quy định Các đèn này chỉ hoạt động với hai trạng thái cơ bản là "sáng" và "tắt".

Hệ thống điện tử tổng hợp gồm cả số và tương tự

Có nhiều hệ thống sử dụng cả hai tương tự và số như compact disk có cấu trúc như hình 1-5

Hình 1-5: Hệ thống điện tử số và tương tự

Tín hiệu nhạc số được lưu trữ trên đĩa compact và được đọc bởi hệ thống diode phát và thu laser Dữ liệu số sau đó được chuyển đến bộ chuyển đổi tín hiệu số thành tín hiệu tương tự (DAC), nơi mà bộ DAC sẽ chuyển đổi dữ liệu này thành tín hiệu tương tự để tái tạo tín hiệu nhạc gốc.

Tín hiệu âm thanh được khuếch đại và phát qua loa để người nghe thưởng thức Quá trình chuyển đổi tín hiệu nhạc từ dạng tương tự sang dạng số để lưu trữ được thực hiện bởi mạch chuyển đổi tương tự sang số (ADC - Analog to Digital Converter).

Ưu điểm của hệ thống số so với hệ thống tương tự

Hệ thống số trong điện tử và kỹ thuật điều khiển mang lại nhiều ưu điểm so với hệ thống tương tự Đầu tiên, thiết kế hệ thống số dễ dàng hơn vì chỉ cần quan tâm đến mức điện áp cao hoặc thấp Thứ hai, thông tin có thể được lưu trữ và giữ nguyên trong thời gian dài Thứ ba, độ chính xác của hệ thống số cao hơn nhờ khả năng điều khiển nhiều con số và kết nối thêm mạch điện, trong khi hệ thống tương tự thường bị giới hạn trong 3-4 chữ số Thứ tư, các hoạt động trong hệ thống số dễ dàng lập trình thông qua các tập lệnh, trong khi hệ thống tương tự có sự hạn chế về đa dạng và phức tạp Cuối cùng, mạch điện tử số ít bị ảnh hưởng bởi nhiễu, giúp phân biệt rõ ràng giữa mức High và Low, và nhiều mạch điện có thể tích hợp trên một IC, mặc dù IC tương tự cũng có thể tích hợp nhưng gặp khó khăn với các linh kiện như tụ điện giá trị cao và cuộn dây.

Kỹ thuật số gặp phải những hạn chế khi xử lý các đại lượng vật lý trong tự nhiên, vì hầu hết chúng là tín hiệu tương tự như nhiệt độ, áp suất, vị trí, vận tốc, mực chất lỏng và tốc độ bay Để áp dụng kỹ thuật số trong việc điều khiển các đại lượng này, cần thực hiện ba bước quan trọng: chuyển đổi tín hiệu tương tự thành tín hiệu số, xử lý tín hiệu số và sau đó chuyển đổi trở lại thành tín hiệu tương tự để xuất ra.

 Chuyển đổi các tín hiệu vào tương tự sang dạng tín hiệu số

 Xử lý dữ liệu số theo yêu cầu

 Chuyển đổi dữ liệu số sang dạng tín hiệu tương tự.

SỐ NHỊ PHÂN, MỨC LOGIC VÀ DẠNG SÓNG TÍN HIỆU SỐ

Số nhị phân

Trong hệ thống số, hai số nhị phân 1 và 0 được gọi là bit Trong các mạch điện tử số, bit 1 được biểu thị bằng cấp điện áp cao (HIGH), trong khi bit 0 tương ứng với cấp điện áp thấp (LOW).

Các mức logic

Điện áp dùng để phân biệt các con số 0 và 1 được gọi là mức logic

Hình 1-6: Các mức điện áp High và Low

Trong các mạch điện thực tế, mức điện áp lý tưởng cao là 5V và thấp là 0V, nhưng thực tế, các mức điện áp này nằm trong một vùng giới hạn nhất định.

Mức điện áp cao được xác định trong khoảng từ VHmin đến VHmax, trong khi mức điện áp thấp nằm trong khoảng từ VLmin đến VLmax Các giá trị điện áp này phụ thuộc vào loại vi mạch, cụ thể là TTL hoặc CMOS, và sẽ được trình bày chi tiết trong các chương sau.

Dạng sóng tín hiệu số

Dạng sóng tín hiệu số gồm các mức điện áp thay đổi lên xuống giữa hai mức High và Low

Hình 1-7(a) trình bày dạng sóng xung thay đổi dương: thay đổi từ mức

Sóng xung âm có sự thay đổi từ mức cao xuống mức thấp và sau đó trở lại mức cao, như được thể hiện trong Hình 1-7(b).

Hình 1-7: Các xung lý tưởng

Các xung trong hình 1-7 cho thấy xung dương có cạnh lên tại thời điểm t0 và cạnh xuống tại thời điểm t1, trong khi xung âm thì ngược lại Mặc dù các xung này là lý tưởng với thời gian chuyển trạng thái gần như bằng 0, nhưng trong thực tế, thời gian chuyển trạng thái của các mạch điện lại khác nhau.

Hình 1-8: Đặc tính xung không lý tưởng

Hình 1-8 minh họa dạng xung thực tế, trong đó thời gian chuyển đổi từ mức Low lên mức High được gọi là thời gian lên (rise time t r), còn thời gian chuyển đổi từ High xuống Low được gọi là thời gian xuống (fall time tf) Thời gian này thường được đo từ 10% đến 90% của biên độ xung, như thể hiện trong hình 1-8.

Đoạn xung dưới 10% và trên 10% không được tính vào thời gian lên và xuống do tính không tuyến tính của chúng Độ rộng xung (pulse width - t w) được xác định tại điểm giữa 50% của xung, như minh họa trong hình 1-8.

CÁC HỆ THỐNG SỐ

Hệ thống số thập phân – decimal system

Gồm 10 chữ số: 0, 1, 2, 3, 4, 5, 6, 7, 8, 9 (mỗi con số còn được gọi là digit) Cơ số là 10

Trọng số của mỗi chữ số trong 1 số thập phân như sau:

…10 5 10 4 10 3 10 2 10 1 10 0 10 -1 10 -2 10 -3 … Trong đó “.” là dấu chấm thập phân

Ví dụ 1-1: Cho một số thập phân: 125.7D

Trong hệ thống số thập phân:

 Số tận cùng bên trái là số có trọng số lớn nhất MSD (Most

 Số tận cùng bên phải là số có trọng số nhỏ nhất LSD (Least

Significant Digit) Đối với ví dụ trên thì MSD = 1 và LSD = 7.

Hệ thống số nhị phân – binary system

Số thập phân không phù hợp cho các hệ thống mạch điện số do khó khăn trong việc chế tạo mạch với 10 cấp điện áp khác nhau Ngược lại, việc thiết kế mạch điện với hai mức điện áp là dễ dàng hơn Vì vậy, hầu hết các mạch điện số sử dụng hệ thống số nhị phân.

Hệ thống số nhị phân gồm hai chữ số 1 và 0, cơ số 2

Ví dụ 1-2: Cho một số nhị phân: 1011.101B và được minh họa như hình 1-9:

 Giá trị tương đương với số thập phân là:

Kết quả tính toán cho số nhị phân 1011.101B là 11.625, tương ứng với giá trị thập phân Quá trình này được gọi là chuyển đổi từ số nhị phân sang số thập phân, và ký hiệu B ở cuối số nhị phân để chỉ rõ đây là số nhị phân.

Số nhị phân bao gồm các bit, mỗi bit có thể là 0 hoặc 1 Bit bên trái nhất được gọi là bit có trọng số lớn nhất (MSB - Most Significant Bit).

Significant Bit) ̶ Bit tận cùng bên phải là bit có trọng số nhỏ nhất LSB (Least

 Cách biểu diễn trạng thái và đếm số nhị phân: Để minh họa cách biểu diễn và đếm ta dùng 1 số nhị phân 4 bit được trình bày như bảng 1-1

Bảng 1-1: 16 trạng thái của số nhị phân 4 bit tương đương với số thập phân

Với số nhị phân 4 bit như trên có 2 4 = 16 trạng thái khác nhau và số thập phân tương đương lớn nhất là 2 4 -1 Vậy với 1 số nhị phân gồm n bit thì:

 Số thập phân tương ứng lớn nhất là: 2 n – 1

Cách đọc số nhị phân ta đọc từ bên trái sang bên phải, ví dụ số nhị phân 1110B thì đọc là một, một, một, không.

Hệ thống số thập lục phân – hexadecimal system

Gồm 16 chữ số: 0, 1, 2, 3, 4, 5, 6, 7, 8, 9, a, b, c, d, e, f (các con số từ a đến f không phân biệt chữ thường hay chữ hoa) Cơ số là 16

Trọng số của mỗi chữ số trong 1 số thập lục phân như sau:

…16 5 16 4 16 3 16 2 16 1 16 0 16 -1 16 -2 16 -3 … Trong đó “.” là dấu chấm thập lục phân

Ví dụ 1-3: Cho một số thập lục phân: 12C.7H = 116 2 + 216 1 +

Giá trị tương đương với số thập phân là:

Kết quả tính toán cho số thập lục phân 12C.7H là 300.4375, thể hiện giá trị thập phân tương ứng Quá trình này minh họa cách chuyển đổi từ số thập lục phân sang số thập phân, trong đó chữ H ở cuối biểu thị rằng đây là số thập lục phân.

Số thập phân chỉ sử dụng 10 chữ số, trong khi số thập lục phân không sử dụng chúng Vậy, mục đích của việc nghiên cứu số thập lục phân là gì? Để hiểu rõ hơn, chúng ta cần xem xét bảng tương đương giữa ba hệ thống số: thập phân, nhị phân và thập lục phân.

Bảng 1-2: Tương đương ba hệ thống số:

Thập phân tương ứng Nhị phân Thập lục phân

Trong bảng cho thấy 1 số thập lục phân tương đương 1 số nhị phân 4 bit

Trong các hệ thống số như máy vi tính, việc hiển thị số nhị phân trên màn hình có thể chiếm nhiều không gian Để tiết kiệm diện tích hiển thị, thay vì sử dụng 4 bit nhị phân, người ta chuyển sang hiển thị số thập lục phân tương đương, chỉ chiếm một vị trí Cách này giúp tiết kiệm ba vị trí không gian và cho phép hiển thị nhiều thông tin hơn trên màn hình.

Số hex được sử dụng để tiết kiệm không gian lưu trữ, giúp việc đọc các số nhị phân 4 bit trở nên ngắn gọn và dễ hiểu hơn.

Chuyển đổi giữa các hệ thống số – nhị phân, thập phân, thập lục phân

 Chuyển từ thập phân sang nhị phân

Để chuyển đổi số thập phân sang số nhị phân, ta thực hiện bằng cách chia số thập phân cho 2 và ghi lại số dư Quá trình này lặp lại cho đến khi kết quả của phép chia bằng 0.

Ví dụ 1-4: Chuyển số thập phân sau sang số nhị phân: (a) 19 (b) 45

Số thập phân 19 chia cho 2 được 9 dư 1 – là số nhị phân có trọng số nhỏ nhất – LSB

 Lấy kết quả trên là 9 chia tiếp cho 2 được 4 dư 1

 Lấy kết quả trên là 4 chia tiếp cho 2 được 2 dư 0

 Lấy kết quả trên là 2 chia tiếp cho 2 được 1 dư 0

 Lấy kết quả trên là 1chia tiếp cho 2 được 0 dư 1 – là số nhị phân có trọng số lớn nhất – MSB

 Vậy kết quả cuối cùng ta có số nhị phân là 10011B = 19D Thực hiện tương tự cho số còn lại

Hình 1-10: Chuyển số thập phân sang số nhị phân

Kết quả của quá trình chuyển từ số thập phân sang số nhị phân như hình 1-10

 Chuyển từ thập phân sang thập lục phân

Để chuyển đổi một số thập phân sang số thập lục phân, nguyên lý thực hiện là chia số thập phân đó cho 16 và ghi lại số dư Quá trình này tiếp tục cho đến khi kết quả chia bằng 0.

Ví dụ 1-5: Chuyển số thập phân 260D sau sang số thập lục phân

Giải: Kết quả của quá trình chuyển từ số thập phân sang số thập lục phân như hình 1-11

Lấy 260 chia cho 16 được 16 dư 4, lấy 16 chia cho 16 được 1 dư 0, lấy

Vậy số thập phân 260D bằng 104H

Hình 1-11: Chuyển số thập phân sang số thập lục phân

 Chuyển từ thập lục phân sang số nhị phân

Nguyên lý: số thập lục phân bằng số nhị phân 4 bit, việc chuyển đổi chỉ thực hiện bằng cách thay thế tương đương

Ví dụ 1-6: Chuyển số thập lục phân 7CF8H sang số nhị phân

 Chuyển từ nhị phân sang thập lục phân

Nguyên lý: nhóm 4 bit nhị phân từ bên phải sang rồi thay bằng số thập lục phân tương ứng

Ví dụ 1-7: Chuyển số nhị phân 110011110101010b sang số nhị phân

CÁC LOẠI MÃ

Mã BCD (binary coded decimal)

Dữ liệu sau khi xử lý ở dạng số nhị phân cần được chuyển đổi thành số thập phân để hiển thị trên đèn LED 7 đoạn, giúp mọi người dễ dàng đọc được Để thực hiện điều này, cần chuyển số nhị phân sang mã BCD và gửi đến mạch giải mã, từ đó điều khiển đèn LED 7 đoạn sáng đúng với số thập phân tương ứng.

Bảng 1-3: Trình bày mã BCD của 10 con số thập phân:

Thập phân tương ứng Mã BCD

Mã BCD chính là số nhị phân 4 bit có 16 trạng thái nhưng chỉ dùng

10 trạng thái đầu tiên tương ứng với 10 số thập phân, 6 trạng thái còn lại không sử dụng

Bảng 1-4: Mã BCD của các số thập phân từ 00 đến 99 như bảng 1-4

BCD Chục BCD đơn vị

99 1 0 0 1 1 0 0 1 Tương tự có thể mở rộng cho nhiều số

Ví dụ 1-8: Số nhị phân sau khi xử lý xong là 1111_1111B có giá trị thập phân là 255 Muốn điều khiển 3 led 7 đoạn sáng để hiển thị 3 con số

255 thì số nhị phân trên cần phải chuyển sang số BCD là

Chú ý dấu “_” dùng trong số BCD hay nhị phân chỉ với mục đích cách ly cho dễ nhìn

Các hệ thống số có thể xử lý số nhị phân hoặc có thể xử lý dưới dạng mã BCD

Một bộ đếm có khả năng đếm số nhị phân và chuyển đổi thành số BCD để hiển thị trên LED, hoặc có thể đếm trực tiếp dưới dạng số BCD mà không cần mạch giải mã.

Ví dụ 1-10: Một số thập phân 178 có mã BCD là 0001_0111_1000B

Ví dụ 1-11: Một số BCD là 1001_0101_0110B sẽ có giá trị thập phân là 956.

Mã Gray

Mã Gray là một loại mã không có trọng số, không dùng để tính toán, mà chỉ có một bit thay đổi khi chuyển đổi giữa các trạng thái trong một trình tự, như quá trình đếm lên hoặc xuống của số nhị phân Tính chất này rất quan trọng trong nhiều ứng dụng, đặc biệt là trong bộ mã hóa vị trí của trục xoay.

Bảng 1-5: Trình bày mã GRAY, số nhị phân và số thập phân

Thập phân tương ứng Nhị phân Mã Gray

Mã Gray chỉ thay đổi một bit khi chuyển từ trạng thái này sang trạng thái khác, trong khi mã nhị phân có thể thay đổi nhiều bit hơn Ví dụ, khi chuyển từ 7 (0111B) sang 8 (1000B), có tới 4 bit thay đổi, trong đó 3 bit giảm từ 1 về 0 và 1 bit tăng từ 0 lên 1 Sự khác biệt về thời gian thay đổi giữa các bit có thể dẫn đến mã trung gian, chẳng hạn như khi thời gian thay đổi từ 0 lên 1 nhanh hơn từ 1 về 0, trình tự thay đổi sẽ là từ "0111" sang mã trung gian "1111" trước khi chuyển sang "1000".

Mã trung gian có thể khiến mạch tiếp nhận hiểu sai và thực hiện sai sót cho đến khi nhận được mã chính xác Thời gian tồn tại của mã trung gian rất ngắn, chỉ khoảng vài nano giây.

Chuyển mã nhị phân sang mã Gray

 Nguyên lý chuyển đổi: ̶ Bit có trọng số lớn nhất (tận cùng bên trái) trong mã Gray cũng là bit

MSB (Most Significant Bit) của số nhị phân được tạo ra bằng cách cộng hai bit liền kề, bắt đầu từ bit bên trái sang phải, để tạo ra bit kế tiếp của mã Gray Quá trình này tiếp tục cho đến bit cuối cùng, trong đó bit tràn sẽ bị loại bỏ.

Ví dụ 1-12: Đổi số nhị phân 0111 thành mã Gray

Mã Gray của số nhị phân 0111B là 0100

Ví dụ 1-13: Đổi số nhị phân 10111 thành mã Gray

Mã Gray của số nhị phân 10111B là 11100.

Chuyển mã Gray sang mã nhị phân

Nguyên lý chuyển đổi giữa mã Gray và số nhị phân bắt đầu từ bit có trọng số lớn nhất (MSB) ở bên trái Để chuyển đổi, ta cộng bit MSB của số nhị phân với bit kế tiếp của mã Gray, từ đó tạo ra bit kế tiếp của số nhị phân Quy trình này được tiếp tục cho đến khi hoàn thành tất cả các bit.

Ví dụ 1-14: Đổi số nhị phân mã Gray 1000 thành số nhị phân

Số nhị phân của mã Gray 1000 là 1111B.

Mã ASCII – AMERICAN STANDARD CODE FOR

Mã ASCII là một bộ mã ký tự đa năng, được ứng dụng rộng rãi trong máy tính và các thiết bị điện tử khác, nhằm mục đích trao đổi và truyền tải dữ liệu hiệu quả.

Hầu hết bàn phím máy tính sử dụng chuẩn mã ASCII, khi người dùng nhấn phím ký tự, phím số hoặc phím lệnh, mã ASCII tương ứng sẽ được gửi từ bàn phím đến máy tính.

Mã ASCII dùng số nhị phân 8 bit, bit thứ 7 luôn bằng 0, 7 bit còn lại từ thứ 6 đến thứ 0 dùng để xây dựng mã cho 128 ký tự

Sau này, người ta dùng luôn bit thứ 7 để xây dựng thêm 128 mã mở rộng và được gọi là mã ASCII mở rộng

BÀI TẬP

1 TRẢ LỜI CÁC CÂU HỎI TRẮC NGHIỆM

Câu 1-1 : Phương trình y210 1 810 0 có giá trị

Câu 1-2 : Số nhị phân 1101 tương ứng với số thập phân

Câu 1-3 : Số nhị phân 11011101 tương ứng với số thập phân

Câu 1-4 : Số thập phân 17 tương ứng với số nhị phân

Câu 1-5 : Số thập phân 175 tương ứng với số nhị phân

Câu 1-6 : Số nhị phân 10001101010001101111 tương ứng với số thập lục phân

(a) AD467H (b) 8C46FH (c) 8D46FH (d) AE46FH

Câu 1-7 : Số thập lục phân F7A9H tương ứng với số nhị phân

Câu 1-8 : Số BCD của số thập phân 473

(a) Bit có trọng số lớn nhất (b) Bit lẻ

(c) Bit có trọng số nhỏ nhất (d) Bit chẵn

(a) Bit có trọng số lớn nhất (b) Bit lẻ

(c) Bit có trọng số nhỏ nhất (d) Bit chẵn

Câu 1-11 : Mã nào không phải là mã BCD

Câu 1-12 : Mã nào là mã BCD

Câu 1-13 : Mã BCD là số nhị phân 4 bit bỏ đi

(a) 6 trạng thái cuối (b) 5 trạng thái cuối

(c) 6 trạng thái đầu (d) 5 trạng thái đầu

Câu 1-14 : Hai số BCD là số nhị phân 8 bit bỏ đi

(a) 32 trạng thái cuối (b) 156 trạng thái cuối

Câu 1-15 : Mã Gray là mã khi chuyển từ trạng thái này sang trạng thái kế sẽ có

(a) 4 bit thay đổi (b) 1 bit thay đổi

(c) 3 bit thay đổi (d) 2 bit thay đổi

Câu 1-16 : Máy tính sử dụng mã nào

(a) BCD (b) Gray (c) Mã quá 3 (d) ASCII

Bài tập 1-1 : Chuyển các số nhị phân sau sang số thập phân

Bài tập 1-2 : Chuyển các số nhị phân sau sang số thập phân

Bài tập 1-3 : Chuyển các số nhị phân sau sang số thập phân

Bài tập 1-4 : Số nhị phân bao nhiêu bit tương ứng với số thập phân

Bài tập 1-5 : Hãy viết chuỗi số nhị phân liên tiếp tương ứng với dãy số thập phân

Bài tập1- 6 : Chuyển các số thập phân sau sang số nhị phân dùng phương pháp tổng các trọng số

Bài tập 1-7 : Chuyển phần thập phân sau sang số nhị phân dùng phương pháp tổng các trọng số (a) 0.32 (b) 0.246 (c) 0.0981

Bài tập 1-8 : Chuyển số nhị phân 11000110 sang mã Gray

Bài tập 1-9 : Chuyển mã Gray 10101111 sang số nhị phân

Chương 2 CỔNG LOGIC – CÁC ĐỊNH LÝ – THIẾT KẾ MẠCH

 Phép toán or – cổng or

 Phép toán and – cổng and

 Phép toán not – cổng not hay cổng inverter

 Phép toán or – cổng nor = cổng or + cổng not

 Phép toán Nand – cổng Nand = cổng and + cổng not

 Phép toán ex-or – cổng ex-or hay còn gọi là xor

 Phép toán ex-nor – cổng ex-nor hay còn gọi là xnor

 BIỂU DIỄN CÁC MẠCH ĐIỆN LOGIC – TÍNH TOÁN GIÁ TRỊ NGÕ RA

 Biểu diễn các mạch điện

 Tính toán giá trị ngõ ra của mạch điện số

 THIẾT KẾ CÁC MẠCH ĐIỆN TỪ CÁC BIỂU THỨC LOGIC

 Ứng dụng để đơn giản các biểu thức

 Ứng dụng định lý Demorgan

 SỰ ĐA NĂNG CỦA CỔNG NAND, CỔNG NOR

 THIẾT KẾ MẠCH TỔ HỢP

 Cách đơn giản bìa Karnaugh theo hàm sop

 Cách đơn giản bìa Karnaugh theo hàm pos

 Đơn giản bìa Karnaugh theo hàm pos

Chương này giới thiệu về các phương trình logic và các cổng logic như And, Or, Not, Nand, Nor, Ex-or, và Ex-nor Nó hướng dẫn cách vẽ mạch điện từ các phương trình và thiết lập phương trình từ mạch điện Bên cạnh đó, chương cũng đề cập đến các định lý đại số logic để đơn giản hóa các biểu thức, tính đa năng của cổng Nand và Nor, cũng như cách thiết kế mạch tổ hợp Cuối cùng, nó trình bày phương pháp đơn giản hóa hàm logic bằng bìa Karnaugh.

Sau khi hoàn thành chương này, bạn sẽ hiểu rõ các ký hiệu, phương trình và bảng trạng thái của cổng logic Bạn cũng sẽ biết cách xây dựng mạch điện từ phương trình và ngược lại Thêm vào đó, bạn sẽ nắm vững các định lý đại số logic để đơn giản hóa phương trình, cũng như nhận biết tính chất đa năng của cổng Nand và cổng Nor Cuối cùng, bạn sẽ biết trình tự thực hiện thiết kế mạch tổ hợp và cách xây dựng bìa Karnaugh để đơn giản hóa hoặc tạo phương trình.

CÁC CỔNG LOGIC

Phép toán OR – cổng OR

Cổng OR là một thành phần quan trọng trong mạch logic, với phương trình biểu diễn hai ngõ vào là Y = A + B Trong biểu thức này, dấu “+” không chỉ đơn thuần là phép toán cộng mà còn đại diện cho phép toán OR, cho thấy rằng đầu ra Y sẽ là đúng nếu ít nhất một trong hai ngõ vào A hoặc B là đúng.

Bảng 2-1: Bảng trạng thái cổng OR:

Phép toán OR và cổng OR có những điểm quan trọng cần lưu ý: Kết quả của phép toán OR sẽ là 1 nếu ít nhất một biến ngõ vào có giá trị bằng 1 Ngược lại, kết quả chỉ bằng 0 khi tất cả các ngõ vào đều có giá trị bằng 0.

Phép toán AND – cổng AND

Phương trình cổng AND có hai ngõ vào: Y  A.B

Trong biểu thức dấu “.” không phải tượng trưng cho phép toán nhân bình thường mà nó tượng trưng cho phép toán AND – đôi khi bỏ luôn dấu chấm “.”

Bảng 2-2: Bảng trạng thái cổng AND:

Tóm tắt: các điểm quan trọng cần nhớ của phép toán AND và cổng

Phép toán AND cho kết quả bằng 0 nếu có ít nhất một biến ngõ vào bằng 0, trong khi kết quả sẽ bằng 1 chỉ khi tất cả các ngõ vào đều bằng 1.

Phép toán NOT – cổng NOT hay cổng INVERTER

Bảng 2-3:Ttrạng thái cổng NOT:

4 Phép toán NOR – cổng NOR = cổng OR + cổng NOT

Phương trình cổng NOR hai ngõ vào: Y  AB

Bảng 2-4: Bảng trạng thái cổng NOR:

Tóm tắt: các điểm quan trọng cần nhớ của phép toán NOR và cổng

Phép toán NOR là một phép toán logic cho kết quả bằng 0 khi có ít nhất một biến đầu vào bằng 1, và cho kết quả bằng 1 chỉ khi tất cả các biến đầu vào đều bằng 0.

5 Phép toán NAND – Cổng NAND = cổng AND + cổng NOT

Phương trình cổng NAND có hai ngõ vào: Y A.B

Bảng 2-5: Bảng trạng thái cổng NAND:

Tóm tắt: các điểm quan trọng cần nhớ của phép toán NAND và cổng

Phép toán NAND là một loại phép toán logic, trong đó kết quả là 1 nếu có ít nhất một biến đầu vào bằng 0 Ngược lại, kết quả của phép toán NAND sẽ là 0 chỉ khi tất cả các biến đầu vào đều bằng 1.

6 Phép toán EX-OR – cổng EX-OR hay còn gọi là XOR

Kí hiệu cổng EX-OR:

Phương trình cổng EX-OR hai ngõ vào: Y AB AB AB

Bảng 2-6: Bảng trạng thái cổng EX-OR:

Phép toán EX-OR là một phép toán logic quan trọng trong kỹ thuật số, với các đặc điểm nổi bật Đầu tiên, nó cho kết quả bằng 0 khi hai ngõ vào có cùng trạng thái Thứ hai, khi hai ngõ vào khác trạng thái, phép toán EX-OR sẽ cho kết quả bằng 1 Những điểm này cần được ghi nhớ khi làm việc với cổng EX-OR trong các ứng dụng điện tử.

7 Phép toán EX-NOR – cổng EX-NOR hay còn gọi là XNOR

Kí hiệu cổng EX-NOR:

Phương trình cổng EX-NOR 2 ngõ vào: Y AB ABAB

Phép toán NAND – cổng NAND = cổng AND + cổng NOT

Phương trình cổng NAND có hai ngõ vào: Y A.B

Bảng 2-5: Bảng trạng thái cổng NAND:

Tóm tắt: các điểm quan trọng cần nhớ của phép toán NAND và cổng

Phép toán NAND là một phép toán logic cho kết quả bằng 1 khi ít nhất một trong các biến ngõ vào có giá trị bằng 0 Ngược lại, kết quả của phép toán NAND chỉ bằng 0 khi tất cả các ngõ vào đều có giá trị bằng 1.

Phép toán EX-OR – cổng EX-OR hay còn gọi là XOR

Kí hiệu cổng EX-OR:

Phương trình cổng EX-OR hai ngõ vào: Y AB AB AB

Bảng 2-6: Bảng trạng thái cổng EX-OR:

Phép toán EX-OR là một cổng logic quan trọng trong điện tử, với hai điểm chính cần nhớ: đầu ra của phép toán EX-OR sẽ bằng 0 khi hai ngõ vào có cùng trạng thái, và đầu ra sẽ bằng 1 khi hai ngõ vào khác trạng thái.

Phép toán EX-NOR – cổng EX-NOR hay còn gọi là XNOR

Kí hiệu cổng EX-NOR:

Phương trình cổng EX-NOR 2 ngõ vào: Y AB ABAB

Bảng 2-7: Bảng trạng thái cổng EX-NOR:

Phép toán EX-NOR là một phép toán logic quan trọng, cho kết quả bằng 1 khi hai ngõ vào có cùng trạng thái và cho kết quả bằng 0 khi hai ngõ vào khác trạng thái.

BIỂU DIỄN CÁC MẠCH ĐIỆN LOGIC – TÍNH TOÁN GIÁ TRỊ NGÕ RA

Biểu diễn các mạch điện

 Tìm phương trình từ mạch điện

Tất cả các mạch điện, dù phức tạp đến đâu, đều có thể được diễn đạt hoàn chỉnh thông qua các phép toán logic Cổng OR, cổng AND và cổng NOT là những thành phần cơ bản trong việc xây dựng các hệ thống số.

Ví dụ 2-1: Hãy tìm phương trình của mạch điện hình 2-8(a), mạch điện có 3 ngõ vào A, B, C và có 1 ngõ ra Y

Hình 2-8: Mạch điện minh họa cho ví dụ

Tiến hành viết phương trình cho từng ngõ ra của cổng logic trong sơ đồ mạch như hình 2-8(b)

Phương trình ngõ ra như sau: Y  AB  C

Ví dụ 2-2: Hãy tìm phương trình của mạch điện hình 2-9(a)

(b) Hình 2-9: Mạch điện minh họa cho ví dụ

Tiến hành viết phương trình cho từng ngõ ra của cổng logic trong sơ đồ mạch như hình 2-9(b)

Phương trình ngõ ra như sau: Y  A BC ( A  D )

 Vẽ mạch điện từ phương trình Ở phần trên, ta đã tìm được phương trình từ mạch điện thì ở phần này ta sẽ vẽ được mạch điện từ phương trình

Ví dụ 2-3: Cho phương trình Y  A BC  AC D , hãy vẽ mạch điện

Giải: từ phương trình, ta phân tích số loại cổng sử dụng bắt đầu từ cổng NOT: có hai cổng đảo của hai tín hiệu A và D

Cổng NAND, cổng AND và cổng OR là những thành phần chính trong mạch điện, với cổng NAND và cổng AND có ba ngõ vào, trong khi cổng OR chỉ có hai ngõ vào Kết quả của mạch điện được thể hiện trong hình 2-10.

Hình 2-10: Mạch điện được xây dựng từ phương trình.

Tính toán giá trị ngõ ra của mạch điện số

Mỗi mạch điện logic đều có thể xác định được phương trình ngõ ra, cho phép tính toán mức logic ngõ ra dựa trên bất kỳ giá trị nào của các ngõ vào.

Ví dụ 2-4 : Xác định mức logic ngõ ra Y của mạch hình 2-11 khi biết

Hình 2-11: Mạch điện minh họa cho ví dụ

Khi đó Y được tính: Y  A BC ( A  D )  0 1 1 ( 0  1 )  1 1 1 ( 1 )  0

CÁC ĐỊNH LÝ LOGIC

Các định lý

Các định lý đại số logic giúp đơn giản hóa các biểu thức logic, từ đó tối ưu hóa thiết kế mạch bằng cách giảm số lượng cổng logic cần sử dụng.

Trong mỗi định lý, A là biến logic có thể là 0 hay 1

Mỗi định lý được minh họa bằng một sơ đồ logic kèm theo

Hình 2-12: Minh họa cho định lý 1

Là định lý của cổng AND: A and với 0 thì bằng 0 – ngõ vào B nối với mass hoặc nối đất

Hình 2-13: Minh họa cho định lý 2

Là định lý của cổng AND: A and với 1 thì bằng A Ngõ vào B nối với nguồn Vcc bằng 5V

Hình 2-14: Minh họa cho định lý 3

Là định lý của cổng AND: A and với A thì bằng A Ngõ vào B nối chung với A

Là định lý của cổng AND: A and với A thì bằng 0

Hình 2-15: Minh họa cho định lý 5

Là định lý của cổng OR: A or với 0 thì bằng A – ngõ vào B nối với mass hoặc nối đất

Hình 2-16: Minh họa cho định lý 6

Là định lý của cổng OR: A or với 1 thì bằng 1 Ngõ vào B nối với nguồn Vcc bằng 5V

Hình 2-17: Minh họa cho định lý 7

Là định lý của cổng OR: A or với A thì bằng A Ngõ vào B nối chung với A

Là định lý của cổng OR: A or với A thì bằng 1

Ứng dụng để đơn giản các biểu thức

Ví dụ 2-5 : Đơn giản biểu thức: Y  A B D  A B D

Ví dụ 2-6 : Đơn giản biểu thức: Y   A  B   A  B 

Ví dụ 2-7 : Đơn giản biểu thức: Y ACDABCD

Định lý Demorgan

Định lý quan trọng nhất trong đại số logic, do nhà toán học De Morgan thiết lập, giúp đơn giản hóa các biểu thức một cách hiệu quả Các định lý này đóng vai trò thiết yếu trong việc tối ưu hóa và cải thiện quy trình xử lý thông tin.

Phủ định của 1 tổng thì bằng tích các phủ định:

Phủ định của 1 tích thì bằng tổng các phủ định:

Ví dụ 2-8 : Đơn giản biểu thức: Y  ( A  C ).( B  D )

Giải: Áp dụng định lý Demorgan:

Ứng dụng định lý Demorgan

Với định lý thứ nhất chỉ dùng cho hai biến A và B: (AB) A.B

Phương trình bên trái đại diện cho cổng NOR, trong khi phương trình bên phải là cổng AND với hai tín hiệu đầu vào đã bị đảo Do đó, ta có thể xây dựng sơ đồ mạch tương đương như sau:

Hình 2-18: Mạch điện tương đương của các cổng

Các vòng tròn nhỏ nằm ở cổng AND tượng trưng cho các ngõ vào đảo

Với định lý thứ hai chỉ dùng cho hai biến A và B: AB AB

Phương trình bên trái thể hiện cổng NAND, trong khi phương trình bên phải mô tả cổng OR với hai tín hiệu đầu vào đảo ngược Do đó, chúng ta có thể xây dựng sơ đồ mạch tương đương như đã nêu.

Hình 2-19: Mạch điện tương đương của các cổng

Ví dụ 2-9 : Hãy vẽ mạch điện của phương trình Y  A  B  C bằng cổng NAND và NOT

Giải: Áp dụng định lý 16 và Demorgan:

Hình 2-20: Mạch điện cho ví dụ.

SỰ ĐA NĂNG CỦA CỔNG NAND, CỔNG NOR

Tất cả các biểu thức logic hay các mạch điện tử số đều được xây dựng trên 3 cổng logic cơ bản là OR, AND và NOT

Cổng NAND có khả năng xây dựng mọi loại mạch điện tử số mà không cần sử dụng thêm cổng nào khác, nhờ vào khả năng hoạt động như cổng OR, AND và NOT khi được kết nối đúng cách Do đó, cổng NAND được xem là cổng đa năng trong thiết kế mạch điện tử.

Tương tự cổng NOR cũng có tính chất giống cổng NAND nên cũng được xem là cổng đa năng xem hình 2-22

Hình 2-21: Chế tạo các cổng NOT, AND và OR bằng cổng NAND

Hình 2-22: Chế tạo các cổng NOT, OR và AND bằng cổng NOR.

THIẾT KẾ MẠCH TỔ HỢP

Bài toán thiết kế: Hãy thiết kế mạch điện tử số có ba ngõ vào A, B, C và 1 ngõ ra Y Ngõ ra Y bằng 1 khi có hai hoặc ba ngõ vào bằng 1

Bước 1: Vẽ sơ đồ khối của hệ thống như hình sau 2-23:

Bước 2: Lập bảng trạng thái diễn tả mối quan hệ giữa tín hiệu ra theo tín hiệu vào:

Bước 3: Viết phương trình ngõ ra:

Có hai cách viết phương trình ngõ ra: ̶ Phương pháp tổng của các tích – SOP (Sum of products) ̶ Phương pháp tích của các tổng – POS (Product of sums)

Phương pháp SOP (Sum of Products) tập trung vào các trạng thái đầu ra bằng 1 Trong phương pháp này, các biến đầu vào được xử lý như sau: nếu biến đầu vào bằng 1, giữ nguyên giá trị; nếu biến đầu vào bằng 0, đảo ngược giá trị Hãy tham khảo bảng để hiểu rõ hơn về cách thức này.

Viết phương trình ngõ ra là tổng của các tích:

Bước 4: Đơn giản phương trình ngõ ra:

BC AC AB A A BC B B AC C

Bước 5: Vẽ mạch điện theo phương trình như hình sau:

Phương pháp POS (Product of Sums) tập trung vào các trạng thái đầu ra bằng 0 Để áp dụng phương pháp này, chúng ta cần viết tổng OR của các biến đầu vào: giữ nguyên biến đầu vào khi nó bằng 0 và đảo ngược khi nó bằng 1, theo bảng biểu đã cho.

Hình 2-24: Sơ đồ mạch đã thiết kế

Viết phương trình ngõ ra là tích của các tổng:

Bước 4: Đơn giản phương trình ngõ ra:

A AB C A A B C B CA CB AB AC A B B BC A C

Với phương pháp POS thì ta cũng có cùng một kết quả, vậy hai phương pháp là tương đương

Trong trường hợp tỉ lệ mức 1 và mức 0 đều là 50%, bạn có thể chọn phương pháp nào cũng được Tuy nhiên, khi gặp yêu cầu với tỉ lệ chênh lệch lớn, hãy chọn phương pháp phù hợp: nếu số 1 ít, hãy sử dụng SOP, còn nếu số 0 ít, hãy chọn POS.

BÌA KARNAUGH

Xây dựng bìa Karnaugh

 Bìa Karnaugh cho hệ thống số có ba ngõ vào hay ba biến:

Hệ thống số có ba ngõ vào CBA và một ngõ ra Y có bảng trạng thái:

Inputs Output Tích and Thập phân

Bìa Karnaugh có 8 ô bằng với số trạng thái của hệ thống:

Các trạng thái của Y sẽ được ghi vào ô, với các giá trị chưa xác định được thay thế bằng dấu hỏi "?" Mỗi ô chứa một số thập phân, tương ứng với bảng trạng thái, giúp chúng ta dễ dàng truy xuất các trạng thái.

Bìa có 4 cột và 2 hàng: khi di chuyển từ cột này sang cột kế thì có 1 bit thay đổi trạng thái

Trong bảng trạng thái, bất kỳ biến nào cũng có thể được chọn làm hàng, trong khi các bit còn lại sẽ được xác định làm cột Sự thay đổi của các biến này sẽ tạo ra nhiều bìa Karnaugh tương đương nhau Để đơn giản hóa, chúng ta sẽ sử dụng bìa Karnaugh theo mẫu đã được đề xuất.

 Bìa Karnaugh cho hệ thống số có 4 ngõ vào hay 4 biến:

Hệ thống số có 4 ngõ vào DCBA và 1 ngõ ra Y có bảng trạng thái:

Bảng 2-12: Bảng trạng thái cho hàm 4 biến

Inputs Output Tích and Thập phân

Bìa Karnaugh có 16 ô bằng với số trạng thái của hệ thống:

Bìa Karnaugh có cấu trúc 4 cột và 4 hàng, với đặc điểm là khi di chuyển giữa các cột liền kề, chỉ có một bit thay đổi trạng thái Tương tự, khi di chuyển giữa các hàng, cũng chỉ có một biến thay đổi trạng thái.

 Bìa Karnaugh cho hệ thống số có 5 ngõ vào hay 5 biến:

Hệ thống số có 5 ngõ vào EDCBA và 1 ngõ ra Y có bảng trạng thái:

Bảng 2-13: Bảng trạng thái cho hàm 5 biến

Inputs Output Tích and Thập phân

Bìa Karnaugh có 32 ô bằng với số trạng thái của hệ thống: có nhiều dạng bìa Karnaugh cho 5 biến

Dạng 1 : Năm biến được chia làm hai nhóm hai biến ED và ba biến

CBA, hình của bìa như sau:

Hình 2-27: Bìa Karnaugh năm biến

Dạng 2 : Ta xây dựng hai bìa Karnaugh: bìa gồm bốn biến CDBA cùng với E và bìa gồm bốn biến CDBA cùng với E Hai bìa xếp chồng lên nhau như hình 2-28:

Hình 2-28: Bìa Karnaugh năm biến dạng xếp chồng.

Cách đơn giản bìa Karnaugh theo hàm sop

Gộp các ô chứa số 1 theo 2 n ô

Số ô gộp là 8 ô có hai dạng như hình sau:

Hình 2-29: Các dạng đơn giản ba biến

Khi di chuyển từ cột này sang cột kế, nếu có biến nào thay đổi, biến đó sẽ bị loại khỏi biểu thức Tương tự, khi chuyển từ hàng này sang hàng kế, quy tắc này cũng áp dụng Trong trường hợp có 8 ô như trên, sẽ có ba biến bị loại bỏ.

Số ô gộp là bốn ô có ba dạng như hình sau:

Khi di chuyển từ cột này sang cột kế tiếp, nếu có biến nào thay đổi, biến đó sẽ bị loại bỏ khỏi biểu thức Tương tự, khi di chuyển từ hàng này sang hàng kế tiếp, quy tắc này cũng được áp dụng.

Hình 2-30: Các dạng đơn giản hai biến

Số ô gộp là 2 ô có hai dạng như hình sau:

Hình 2-31: Các dạng đơn giản một biến

Khi di chuyển từ cột này sang cột kế tiếp, nếu có biến nào thay đổi, biến đó sẽ bị loại khỏi biểu thức Tương tự, khi di chuyển từ hàng này sang hàng kế tiếp, cũng sẽ có sự loại bỏ biến Trong trường hợp của hai ô như trên, có một biến đã biến mất.

Không được phép gộp các ô đã được gộp trước đó; nếu một ô không thể gộp với các ô khác, cần ghi rõ tích của chúng Đối với bìa Karnaugh năm biến, ngoài việc đơn giản hóa các ô chứa số 1, người dùng còn có thể kết hợp với các ô của bìa khác để tối ưu hóa biểu thức.

Đơn giản bìa Karnaugh

Ví dụ 2-10 : Hãy dùng bìa Karnaugh đơn giản bài toán đã thiết kế ở trên

Bảng 2-14: Bảng trạng thái của ví dụ như sau:

Xây dựng bìa Karnaugh như sau:

Bìa Karnaugh trong ví dụ 10 cho thấy cách gộp các ô chứa số 1 để tối ưu hóa biểu thức Cụ thể, khi gộp hai ô 5 và 7, biến B thay đổi trạng thái khi chuyển từ cột 2 sang cột 3, với tích còn lại là CA Tương tự, gộp hai ô 6 và 7 làm biến A thay đổi khi chuyển từ cột 3 sang cột 4, với tích còn lại là CB Cuối cùng, gộp hai ô 3 và 7 dẫn đến sự thay đổi của biến C khi chuyển từ hàng 1 sang hàng 2.

– tích còn lại BA ̶ Phương trình ngõ ra là tổng của các tích trên: Y CACBBA

Ví dụ 2-11 : Hãy dùng bìa Karnaugh đơn giản phương trình:

A B C D A DCB A CB D A B C D BA C D BA C D A B DC A B C D A B C

Phương trình trên có thể viết gọn dưới dạng hàm tổng theo số thập phân như sau

A B C D A DCB A CB D A B C D BA C D BA C D A B DC A B C D A B C

Xây dựng bìa Karnaugh như sau:

Bìa Karnaugh cho ví dụ 2-11 cho thấy cách đơn giản hóa biểu thức logic Với các ô chứa số 1, có thể gộp thành các nhóm 8 ô (0, 4, 12, 8, 2, 6, 14, 10) với ba biến D, C, B thay đổi trạng thái, trong khi biến A giữ nguyên Ngoài ra, có thể gộp thành nhóm 4 ô (3, 2, 11, 10) với hai biến D và A thay đổi trạng thái, trong khi biến C và B giữ nguyên.

Phương trình ngõ ra là tổng của các tích trên: Y  ACB

Ví dụ 2-12 : Hãy dùng bìa Karnaugh đơn giản phương trình:

Xây dựng bìa Karnaugh như hình 2-34:

Bìa Karnaugh trong ví dụ 2-12 cho thấy cách gộp các ô chứa số 1 Có thể gộp thành các nhóm 8 ô và 4 ô Cụ thể, khi gộp 4 ô (4, 5, 7, 6), hai biến B và A thay đổi trạng thái, với tích còn lại là D C Khi gộp 4 ô (4, 5, 12, 13), hai biến D và A thay đổi trạng thái, với tích còn lại là C B Cuối cùng, gộp 4 ô (5, 7, 13, 15) cho thấy hai biến D và B thay đổi trạng thái, với tích còn lại là C A.

Phương trình ngõ ra là tổng của các tích trên: Y DCCBCA

 Các trường hợp không quan tâm (Don’t care)

Có một vài tổ hợp của số nhị phân không bao giờ sử dụng ví dụ như số BCD chỉ có 10 trạng thái từ 0000 đến 1001, 6 trạng thái còn lại 1010,

1011, 1100, 1101, 1110, 1111 không sử dụng Trong các ứng dụng dùng mã

BCD – thì 6 trạng thái không sử dụng được xem là các trạng thái không quan tâm – don’t care

Ví dụ 2-13 : Hãy thiết lập phương trình từ bảng trạng thái sau:

Bảng 2-15: Bảng trạng thái của ví dụ

Xây dựng bìa Karnaugh như hình 2-35:

Có hai trường hợp đơn giản: ̶ Nếu không sử dụng các trạng thái don’t care thì phương trình

Y   ̶ Nếu xem các trạng thái don’t care là 1 thì phương trình Y  D  CBA

Hình 2-35: Bìa Karnaugh cho ví dụ 2-13

Ví dụ 2-14 : Hãy thiết lập phương trình từ bảng trạng thái sau của hàm

Bảng 2-16: Bảng trạng thái của ví dụ

Xây dựng bìa Karnaugh như sau:

Bìa Karnaugh trong ví dụ 2-14 cho thấy cách gộp các ô chứa số 1 để đơn giản hóa biểu thức Có thể gộp hai ô 0, 1 của bìa dưới và hai ô 16, 17 của bìa trên, dẫn đến sự thay đổi trạng thái của biến A và E khi chuyển cột và bìa Ngoài ra, việc gộp ô 6 của bìa dưới với ô 22 của bìa trên cho thấy biến E thay đổi trạng thái khi chuyển giữa các bìa Cuối cùng, ô còn lại duy nhất được biểu diễn đầy đủ là E D C BA.

Phương trình ngõ ra là tổng của các tích trên:

Nếu bìa 6 ngõ vào thì ta xây dựng 4 bìa xếp chồng lên với nhau.

Cách đơn giản bìa Karnaugh theo hàm pos

Gộp các ô chứa số 0 theo 2 n ô giống như chứa số 1 nhưng phương trình thì viết theo tổng OR, biến bằng 0 thì giữ nguyên, biến bằng 1 thì đảo.

Đơn giản bìa Karnaugh theo hàm pos

Ví dụ 2-15 : Hãy dùng bìa Karnaugh đơn giản bài toán đã thiết kế

Bảng 2-17: Bảng trạng thái của ví dụ như sau:

Xây dựng bìa Karnaugh như sau:

Bìa Karnaugh trong ví dụ 2-15 cho thấy cách gộp các ô chứa số 0 Khi gộp hai ô (0, 4), biến C sẽ bị loại bỏ, và tổng còn lại là (B + A) Tương tự, khi gộp hai ô (0, 1), biến A sẽ mất, với tổng còn lại là (C + B) Cuối cùng, gộp hai ô (0, 2) sẽ loại bỏ biến B, và tổng còn lại là (C + A).

Phương trình ngõ ra là tích của các tổng trên:

BÀI TẬP

1 TRẢ LỜI CÁC CÂU HỎI TRẮC NGHIỆM

Câu 2-1 : Khi ngõ vào cổng NOT là mức HIGH thì ngõ ra là

Câu 2-2 : Cổng inverter thực hiện chức năng

Câu 2-3 : Ngõ ra của cổng AND có ba ngõ vào A, B, C ở mức 1 khi

Câu 2-4 : Ngõ ra của cổng OR có ba ngõ vào A, B, C ở mức 1 khi

(d) Cả ba câu (a), (b), (c) (e) Cả ba câu (a), (b) và (d)

Câu 2-5 : Cổng AND có ngõ ra bằng 1 khi:

(a) Tất cả các ngõ vào bằng 1 (b) Chỉ cần 1 ngõ vào bằng 1 (c) Tất cả các ngõ vào bằng 0 (d) Chỉ cần 1 ngõ vào bằng 0

Câu 2-6 : Cổng AND có ngõ ra bằng 0 khi:

(a) Tất cả các ngõ vào bằng 1 (b) Chỉ cần 1 ngõ vào bằng 1 (c) Tất cả các ngõ vào bằng 0 (d) Chỉ cần 1 ngõ vào bằng 0

Câu 2-7 : Cổng OR có ngõ ra bằng 1 khi:

(a) Tất cả các ngõ vào bằng 1 (b) Chỉ cần 1 ngõ vào bằng 1 (c) Tất cả các ngõ vào bằng 0 (d) Chỉ cần 1 ngõ vào bằng 0

Câu 2-8 : Cổng OR có ngõ ra bằng 0 khi:

(a) Tất cả các ngõ vào bằng 1 (b) Chỉ cần 1 ngõ vào bằng 1

(c) Tất cả các ngõ vào bằng 0 (d) Chỉ cần 1 ngõ vào bằng 0

Câu 2-9 : Cổng NAND có ngõ ra bằng 1 khi:

(a) Tất cả các ngõ vào bằng 1 (b) Chỉ cần 1 ngõ vào bằng 1

(c) Tất cả các ngõ vào bằng 0 (d) Chỉ cần 1 ngõ vào bằng 0

Câu 2-10 : Cổng NAND có ngõ ra bằng 0 khi:

(a) Tất cả các ngõ vào bằng 1 (b) Chỉ cần 1 ngõ vào bằng 1

(c) Tất cả các ngõ vào bằng 0 (d) Chỉ cần 1 ngõ vào bằng 0

Câu 2-11 : Cổng NOR có ngõ ra bằng 1 khi:

(a) Tất cả các ngõ vào bằng 1 (b) Chỉ cần 1 ngõ vào bằng 1

(c) Tất cả các ngõ vào bằng 0 (d) Chỉ cần 1 ngõ vào bằng 0

Câu 2-12 : Cổng NOR có ngõ ra bằng 0 khi:

(a) Tất cả các ngõ vào bằng 1 (b) Chỉ cần 1 ngõ vào bằng 1

(c) Tất cả các ngõ vào bằng 0 (d) Chỉ cần 1 ngõ vào bằng 0

Câu 2-13 : Cổng EX-OR có ngõ ra bằng 1 khi:

(a) Hai ngõ vào cùng trạng thái (b) Chỉ cần 1 ngõ vào bằng 1

(c) Hai ngõ vào khác trạng thái (d) Chỉ cần 1 ngõ vào bằng 0

Câu 2-14 : Phương trình ngõ ra của cổng AND có hai ngõ vào A và B là:

Câu 2-15 : Phương trình ngõ ra của cổng NAND có 2 ngõ vào A và B là:

Câu 2-16 : Phương trình ngõ ra của cổng OR có 2 ngõ vào A và B là:

Câu 2-17 : Phương trình ngõ ra của cổng NOR có 2 ngõ vào A và B là:

Câu 2-18 : Phương trình ngõ ra của cổng EX-OR có 2 ngõ vào A và B là:

Câu 2-19 : Phương trình ngõ ra của cổng EX-NOR có 2 ngõ vào A và B là:

(a) Y AB (b) Y  AB (c) Y AB (d) Y AB Câu 2-20 : Phương trình ngõ ra của cổng EX-NOR có 2 ngõ vào A và B là:

(a) Y AB (b) Y ABAB (c) Y AB (d) Y ABAB Câu 2-21 : Phương trình ngõ ra của cổng EX-OR có 2 ngõ vào A và B là:

(a) Y  AB (b) Y ABAB (c) Y AB (d) Y ABAB Câu 2-22 :

Cổng NAND có hai ngõ vào A và B, với xung đầu vào A đạt mức High tại t=0 và xuống mức LOW tại t=1ms Đồng thời, xung đầu vào B lên mức High tại t=0,8ms và xuống mức LOW tại t=3ms Kết quả là xung ngõ ra sẽ xuất hiện theo quy luật của cổng NAND.

(a) Xuống mức Low tại thời điểm t = 0 và lên mức High tại thời điểm t = 3ms

(b) Xuống mức Low tại thời điểm t = 0,8ms và lên mức High tại thời điểm t = 3ms

(c) Xuống mức Low tại thời điểm t = 0,8ms và lên mức High tại thời điểm t = 1ms

(d) Lên mức High tại thời điểm t = 0,8ms và xuống Low tại thời điểm t = 1ms

Cổng NOR có hai ngõ vào A và B, với xung vào A đạt mức High tại t=0 và xuống mức LOW tại t=1ms Xung vào B lên mức High tại t=0,8ms và xuống mức LOW tại t=3ms Kết quả là xung ngõ ra sẽ xuất hiện dựa trên trạng thái của hai ngõ vào này.

(a) Xuống mức Low tại thời điểm t = 0 và lên mức High tại thời điểm t = 3ms

(b) Xuống mức Low tại thời điểm t = 0,8ms và lên mức High tại thời điểm t = 3ms

(c) Xuống mức Low tại thời điểm t = 0,8ms và lên mức High tại thời điểm t = 1ms

(d) Lên mức High tại thời điểm t = 0,8ms và xuống Low tại thời điểm t = 1ms

Một cổng XOR có 2 ngõ vào A và B Một xung đưa đến ngõ vào A: lên mức High tại thời điểm t=0 và xuống mức LOW tại thời điểm t=1ms

Một xung đưa đến ngõ vào B: lên mức High tại thời điểm t=0,8ms và xuống mức LOW tại thời điểm t=3ms Khi đó xung ngõ ra xuất hiện:

(a) Lên mức High tại thời điểm t = 0 và xuống mức Low tại thời điểm t = 3ms

(b) Lên mức High tại thời điểm t = 0 và xuống mức Low tại thời điểm t = 0,8ms

(c) Lên mức High tại thời điểm t = 1ms và xuống mức Low tại thời điểm t = 3ms

Bài tập 2-1 : Hãy vẽ dạng sóng ngõ ra của cổng AND cho trong hình 2-38

Hình 2-38: Hình cho bài tập 2-1

Bài tập 2-2 : Hãy vẽ dạng sóng ngõ ra của cổng AND cho trong hình 2-39

Hình 2-39: Hình cho bài tập 2-2

Bài tập 2-3 : Hãy vẽ dạng sóng ngõ ra của cổng AND cho trong hình 2-40

Hình 2-40: Hình cho bài tập 2-3

Bài tập 2-4 : Hãy vẽ dạng sóng ngõ ra của cổng AND cho trong hình 2-41

Hình 2-41: Hình cho bài tập 2-4

Bài tập 2-5 : Hãy vẽ dạng sóng ngõ ra của cổng AND cho trong hình 2-42

Hình 2-42: Hình cho bài tập 2-5

Bài tập 2-6 : Hãy vẽ dạng sóng ngõ ra của cổng OR cho trong hình 2-43

Hình 2-43: Hình cho bài tập 2-6

Bài tập 2-7 : Hãy vẽ dạng sóng ngõ ra của cổng OR cho trong hình 2-44

Hình 2-44: Hình cho bài tập 2-7

Bài tập 2-8 : Hãy vẽ dạng sóng ngõ ra của cổng OR cho trong hình 2-45

Hình 2-45: Hình cho bài tập 2-3

Bài tập 2-9 : Hãy vẽ dạng sóng ngõ ra của cổng OR cho trong hình 2-46

Hình 2-46: Hình cho bài tập 2-9

Bài tập 2-10 : Hãy vẽ dạng sóng ngõ ra của cổng OR cho trong hình 2-47

Hình 2-47: Hình cho bài tập 2-10

Bài tập 2-11 : Hãy vẽ dạng sóng ngõ ra của cổng NAND cho trong hình 2-48

Hình 2-48: Hình cho bài tập 2-11

Bài tập 2-12 : Hãy vẽ dạng sóng ngõ ra của cổng NOR cho trong hình 2-49

Hình 2-49: Hình cho bài tập 2-12

Bài tập 2-13 : Hãy viết phương trình cho các cổng logic cho trong hình 2-50

Hình 2-50: Hình cho bài tập 2-13

Bài tập 2-14 : Hãy viết phương trình cho các cổng logic cho trong hình 2-51

Hình 2-51: Hình cho bài tập 2-14

Bài tập 2-15 : Hãy vẽ mạch điện tương ứng với các phương trình theo sau:

Bài tập 2-16 : Hãy vẽ mạch điện tương ứng với các phương trình theo sau:

(b) Y  ABAB (b)Y ABABABC

Bài tập 2-17 : Hãy lập bảng trạng thái tương ứng với các phương trình theo sau:

Bài tập 2-18 : Hãy dùng các định lý đại số Boolean để đơn giản các phương trình theo sau:

Bài tập 2-19 : Hãy dùng các định lý đại số Boolean để đơn giản các phương trình theo sau:

Bài tập 2-20 : Hãy dùng các định lý đại số Boolean để đơn giản các phương trình theo sau:

(d) Y  ABCDAB(CD)(AB)CD

Bài tập 2-21 : Hãy cho biết các mạch điện nào trong hình 2-52 là tương đương

Hình 2-52: Hình cho bài tập 2-21

Bài tập 2-22 : Hãy dùng bìa Karnaugh để đơn giản các phương trình SOP theo sau:

(b) Y XYZXYZXYZXYZXYZ

Bài tập 2-23 : Xây dựng bảng trạng thái cho các phương trình SOP theo sau:

(b) Y WXYZ WXYZWXYZ WXYZWXYZ

Bài tập 2-24 : Xây dựng bảng trạng thái cho các phương trình SOP theo sau:

Bài tập 2-25 : Xây dựng bảng trạng thái cho các phương trình POS theo sau:

Bài tập 2-26 : Xây dựng bảng trạng thái cho các phương trình POS theo sau:

Bài tập 2-27 : Thiết lập phương trình ngõ ra của các bảng trạng thái sau - dùng bìa Karnaugh:

Bài tập 2-28 : Hãy đơn giản dùng bìa Karnaugh cho các phương trình theo sau:

Bài tập 2-29 : Tìm phương trình từ bìa K hình 2-53(a), 2-53(b):

Hình 2-53: Bìa K cho bài tập 2-29

Bài tập 2-30 : Tìm phương trình từ bìa K hình 2-54(a), 2-54(b):

Hình 2-54: Bìa K cho bài tập 2-30

Bài tập 2-31 : Tìm phương trình từ bảng trạng thái sau theo hàm SOP:

Bài tập 2-32 : Đơn giản phương trình dùng bìa Karnaugh từ bảng trạng thái của bài 2-31

Bài tập 2-33 : Tìm phương trình từ bìa K hình 2-55(a), 2-55(b):

Hình 2-55: Bìa K cho bài tập 2-33

Bài tập 2-29 : Hãy vẽ mạch điện của cổng EX-OR bằng cổng NAND

Bài tập 2-30 : Hãy vẽ mạch điện của cổng EX-NOR bằng cổng NAND

Bài tập 2-31 : Hãy vẽ mạch điện của cổng EX-OR bằng cổng NOR

Bài tập 2-32 : Hãy vẽ mạch điện của cổng EX-NOR bằng cổng NOR

Chương 3 MẠCH MÃ HÓA – MẠCH GIẢI MÃ

 Khảo sát mạch mã hoá 4 sang 2 với ngõ vào tích cực mức 1

 Khảo sát mạch mã hoá 8 sang 3 với ngõ vào tích cực mức thấp

 Khảo sát vi mạch mã hoá 10 đường sang 4 đường 74LS148

 Khảo sát mạch giải mã 2 sang 4 với ngõ ra tích cực mức 1

 Khảo sát mạch giải mã 2 sang 4 với ngõ ra tích cực mức 1, có một tín hiệu cho phép E

 Khảo sát mạch giải mã 2 sang 4 với ngõ ra tích cực mức 1, có hai tín hiệu cho phép E1 và E2

 Khảo sát mạch giải mã 2 sang 4 với ngõ ra tích cực mức 0, có hai tín hiệu cho phép E1 và E2

 MẠCH GIẢI MÃ LED 7 ĐOẠN

 Mạch giải mã led 7 đoạn loại anode chung

Chương này giới thiệu về các mạch mã hóa từ m đường sang n đường và ngược lại, với mạch mã hóa là mạch giải mã từ n đường sang m đường Bên cạnh đó, nội dung cũng đề cập đến cấu tạo, nguyên lý hoạt động và chức năng của LED 7 đoạn, cũng như mạch giải mã cho LED 7 đoạn.

Mạch mã hóa và mạch giải mã đóng vai trò quan trọng trong các mạch điện tử số, được ứng dụng rộng rãi trong việc quét bàn phím ma trận cho các thiết bị như bàn phím máy tính và điện thoại Chúng cũng được sử dụng để điều khiển hiển thị LED, bao gồm cả LED 7 đoạn, giúp hiển thị kết quả xử lý số thập phân trong các hệ thống như đèn giao thông với thời gian đếm ngược và máy đếm sản phẩm để hiển thị số lượng sản phẩm đã được đếm.

Sau khi hoàn thành chương này, bạn sẽ nắm vững nguyên lý hoạt động cơ bản của mạch mã hóa và giải mã, có khả năng thiết kế mạch mã hóa và giải mã theo yêu cầu, cùng với việc hiểu nguyên lý cấu tạo và các dạng LED 7 đoạn, cũng như các mạch giải mã điều khiển LED 7 đoạn.

MẠCH MÃ HÓA

Khảo sát mạch mã hoá 4 sang 2 với ngõ vào tích cực mức 1

Sơ đồ khối của mạch như hình 3-2:

Bảng 3-1 : Bảng trạng thái hoạt động của mạch:

Có 4 ngõ vào Có 2 ngõ ra

Hình 3-2: Sơ đồ khối mạch mã hóa 4 sang 2

Phương trình các ngõ ra: từ bảng trạng thái ta có nhận xét sau: ngõ ra

O1 ở mức 1 khi có 1 trong 2 ngõ vào I3 hoặc I2 ở mức 1, ngược lại thì bằng

0 Tương tự ngõ ra O0 ở mức 1 khi có 1 trong 2 ngõ vào I 1 hoặc I 3 ở mức 1, ngược lại thì bằng 0 Nên ta có các phương trình ngõ ra:

Vẽ sơ đồ mạch giải mã từ các phương trình trên như hình 3-3:

Hình 3-3: Sơ đồ mạch mã hóa 4 sang 2.

Khảo sát mạch mã hoá 8 sang 3 với ngõ vào tích cực mức thấp

Sơ đồ khối của mạch mã hoá 8 sang 3 như hình 3-4:

Có 8 ngõ vào Có 3 ngõ ra

Hình 3-4: Sơ đồ khối mạch mã hóa 8 sang 3

Bảng 3-2 : Bảng trạng thái hoạt động của mạch:

Phương trình các ngõ ra: từ bảng trạng thái ta có nhận xét sau: ngõ ra

O 2 ở mức 1 khi có 1 trong 4 ngõ vào I 7 hoặc I 6 hoặc I 5 hoặc I 4 ở mức 1, ngược lại thì bằng 0 Tương tự ngõ ra O 1 và O 2 Nên ta có các phương trình ngõ ra:

Vẽ sơ đồ mạch từ các phương trình trên như hình 3-5:

Hình 3-5: Sơ đồ mạch mã hóa 8 sang 3.

Khảo sát vi mạch mã hoá 10 đường sang 4 đường 74LS148

Các hệ thống số xử lý dữ liệu dưới dạng nhị phân, và con người tương tác với chúng qua thiết bị như nút nhấn, bàn phím và màn hình hiển thị Chẳng hạn, máy tính điện tử thực hiện các phép toán cơ bản như cộng, trừ, nhân, chia, trong khi bàn phím điện thoại cho phép nhập số để gọi hoặc điều khiển Chúng ta sử dụng bàn phím để nhập thông số cần tính toán, và màn hình hiển thị các dữ liệu đầu vào cùng kết quả xử lý.

Khi nhấn một phím số trên bàn phím máy tính, hệ thống mã hóa phím nhấn thành số nhị phân tương ứng Ví dụ, khi nhấn phím số 9, hệ thống sẽ tạo ra mã nhị phân 1001B.

Với một bàn phím gồm 64 phím thì khi mã hoá ta sẽ được 1 số nhị phân 6 bit

Với bàn phím của máy tính có 128 kí tự khác nhau thì khi mã hoá ta sẽ được 1 số nhị phân 7 bit

Các vi mạch mã hoá đóng vai trò quan trọng trong các hệ thống số, đặc biệt là những hệ thống có bàn phím để giao tiếp với con người.

Vi mạch mã hoá 74147 có chức năng chuyển đổi 10 đường ngõ vào thành số BCD Mỗi ngõ vào được kết nối với một nút nhấn, tạo ra tổng cộng nhiều tín hiệu đầu vào.

10 nút nhấn cho 10 con số từ 0 đến 9 như hình 3-6

Hình 3-6: Sơ đồ mã hoá bàn phím gồm 10 phím.

MẠCH GIẢI MÃ

Khảo sát mạch giải mã 2 sang 4 với ngõ ra tích cực mức 0, có

Vẽ sơ đồ mạch giải mã như hình 3-15:

Hình 3-15: Mạch giải mã 2 sang 4, ngõ ra tích cực mức thấp, có 2 tín hiệu cho phép

Nhận xét: mạch giải mã 2 sang 4 ngõ ra tích cực mức 0 là đảo của tích cực mức 1.

MẠCH GIẢI MÃ LED 7 ĐOẠN

Giới thiệu

Led 7 đoạn dùng để hiển thị dữ liệu hoặc hiển thị kết quả sau khi xử lý dạng số thập phân Dữ liệu trong hệ thống số là các con số nhị phân trong khi con người quen thuộc với hệ thống số thập phân nên từ dữ liệu số nhị phân phải chuyển đổi thành mã 7 đoạn để điều khiển các led sáng tạo ra con số thập phân tương ứng với số nhị phân – gọi là mạch giải mã led 7 đoạn.

Cấu tạo led 7 đoạn

Led 7 đoạn được thiết kế từ các led đơn, do led đơn có 2 chân anode và cathode nên khi kết nối sẽ tạo ra 2 kiểu kết nối khác nhau: kết nối chung các đầu anode và kết nối chung các đầu cathode

Led anode chung như hình 3-16(a), led cathode chung như hình 3-16(b): a b c d e f g dp

Anod chung a b c d e f g dp cathode chung

(a): Led anode chung (b): Led cathode chung

Dòng làm việc của led thường từ 5 đến 15mA và áp từ 1,5V đến 2V

Led có nhiều kích thước khác nhau nên các thông số dòng và áp cũng thay đổi.

Hình ảnh led 7 đoạn

Led 7 đoạn có nhiều loại kích thước khác nhau và nhiều chủng loại khác nhau, ở tài liệu này chỉ giới thiệu hai loại: led đơn như hình 3-17(a) và led quét như hình 3-17(b, c)

(a): Loại 1 led (b): Loại 2 led quét (c): Loại 3 led quét

Hình 3-17: Các loại led 7 đoạn.

Tên các đoạn

Led đoạn có 7 đoạn và dấu chấm thập phân được đặt tên như hình 3-

18 và hình ảnh các con số thập phân từ 0 đến 9 hiển thị trên led 7 đọan như hình 3-19

Hình 3-18: Tên các đoạn Hình 3-19: Các con số thập phân.

Mạch giải mã led 7 đoạn loại anode chung

Sơ đồ khối của mạch như hình 3-20:

Hình 3-20: Sơ đồ khối mạch giải mã led 7 đoạn anode chung

Bảng trạng thái của mạch: ngõ vào là số BCD từ 0 đến 9, ngõ ra là mã

7 đoạn: do led anode chung nên đoạn nào sáng thì mức logic tương ứng bằng 0

Bảng 3-7: Mã 7 đoạn tương ứng mã BCD

Phương trình các ngõ ra có thể được thiết lập bằng cách nhìn vào bảng trạng thái, trong đó ngõ ra trạng thái 1 ít hơn ngõ ra trạng thái 0 Do đó, phương pháp tổng của các tích được sử dụng để xây dựng phương trình này.

DCBA DCBA DCBA DCBA DCBA DCBA (1,3,4,5,7,9) e

Từ các phương trình đã nêu, chúng ta có thể đơn giản hóa các biểu thức và thực hiện kết nối mạch Tuy nhiên, việc đơn giản hóa không phải lúc nào cũng cần thiết, và chúng ta vẫn có thể tiến hành kết nối mạch một cách hiệu quả như hình minh họa.

Cổng AND được biểu diễn bằng một đường đơn giản với bốn ngõ vào Nếu một ngõ vào có đánh dấu chéo, ngõ vào đó sẽ kết nối với tín hiệu của cổng AND.

Hình 3-21: Sơ đồ mạch giải mã Led 7 đoạn loại anode chung

Trong sơ đồ mạch thì 2 tổ hợp số 8 không sử dụng có thể bỏ.

MẠCH ĐA HỢP – MẠCH GIẢI ĐA HỢP – MẠCH

MẠCH ĐA HỢP

Mạch đa hợp, còn được gọi là mạch dồn kênh, là loại mạch có m kênh ngõ vào nhưng chỉ có một kênh ngõ ra, cùng với n tín hiệu điều khiển để chọn kênh.

Mối quan hệ giữa m và n như sau: 2 n m Sơ đồ khối của mạch đa hợp như hình 4-1:

Có m kênh vào Có 1 kênh ra

Có n tín hiệu chọn kênh

Hình 4-1: Sơ đồ khối mạch đa hợp

Mạch đa hợp là công nghệ được sử dụng trong truyền dữ liệu số nhằm giảm số lượng kênh truyền Thay vì sử dụng 8 đường dây để truyền tín hiệu cho 8 kênh, chỉ cần 1 đường dây có thể truyền dữ liệu cho tất cả Ưu điểm của hệ thống này là tiết kiệm tài nguyên truyền dẫn, nhưng nhược điểm là khi truyền dữ liệu của một kênh, các kênh khác sẽ không được truyền và tốc độ truyền cũng chậm hơn.

 Nếu m = 2 thì n = 1 gọi là mạch đa hợp 2 kênh

 Nếu m = 4 thì n = 2 gọi là mạch đa hợp 4 kênh

 Nếu m = 8 thì n = 3 gọi là mạch đa hợp 8 kênh

 Nếu m = 16 thì n = 4 gọi là mạch đa hợp 16 kênh

1 Khảo sát mạch đa hợp 2 kênh ngõ vào

Sơ đồ khối của mạch đa hợp 2 kênh số ngõ vào như hình 4-2:

Có 1 tín hiệu chọn kênh

Hình 4-2: Sơ đồ khối mạch đa hợp 2 kênh

Bảng 4-1: Bảng trạng thái hoạt động của mạch đa hợp 2 kênh

Hệ thống có ba ngõ vào sẽ có tám trạng thái, khi S bằng 0 thì ngõ ra O bằng trạng thái của I0, khi S bằng 1 thì ngõ ra O bằng trạng thái của I1

Từ phương trình trên ta có thể viết ngắn gọn bảng trạng thái như bảng 4-2

Bảng 4-2: Bảng trạng thái rút gọn:

Vẽ sơ đồ mạch đa hợp như hình 4-3:

Hình 4-3: Sơ đồ mạch đa hợp 2 kênh

2 Khảo sát mạch đa hợp 4 kênh ngõ vào

Sơ đồ khối của mạch đa hợp 4 kênh số ngõ vào như hình 4-4:

Có 2 tín hiệu chọn kênh

Hình 4-4: Sơ đồ khối mạch đa hợp 4 kênh

Bảng 4-3: Bảng trạng thi hoạt động của mạch đa hợp 4 kênh:

Nhận xét: Ngõ ra O sẽ chuyển kênh I0 khi S1S0 = 00

Ngõ ra O sẽ chuyển kênh I1 khi S 1 S 0 = 01

Ngõ ra O sẽ chuyển kênh I2 khi S1S0 = 10

Ngõ ra O sẽ chuyển kênh I3 khi S1S0 = 11

Nên phương trình các ngõ ra:

Vẽ sơ đồ mạch giải mã từ phương trình trên như hình 4-5:

Hình 4-5 Sơ đồ mạch đa hợp 4 kênh

III MẠCH GIẢI ĐA HỢP (DEMULTIPLEXER)

Mạch giải đa hợp, hay còn gọi là mạch phân kênh, là loại mạch có một kênh ngõ vào nhưng nhiều kênh ngõ ra Mạch này sử dụng n ngõ điều khiển để chọn kênh ra phù hợp.

– ngược lại mạch đa hợp

Mối quan hệ giữa m và n như sau: 2 n m Sơ đồ khối của mạch đa hợp như hình 4-6:

Có 1 kênh vào Có m kênh ra

Có n tín hiệu chọn kênh

Hình 4-6: Sơ đồ khối mạch giải đa hợp

Nếu sử dụng mạch đa hợp để dồn kênh khi truyền đi xa thì ở bên nhận phải dùng mạch giải đa hợp để phân kênh trở lại

 Nếu m = 2 thì n = 1 gọi là mạch giải đa hợp 2 kênh

 Nếu m = 4 thì n = 2 gọi là mạch giải đa hợp 4 kênh

 Nếu m = 8 thì n = 3 gọi là mạch giải đa hợp 8 kênh

 Nếu m = 16 thì n = 4 gọi là mạch giải đa hợp 16 kênh

1 Khảo sát mạch giải đa hợp 2 kênh ra

Sơ đồ khối của mạch giải đa hợp 2 kênh số ngõ vào như hình 4-7:

Có 1 kênh vào Có 2 kênh raS

Có 1 tín hiệu chọn kênh

Hình 4-7: Sơ đồ khối giải mạch đa hợp 2 kênh

Bảng 4-4: Bảng trạng thái hoạt động của mạch:

Các phương trình ngõ ra:

Vẽ sơ đồ mạch đa hợp như hình 4-8:

Hình 4-8: Sơ đồ mạch giải đa hợp 2 kênh

2 Khảo sát mạch giải đa hợp 4 kênh ngõ ra

Sơ đồ khối của mạch đa hợp 4 kênh ra như hình 4-9:

Có 1 kênh vào Có 4 kênh raS 0 S 1

Có 2 tín hiệu chọn kênh

Hình 4-9: Sơ đồ khối giải mạch đa hợp 4 kênh ra

Bảng 4-5: Bảng trạng thái hoạt động của mạch:

Nên phương trình các ngõ ra:

Vẽ sơ đồ mạch giải mã từ phương trình trên như hình 4-10:

Hình 4-10 Sơ đồ mạch giải đa hợp 4 kênh

IV GHÉP CÁC MẠCH TỔ HỢP

Các mạch tổ hợp thường được tích hợp thành IC bởi các nhà chế tạo, như vi mạch giải mã 74LS139 với hai mạch giải mã 2 sang 4, vi mạch 74LS138 với một mạch giải mã 3 sang 8, và vi mạch 74LS154 với một mạch giải mã 4 sang 16 Tuy nhiên, không có vi mạch giải mã với nhiều tín hiệu hơn do tính phức tạp trong chế tạo, trong khi vấn đề này có thể được giải quyết bằng cách ghép nối các vi mạch lại với nhau.

Phần này sẽ trình bày các cách thức ghép các vi mạch tổ hợp lại với nhau.

GHÉP CÁC MẠCH GIẢI, ĐA HỢP

Hãy ghép hai mạch giải mã 2 sang 4 ngõ ra tích cực mức 1, có tín hiệu cho phép E thành mạch giải mã 3 sang 8

Vẽ sơ đồ khối của hai mạch giải mã và mạch giải mã 3 sang 8 như hình 4-11:

Hai mạch giải mã 2 sang 4 có sơ đồ khối như hình bên trái – thêm vào chỉ số A và B để phân biệt

Ta có các phương trình ngõ ra của các mạch giải mã trong bảng 4-6

Bảng 4-6: Các phương trình ngõ ra:

TT Mạch giải mã 2 sang 4 Mạch giải mã 3 sang 8

Do số lượng tín hiệu vào bằng nhau, cụ thể là 3 tín hiệu, ta có thể thiết lập sự tương đương giữa vế phải và trái của các phương trình ngõ ra Từ đó, ta có thể rút ra kết luận cần thiết.

I   Nối chung 2 ngõ vào IA 0 và IB 0 thành tín hiệu I 0

I   Nối chung 2 ngõ vào IA 1 và IB 1 thành tín hiệu I 1

I 2  và I 2 EB Nối I 2 vớiEB, nối I 2 với EAqua cổng NOT

Mạch giải mã 2 sang 4 (B) Mạch giải mã 3 sang 8 (A+B)

Hình 4-11: Sơ đồ khối các mạch giải mã

Kết quả ghép mạch như hình 4-12:

Hình 4-12: Sơ đồ mạch ghép 2 mạch giải mã 2 sang 4

Hãy ghép hai mạch giải mã 2 sang 4 ngõ ra tích cực mức 1 thành mạch giải mã 3 sang 8

Vẽ sơ đồ khối của hai mạch giải mã và mạch giải mã 3 sang 8 như hình 4-13:

Mạch giải mã 2 sang 4 (B) Mạch giải mã 3 sang 8 (A+B)

Hình 4-13: Sơ đồ khối các mạch giải mã

Ta có các phương trình ngõ ra của các mạch giải mã:

Bảng 4-7: Các phương trình ngõ ra:

TT Mạch giải mã 2 sang 4 Mạch giải mã 3 sang 8

Trong quá trình so sánh các phương trình, chúng ta nhận thấy rằng mạch giải mã 2 sang 4 thiếu một tín hiệu thay thế cho I2 Để khắc phục vấn đề này, ta thực hiện phép AND giữa 4 tín hiệu ngõ ra của mạch giải mã A với I2, và đồng thời AND 4 tín hiệu ngõ ra của mạch giải mã B với I2 Kết quả thu được sẽ được trình bày cụ thể trong phần tiếp theo.

Bảng 4-8: Các phương trình ngõ ra sau khi thêm biến:

TT Mạch giải mã 2 sang 4 Mạch giải mã 3 sang 8

Cho vế phải và trái của các phương trình ngõ ra tương ứng bằng nhau thì suy ra được:

Nối chung hai ngõ vào IA 0 và IB 0 thành tín hiệu I 0

I   Nối chung hai ngõ vào IA 1 và IB 1 thành tín hiệu I 1

Tiến hành ghép mạch như hình 4-14:

Hình 4-14: Sơ đồ mạch ghép hai mạch giải mã 2 sang 4

Hãy ghép hai mạch đa hợp 4 kênh có một tín hiệu cho phép E thành mạch đa hợp 8 kênh

Vẽ sơ đồ khối của hai mạch đa hợp 4 kênh và mạch đa hợp 8 kênh như hình 4-15

Hai mạch đa hợp 4 kênh có sơ đồ khối như hình bên trái – thêm vào chỉ số A và B để phân biệt

Ta có các phương trình ngõ ra của các mạch đa hợp 4 kênh:

Hình 4-15: Sơ đồ khối các mạch đa hợp

Nhận xét: phương trình ngõ ra mạch đa hợp 8 kênh bằng tổng hai phương trình của mạch đa 4 kênh:

Vậy ngõ ra của mạch đa hợp 8 kênh bằng OR hai ngõ ra của hai mạch đa hợp bốn kênh

Các đại lượng tương ứng còn lại cho bằng nhau, ta được:

Tiến hành ghép mạch như hình 4-16:

Hình 4-16: Sơ đồ mạch ghép 2 mạch đa hợp 4 kênh.

MẠCH SO SÁNH

Mạch so sánh hai số nhị phân A với B là so sánh về giá trị để biết các trạng thái A lớn hơn B, A bằng B và A nhỏ hơn B

1 Khảo sát mạch so sánh hai số nhị phân 2 bit

Sơ đồ khối của mạch như hình 4-17:

Hình 4-17: Sơ đồ mạch so sánh hai số nhị phân 2 bit

Bảng 4-9: Bảng trạng thái so sánh:

Thiết lập các phương trình ngõ ra:

( A A BB AAB B AABB AA BB AABB AA BB

Tiến hành đơn giản dùng bìa Karnaugh như hình 4-18:

Hình 4-18: Bìa để đơn giản hàm

( AB(A B AB) AB(A B AB) (AB AB)(AB AB) A B A B

Vẽ sơ đồ mạch từ phương trình như hình 4-19:

Hình 4-19: Sơ đồ mạch so sánh hai số nhị phân 2 bit

2 Khảo sát mạch so sánh hai số nhị phân 2 bit có chức năng mở rộng

Sơ đồ khối của mạch được trình bày trong hình 4-20(a) bao gồm ba ngõ vào I(A>B), I(A=B), I(AB)=0, I(AB) bằng 1, ngõ ra O(A>B) sẽ luôn bằng 1, bất kể trạng thái của các bit còn lại Tương tự, khi ngõ vào I (A

Ngày đăng: 24/12/2024, 14:12

TỪ KHÓA LIÊN QUAN