Môn học kỹ thuật số thiết kế mạch cộng trừ 4 bit dùng cổng logic

BỘ MÔN CÔNG NGHỆ KỸ THUẬT MÁY TÍNHMÔN HỌC: KỸ THUẬT SỐ Thiết kế mạch cộng trừ 4 bit dùng cổng Logic SV thực hiện:... PHẦN 1: GIỚI THIỆU1.1 Đặt vấn đề Trong lĩnh vực kỹ thuật số, việc học

BỘ MÔN CÔNG NGHỆ KỸ THUẬT MÁY TÍNH

MÔN HỌC: KỸ THUẬT SỐ

Thiết kế mạch cộng trừ 4 bit dùng cổng Logic

SV thực hiện:

Trần Thanh Nguyên –23119087 Lê Tiến Thạch – 23119109Đào Trọng Tính – 23119113

Phạm Ngọc Thạch – 22161186 Hoàng Văn Niên – 23119088

Tp Hồ Chí Minh, Tháng 11/2024

STT Họ và tên Nội dung Tỷ lệ hoàn thành (%)

1 Trần Thanh Nguyên Viết báo cáo, tìm nội

Mục lục

1.1 Đặt vấn đề 1

1.2 Mục tiêu 1

PHẦN 2 NỘI DUNG 2 2.1 Giới thiệu lý thuyết liên quan 2

2.1.1 Mạch cộng bán phần (Half Adder - HA) 2

2.1.2 Mạch cộng toàn phần (Full Adder - FA) 3

2.1.3 Mạch cộng nhị phân nhiều bit 5

2.1.4 Mạch trừ bán phần (Half Subtractor - HS) 6

2.1.5 Mạch trừ toàn phần (Full Subtractor – FS) 7

2.1.6 Mạch trừ nhiều bit 9

2.2 Thí nghiệm, mạch mô phỏng 9

.

72.10 Sơ đồ nguyên lý mạch trừ toàn phần 82.11 Sơ đồ mạch trừ nhị phân 4

bit

92.12 Sơ đồ nguyên lý mạch cộng trừ 4 bit 10

2.13 Sơ đồ thí nghiệm hoạt động mạch tổng 4

bit trên IC 74LS83

2.14 Mô phỏng Testcase1: 0111 và 0001 112.15 Mô phỏng Testcase1: 0111 và 0001 12

Trường Đại Học Sư Phạm Kỹ Thuật Tp.Hồ Chí Minh Danh sách bảng

1 Bảng trạng thái mạch cộng bán phần

2

2 Bảng trạng thái mạch cộng toàn phần

3

3 Bảng trạng thái mạch trừ bán phần

6

4 Bảng trạng thái mạch trừ toàn phần

8

PHẦN 1: GIỚI THIỆU

1.1 Đặt vấn đề

Trong lĩnh vực kỹ thuật số, việc học cách thiết kế các mạch số cơ bản như mạchcộng trừ đóng vai trò nền tảng quan trọng, hỗ trợ cho việc xây dựng các hệ thống phứctạp hơn như vi xử lý, FPGA hoặc các vi mạch tích hợp chuyên dụng (ASIC) Mộttrong những ví dụ điển hình là mạch cộng trừ 4 bit, nơi các phép toán số học cơ bảnđược tích hợp vào một mạch logic Thiết kế này giúp người học nắm vững nguyên lýhoạt động của các phép toán nhị phân, cách tối ưu hóa mạch logic, và cách sử dụnghiệu quả các cổng logic cơ bản như AND, OR, XOR và NOT

Một trong những khó khăn chính của việc thiết kế mạch số là làm thế nào để đảmbảo mạch hoạt động chính xác về mặt chức năng, đồng thời giảm thiểu số lượng cổnglogic được sử dụng nhằm tiết kiệm tài nguyên phần cứng Bên cạnh đó, các yếu tốnhưtốc độ xử lý, độ trễ tín hiệu (propagation delay) và khả năng mở rộng của mạchcũng cầnđược xem xét kỹ lưỡng Đối với sinh viên, việc thiết kế mạch cộng trừ 4 bitkhông chỉmang lại cơ hội thực hành các kỹ thuật xây dựng mạch logic mà còn giúp rènluyện khảnăng tư duy hệ thống, kỹ năng phân tích và giải quyết vấn đề một cách hiệuquả

Vì vậy, bài báo cáo này tập trung vào việc nghiên cứu và xây dựng một mạchcộng trừ 4 bit bằng cách sử dụng các cổng logic cơ bản Mô hình này không chỉ cungcấp nền tảng kiến thức quan trọng mà còn tạo tiền đề cho việc khám phá các phươngpháp tối ưu hóa và tích hợp trong thiết kế các hệ thống số phức tạp hơn trong tươnglai

1.2 Mục tiêu

Báo cáo này nhằm nghiên cứu nguyên lý hoạt động của mạch cộng trừ 4 bit, tậptrung vào thiết kế mạch bằng các cổng logic cơ bản và tối ưu hóa số lượng cổng Đồngthời, báo cáo minh họa ứng dụng thực tiễn của mạch trong hệ thống số và rèn luyệnkỹnăng sử dụng công cụ mô phỏng như Proteus

Báo cáo môn Kỹ thuật số Trang 1/12

PHẦN 2 NỘI DUNG

2.1 Giới thiệu lý thuyết liên quan

2.1.1 Mạch cộng bán phần (Half Adder - HA)

Cộng bán phần là cộng hai số nhị phân 1 bit cho ra kết quả ghi lại 1 bit và nhớ lại

1 bit Cộng bán phần chỉ thực hiện cho cột số cuối cùng của một số nhị phân (cột sốcótrọng số bằng 0)

Sơ đồ khối

Hình 2.1 Sơ đồ khối của

mạch cộng nhị phân bán phần

Bảng trạng thái

2.1.2 Mạch cộng toàn phần (Full Adder - FA)

Cộng toàn phần là cộng hai số nhị phân 1 bit và cộng thêm bit nhớ của cột có trọng số nhỏ hơn 1 đơn vị Cộng toàn phần cho phep cộng bất kỳ ơ cột số nào của số nhị phân

Sơ đồ khối

Hình 2.3 Sơ đồ khối của

mạch cộng nhi phân toàn phần

Bảng trạng thái

Trong đó: A, B là 2 bit ngõvào cộng (số hạng)

S là kết quả ghi lại, C0 làsố nhớ

Sử dụng bảng Karnaugh để tối giản hàm cho C0

C0 = AB + ACI + BCI = AB + (A + B) CI

Nếu không sử dụng bằng Karnaugh thì C0 được viết như sau:

C0 = A.B.Ci + A.B.Ci + A.B.Ci + A.B.Ci

C0 = (A.B + A.B).Ci + A.B.(Ci + Ci)

C0 = A.B + (A ⊕ B).Ci

Mạch điện như hình

2.4

Hình 2.4 Sơ đồ nguyên lý mạch cộng toàn phần

Mạch cộng toàn phần cũng có thể được thiết kế trực tiếp từ các mạch cộng bán phần như sau:

Trường Đại Học Sư Phạm Kỹ Thuật Tp.Hồ Chí Minh

Mạch thực hiện như hình 2.5

Hình 2.5 Mạch cộng toàn phần từ hai mạch cộng bán phần

Giả sử cộng 2 số nhị phân A và B 4 bit:

Mạch điện như hình 2.8

Hình 2.8 Sơ đồ nguyên lý mạch trừ bán phần

2.1.5 Mạch trừ toàn phần (Full Subtractor – FS)

Trừ toàn phần là trừ hai số nhị phân 1 bit và trừ thêm bit mượn của cột có trọng sốnhỏ hơn 1 đơn vị Trừ toàn phần cho phep trừ bất kỳ ơ cột số nào của số nhị phân

B là số trừ

D là kết quả

B0 là số mượn

B I là bit mượn của cột sốcó trọng số thấp hơn 1 đơn vị (bit trả)

Hình 2.10 Sơ đồ nguyên lý mạch trừ toàn phần

Trường Đại Học Sư Phạm Kỹ Thuật Tp.Hồ Chí Minh

Sơ đồ nguyên lý mạch

Hình 2.12 Sơ đồ nguyên lý mạch cộng trừ 4 bit

Chúng ta sẽ xây dựng mạch từ IC 74LS83 IC 74LS83 là mạch tổng 4 bit Ở đâychúng ta sẽ nghiên cứu sự hoạt động của IC 74LS83

Sơ đồ thí nghiệm

Hình 2.13 Sơ đồ thí nghiệm hoạt động mạch tổng 4 bit trên IC 74LS83

Trường Đại Học Sư Phạm Kỹ Thuật Tp.Hồ Chí Minh

Mạch được mô phỏng trong proteus

Xét 2 số nhị phân 4 bit là 0111 (số 7) và 0001 (số 1) Mức tác động 0 thì led sáng còn mức tác động 1 thì led tắt

Hình 2.15 Mô phỏng Testcase1: 0111 và 0011

Hình 2.15 có chân điều khiển S = 1 nên đây là mạch trừ nhị phân

Kết quả thu được là 0110 (số 6)