Nghiên cứu mô phỏng và công nghệ chế tạo transistor có độ linh động điện tử cao dựa trên GaN

Nghiên cứu mô phỏng và công nghệ chế tạo transistor có độ linh động điện tử cao dựa trên GaNNghiên cứu mô phỏng và công nghệ chế tạo transistor có độ linh động điện tử cao dựa trên GaNNghiên cứu mô phỏng và công nghệ chế tạo transistor có độ linh động điện tử cao dựa trên GaNNghiên cứu mô phỏng và công nghệ chế tạo transistor có độ linh động điện tử cao dựa trên GaNNghiên cứu mô phỏng và công nghệ chế tạo transistor có độ linh động điện tử cao dựa trên GaNNghiên cứu mô phỏng và công nghệ chế tạo transistor có độ linh động điện tử cao dựa trên GaNNghiên cứu mô phỏng và công nghệ chế tạo transistor có độ linh động điện tử cao dựa trên GaNNghiên cứu mô phỏng và công nghệ chế tạo transistor có độ linh động điện tử cao dựa trên GaNNghiên cứu mô phỏng và công nghệ chế tạo transistor có độ linh động điện tử cao dựa trên GaNNghiên cứu mô phỏng và công nghệ chế tạo transistor có độ linh động điện tử cao dựa trên GaNNghiên cứu mô phỏng và công nghệ chế tạo transistor có độ linh động điện tử cao dựa trên GaNNghiên cứu mô phỏng và công nghệ chế tạo transistor có độ linh động điện tử cao dựa trên GaNNghiên cứu mô phỏng và công nghệ chế tạo transistor có độ linh động điện tử cao dựa trên GaNNghiên cứu mô phỏng và công nghệ chế tạo transistor có độ linh động điện tử cao dựa trên GaNNghiên cứu mô phỏng và công nghệ chế tạo transistor có độ linh động điện tử cao dựa trên GaNNghiên cứu mô phỏng và công nghệ chế tạo transistor có độ linh động điện tử cao dựa trên GaNNghiên cứu mô phỏng và công nghệ chế tạo transistor có độ linh động điện tử cao dựa trên GaNNghiên cứu mô phỏng và công nghệ chế tạo transistor có độ linh động điện tử cao dựa trên GaNNghiên cứu mô phỏng và công nghệ chế tạo transistor có độ linh động điện tử cao dựa trên GaNNghiên cứu mô phỏng và công nghệ chế tạo transistor có độ linh động điện tử cao dựa trên GaNNghiên cứu mô phỏng và công nghệ chế tạo transistor có độ linh động điện tử cao dựa trên GaNNghiên cứu mô phỏng và công nghệ chế tạo transistor có độ linh động điện tử cao dựa trên GaNNghiên cứu mô phỏng và công nghệ chế tạo transistor có độ linh động điện tử cao dựa trên GaN

Mục tiêu của luận án

Luận án nghiên cứu thiết kế và tối ưu cấu trúc dị thể AlxGa1-xN/GaN của linh kiện HEMT nhằm cải thiện độ dầy lớp mũ GaN và tỉ lệ hợp phần Al Đồng thời, chế tạo thử nghiệm linh kiện HEMT với tiếp xúc Ohmic có điện trở thấp được thực hiện ở nhiệt độ ủ thấp hơn 700ºC Ngoài ra, luận án còn tiến hành nghiên cứu chế tạo màng mỏng high-k HfO2 ứng dụng cho cấu trúc MOS-HEMT.

Phương pháp nghiên cứu

Nghiên cứu này đề xuất hướng tiếp cận tổng hợp bằng cách kết hợp nghiên cứu lý thuyết (mô hình hóa, mô phỏng vật liệu và linh kiện) với chế tạo thử nghiệm linh kiện GaN HEMT Phương pháp nghiên cứu truyền thống được áp dụng, bao gồm mô phỏng và mô hình hóa vật liệu và linh kiện HEMT, thiết kế mask, xây dựng quy trình chế tạo, sử dụng các kỹ thuật quang khắc, ăn mòn, lắng đọng tạo màng mỏng để chế tạo linh kiện Linh kiện được "xử lý ảo" trên máy tính trước khi chế tạo thực tế.

Ý nghĩa khoa học và thực tiễn của luận án

Trong thời đại công nghệ 4.0, các nhà khoa học đang tìm kiếm vật liệu bán dẫn mới thay thế Si truyền thống, nhằm đáp ứng nhu cầu về các linh kiện công suất cao, kích thước nhỏ gọn và khả năng kết nối tối ưu Việc sử dụng vật liệu bán dẫn vùng cầm rộng như GaN trong sản xuất linh kiện chuyển mạch hứa hẹn cải thiện hiệu suất và cung cấp khả năng mới cho hệ thống điện tử công suất.

Các kết quả mới của luận án

Luận án cũng đã chế tạo thử nghiệm thành công linh kiện HEMT Trong đó, tiếp xúc Ohmic được chế tạo có điện trở suất tiếp xúc là 𝜌 = 1,08 × 10 −7 Ωcm 2 với nhiệt độ ủ là 650 º C trong khi các nghiên cứu khác phải sử dụng nhiệt độ ủ lên đến hơn 800 º C hay thậm chí là 900 º C để đạt được giá trị điện trở suất tương tự.

Cấu trúc của luận án

Nội dung của luận án được chia thành 4 chương với các nội dung chính như sau:

Chương 1: Tổng quan về vật liệu bán dẫn GaN và linh kiện GaN HEMT

Trong chương này, tác giả đưa ra các giới thiệu tổng quan về vật liệu bán dẫn vùng cấm rộng GaN cũng như linh kiện GaN HEMT Các công bố cập nhật về linh kiện HEMT cũng được tác giả tổng quan trong chương này

Chương 2: Mô phỏng vật liệu GaN và linh kiện GaN HEMT

Trong chương trình bày phương pháp này, tác giả đã giới thiệu những phương pháp gồm mô phỏng MD – Molecular Dynamics, mô phỏng Nguyên lý đầu tiên – Ab initio và mô hình linh kiện HEMT bằng phần mềm Matlab Ngoài ra, tác giả còn trình bày kết quả trên lý thuyết thu được sau khi tiến hành mô phỏng, mô hình hóa.

Chương 3: Chế tạo thử nghiệm linh kiện HEMT

Trong chương này, tác giả trình bày kết quả thu được sau quá trình chế tạo thử nghiệm, bao gồm: thiết kế mặt nạ (MASK), chế tạo điện cực tiếp xúc Ohmic, chế tạo điện cực Schottky, đồng thời đo đạc một số đặc trưng điện của linh kiện đã chế tạo, đặc biệt là đặc trưng điện áp dòng điện (I - V).

Chương 4: Nghiên cứu chế tạo cấu trúc MOS - HEMT sử dụng lớp điện môi high-k

Trong chương này, tác giả cũng tiến hành chế tạo thử nghiệm cấu trúc MOS ứng dụng cho linh kiện MOS – HEMT và đo đạc các đặc trưng như đặc trưng điện dung – điện áp (C – V) cũng như nghiên cứu các ảnh hưởng của chiều dày đế, chất lượng đế lên đặc trưng C – V của tụ MOS Bên cạnh đó, tác giả cũng tiến hành phát triển mô hình mô phỏng đã xây dựng tại chương 2 cho linh kiện HEMT nhằm mô phỏng và mô hình hóa linh kiện MOS – HEMT

TỔNG QUAN VỀ BÁN DẪN GaN VÀ LINH KIỆN GaN HEMT

Tổng quan về vật liệu bán dẫn vùng cấm rộng

Trong những năm gần đây, việc hạn chế phát triển năng lượng điện dựa trên nguyên liệu hóa thạch và sự tăng trưởng nhanh chóng tiêu thụ năng lượng toàn cầu đã dẫn đến sự phát triển bùng nổ các nguồn năng lượng tái tạo như điện mặt trời, điện gió, kết hợp với các hệ thống chuyển đổi và lưu trữ năng lượng như ắc quy, pin nhiên liệu và các phương tiện sử dụng năng lượng điện như ô tô, xe máy, xe đạp điện Việc thay thế năng lượng hóa thạch bằng các nguồn năng lượng tái tạo với giá cả phải chăng, đồng thời tăng hiệu suất của các thiết bị chuyển đổi năng lượng và phát điện bằng các thiết bị và kỹ thuật điều khiển mạch điện tốt hơn đã trở thành một trong các vấn đề được nghiên cứu rộng rãi trên toàn thế giới [13]

Ngoài ra, các yêu cầu như tần số chuyển mạch cao, tổn hao chuyển mạch thấp, mật độ năng lượng cao cũng như kích thước nhỏ gọn cũng được kỳ vọng là sẽ tiếp tục phát triển nhằm hỗ trợ cho sự phát triển của các công nghệ hiện đại như Internet vạn vật (Internet of Things – IoT) và công nghiệp 4.0 Hiện nay, các transistor công suất đang được sử dụng rất phổ biến trong nhiều hệ thống chuyển đổi và lưu trữ điện năng Do đó, việc tăng hiệu suất chuyển đổi trong các linh kiện bán dẫn công suất là rất quan trọng để đạt được hiệu suất tốt hơn trong một hệ thống hoặc thiết bị ứng dụng Nâng cao hiệu suất chuyển đổi điện năng có nghĩa là cải thiện tỷ lệ sử dụng năng lượng tổng thể Điều này đặt ra một thách thức ngày càng lớn trong việc đưa ra các giao thức thiết kế mới, đóng gói mới và thậm chí cả vật liệu bán dẫn mới Vật liệu thường được sử dụng để chế tạo transistor hiện nay là Si, nhưng công nghệ silicon đã đạt đến các giới hạn vật lý của nó nên khó đáp ứng các yêu cầu như điện áp đánh thủng cao, mật độ công suất lớn, tổn hao thấp, môi trường hoạt động khắc nghiệt của hệ thống điện bao gồm bức xạ, tiếp xúc với nhiệt độ cao và chu trình nhiệt phạm vi rộng Như vậy, việc nỗ lực nghiên cứu cả về lý thuyết và thực nghiệm đã tập trung vào việc tìm ra các giải pháp thay thế để tăng hiệu suất của các linh kiện thành phần công suất cao, thông qua việc sử dụng các vật liệu bán dẫn thế hệ mới là hết sức cấp thiết [14]

Hình 1.1 So sánh một vài tính chất của Si, gallium nitride (GaN) và silic carbide (SiC) cho các ứng dụng bán dẫn công suất [15]

Trong bối cảnh hiện đại, việc triển khai vật liệu bán dẫn vùng cấm rộng (WBG) như GaN và SiC trong các linh kiện chuyển mạch đã mở ra những triển vọng to lớn trong ngành điện tử công suất Những linh kiện này được thiết kế đột phá, không chỉ tối ưu hóa các hệ thống chuyển đổi năng lượng hiện hành mà còn tạo tiền đề phát triển những khả năng mới, góp phần nâng cao hiệu suất của nhiều hệ thống điện tử công suất.

Như hình 1.1, SiC nổi trội về tính dẫn nhiệt, còn GaN có độ rộng vùng cấm và độ linh động điện tử cao nhất Linh kiện SiC vượt trội hơn linh kiện Si trong ứng dụng công suất lớn (trên 600 W) và phù hợp để chuyển đổi công suất ở mức điện áp nói trên Tuy nhiên, chế tạo SiC tốn kém Trong khi đó, linh kiện GaN được xem là thay thế tiềm năng cho thiết bị điện áp thấp đến trung bình Tuy nhiên, điện áp ngưỡng rất thấp (Vth) của linh kiện GaN HEMT vẫn là vấn đề cần giải quyết trong ứng dụng thực tế.

Bảng 1.1 chỉ ra những ưu điểm đáng kể của GaN cũng như SiC so với Si truyền thống trong các ứng dụng bán dẫn công suất

Bảng 1.1 Tính chất của một vài bán dẫn [18]

Hệ số công lý Baliga (FoM) của GaN cao hơn SiC gấp ba lần và cao hơn Si hàng nghìn lần, cho thấy ưu thế vượt trội của GaN về hiệu suất điện và khả năng chuyển đổi năng lượng Điểm nổi bật này được hỗ trợ bởi độ dẫn nhiệt cao của SiC (490 W/(cm·K)) so với Si (150 W/(cm·K)), mang lại lợi thế đáng kể trong tản nhiệt và hiệu quả tổng thể.

W/Kcm so với 1,5 W/Kcm của Si và 1,3 W/Kcm của GaN) thì GaN lại có được độ rộng vùng cấm lớn cũng như độ linh động điện tử cao nhất (𝐸 𝐺 =3,4 eV so với 1,12 eV của Si và 3,2 eV của SiC và 𝜇 𝑛 = 1800 cm 2 /V.s so với giá trị 1400 cm 2 /V.s của Si và 900 cm 2 /V.s của SiC) Độ dẫn nhiệt của GaN thấp hơn SiC, có nghĩa là thiết bị SiC sẽ hoạt động với hiệu suất tốt hơn trong điều kiện nhiệt độ cao.

Thông số kỹ thuật của linh kiện bán dẫn vùng cấm rộng

Điểm khác biệt nổi trội của GaN HEMT so với linh kiện Silic truyền thống nằm ở cấu trúc chế tạo từ các màng vật liệu bán dẫn có năng lượng vùng cấm khác nhau, gọi là chuyển tiếp dị thể Hiệu ứng này tạo ra lớp khí điện tử 2 chiều (2DEG) có độ linh động điện tử bất thường cao ở nhiệt độ phòng, cho phép HEMT hoạt động ở tần số cao hơn đáng kể so với linh kiện bán dẫn thông thường Nhờ vậy, HEMT được ứng dụng rộng rãi trong các sản phẩm tần số cao, điển hình là thiết bị radar trong ngành thông tin truyền thông.

Hằng số điện môi, 𝜀 𝑟 11,9 10,0 9,5 Độ dẫn nhiệt, 𝜆 (W/K.cm) 1,5 4,0 1,3 Điện trường tới hạn, 𝐸 𝑐𝑟𝑖𝑡 (M.V/cm) 0,3 2,2 3,3

Vận tốc điện tử bão hòa, 𝜐 𝑠𝑎𝑡 (10 7 cm/s) 1 2 2,5 Độ linh động điện tử, 𝜇 𝑛 (cm 2 /V.s) 1400 900 1800

Nồng độ hạt tải thuần, 𝑛 𝑖 (cm -3 ) 1 × 10 10 8 × 10 9 2 × 10 10

Hệ số phẩm chất tương đối so với Si 1 500 3270

14 Lớp 2DEG trong cấu trúc AlxGa1-xN /GaN được hình thành dựa trên kết quả có được từ hiệu ứng phân cực tự phát và phân cực áp điện tại lớp AlxGa1-xN Đối với cấu trúc dị thể, giá trị mật độ hạt dẫn trong lớp 2DEG điển hình là 1x10 13 cm -2 với nồng độ Al là ~ 20-30 % Một số thông số kỹ thuật của linh kiện bán dẫn vùng cấm rộng được phân tích và đánh giá như sau

1.2.1 Hệ số phẩm chất Baliga (Baliga’s Figure of merit - BFoM )

Hình 1.2 Hệ số phẩm chất của Si, SiC và GaN [22] Đường BFoM thấp hơn ứng với vật liệu có tính chất tốt hơn

Thông số phẩm chất hay hệ số phẩm chất BFoM được sử dụng để so sánh tính chất của vật liệu cho các linh kiện bán dẫn công suất Giá trị của BFoM được xác định bằng tích của điện trở linh kiện nhân với tổng điện tích bề mặt cực cổng (𝑅 ∗ 𝑄) tại một giá trị điện áp và dòng điện cần thiết để chuyển mạch Thông thường BFoM “đơn cực” hoặc “Baliga”, được xác định bởi công thức [23] :

4 (1.1) trong đó 𝑉 𝐵 là điện áp đánh thủng, 𝑅 𝑜𝑛,𝑠𝑝 là điện trở của linh kiện ở trạng thái BẬT nhân với diện tích linh kiện, 𝜀 𝑠 là hằng số điện môi của chất bán dẫn, 𝜇 𝑛 là độ linh động của điện tử và 𝐸 𝐶 là điện trường tới hạn

15 Giá trị BFoM thấp hơn dẫn đến hiệu suất cao hơn trong bộ chuyển đổi DC-DC tần số cao [24] Hình 1.2 cho thấy đường BFoM cho ba vật liệu nói trên [25] GaN và SiC có hệ số phẩm chất được cải thiện rõ rệt so với Si [26]

1.2.2 Hiệu suất chuyển đổi điện

Trong quá trình chuyển đổi, tổn hao điện năng có thể được phân loại thành 2 dạng chính là tĩnh và động Tổn hao động là do quá trình nạp và phóng điện của tụ ký sinh (C) trong quá trình chuyển mạch [27] Trong trường hợp của transistor, điện dung ký sinh bao gồm điện dung đầu vào (𝐶 𝑖𝑛 ) và điện dung đầu ra (𝐶 𝑜𝑢𝑡 ) Điện dung đầu vào thường có giá trị cao hơn, và có thể chi phối tổn hao công suất động trong các ứng dụng điện áp thấp Tuy nhiên, tổn hao công suất do điện dung đầu ra sẽ chiếm ưu thế và có thể rất lớn khi các thiết bị sử dụng điện áp cao [28] Vì vậy, tổn hao động sẽ được xác định như sau:

𝑃 𝑑𝑦𝑛𝑎𝑚𝑖𝑐 = 𝑓𝐶 𝑜𝑢𝑡 𝑉 𝐵 2 (1.3) Trong đó, 𝑓 là tần số chuyển mạch và 𝑉 𝐵 là điện áp đánh thủng

Hình 1.3 Mối liên hệ giữa điện trở bật với điện áp đánh thủng cực đại của 3 loại vật liệu Si, Sic và GaN [22]

Tổn hao tĩnh xảy ra khi có điện áp phân cực V đặt vào và xuất hiện dòng điện

I đi qua linh kiện ở chế độ BẬT (ON) Công suất tĩnh điện được xác định là:

Trong trường hợp của cả diode và transitor, tổn thất công suất tĩnh chủ yếu là do điện trở bật Ron của vùng trôi Điện trở bật Ron là giá trị điện trở cần thiết để dòng điện chạy qua vùng trôi khi transitor hoặc diode ở trạng thái dẫn.

Để thiết kế linh kiện bán dẫn tối ưu, cân bằng và tối ưu hóa giữa điện trở BẬT và điện áp đánh thủng là cần thiết Sự cân bằng này đảm bảo điện áp đánh thủng cao, ngăn ngừa hỏng linh kiện do quá điện áp.

Nếu muốn có điện áp đánh thủng cao hơn, cần phải thiết kế linh kiện sao cho kích thước vùng trôi lớn hơn, có nghĩa là tăng của chiều dài và diện tích mặt cắt của linh kiện Tuy nhiên, việc tăng chiều dài vùng trôi sẽ dẫn đến tăng điện trở BẬT, cụ thể như sau:

𝑞𝜇 𝑛 𝑁 𝐷 (1.4) trong đó 𝜌 là điện trở suất của vật liệu, 𝐿 𝑁 chiều dài kênh dẫn, và mối quan hệ sau đây thu được giữa điện trở BẬT riêng và điện áp chặn:

𝑠 𝜇 𝑛 𝐸 𝑐𝑟 3 (1.5) Trong phương trình (1.5), 𝜇 𝑛 là độ linh động của các điện tử trong vùng trôi

Như vậy, điện áp chặn cao hơn yêu cầu một lớp vùng nghèo rộng hơn, dẫn đến kích thước vùng trôi dài hơn với điện trở lớn hơn khi linh kiện ở trạng thái BẬT Độ linh động của hạt tải trong kênh dẫn của linh kiện HEMT có thể đạt giá trị khoảng 2000 cm 2 /Vs, cao hơn gần 100 lần so với trường hợp độ linh động của điện tử trong kênh dẫn của SiC MOSFET Đây là một lợi thế rất lớn về khả năng đạt được các giá trị điện trở BẬT thấp, đặc biệt, khi các linh kiện có diện tích nhỏ hơn nhiều Mối quan hệ giữa điện trở BẬT và điện áp đánh thủng, xác định điện áp chặn lớn nhất theo vùng trôi, được minh họa trong hình 1.3 Biểu đồ này cũng cho biết thêm rằng tổn hao tĩnh của thiết bị sử dụng linh kiện SiC cao hơn thiết bị tương ứng sử dụng linh kiện GaN 10 lần, dẫn đến hiệu suất sử dụng điện thấp hơn [28]

Tuy nhiên, điện áp đánh thủng cao hơn không đồng nghĩa với việc GaN phù hợp hơn cho ứng dụng điện áp cao Điện áp này chỉ đạt được khi GaN được chế tạo trên đế bán dẫn đơn tinh thể GaN, dẫn đến giá thành cao Do đó, hầu hết linh kiện GaN hiện nay sử dụng màng mỏng GaN trên đế Si, cho phép mở rộng quy mô và giảm giá thành nhưng điện áp đánh thủng thấp hơn.

17 áp đánh thủng chỉ đạt khoảng 1000 V do sự không tương thích về cấu trúc và hằng số mạng tinh thể giữa các lớp vật liệu bán dẫn và đế Si

Như vậy, tìm kiếm các giải pháp công nghệ để loại bỏ những sai hỏng và các điểm không tương thích về cấu trúc mạng tinh thể trong các lớp bán dẫn GaN trên nền Si để làm tăng điện áp đánh thủng của linh kiện là các vấn đề quan trọng trong công nghệ chế tạo vật liệu và linh kiện GaN HEMT

1.2.3 Công nghệ chế tạo phiến bán dẫn GaN Đế bán dẫn được sử dụng để lắng đọng vật liệu bán dẫn GaN lên trên thường là Si, nhưng có thể sử dụng các vật liệu khác như SiC, Sapphire hoặc kim cương Để lắng đọng lớp GaN trên đế bán dẫn khác loại, một lớp đệm phải được lắng đọng để làm giảm sự biến dạng cấu trúc giữa GaN và vật liệu khác do sự không tương thích về cấu trúc và hằng số mạng tinh thể Lớp đệm này bao gồm một số màng mỏng như GaN, AlxGa1-xN và AlN

Tổng quan về transistor dựa trên bán dẫn có độ linh động điện tử cao

1.3.1 Cấu trúc HEMT cơ bản

Các linh kiện HEMTs dựa trên bán dẫn nhóm III-V truyền thống được quan tâm nghiên cứu nhằm ứng dụng cho lĩnh vực điện, điện tử cao tần và công suất lớn

Trái ngược với Si – FET truyền thống, kênh dẫn trong GaN HEMT hình thành do:

(1) hiện tượng phân cực điện và phân cực tự phát xảy ra trong bán dẫn họ nitride và

(2) sự thay đổi đột ngột giữa vùng cấm và vùng hóa trị trong chuyển tiếp dị thể Điều này hình thành lớp khí điện tử 2 chiều (2DEG) trong lớp vật liệu GaN, lớp 2DEG này đóng vai trò là kênh dẫn của linh kiện [21]

Mặt cắt ngang của một linh kiện điển hình AlxGa1-xN/GaN HEMT được thể hiện như trong hình 1.4

Hình 1.4 Sơ đồ cấu trúc của Al x Ga 1-x N/GaN HEMT [30]

Tiếp xúc kim loại tại cực nguồn và cực máng đều cần là tiếp xúc Ohmic, điện áp đặt giữa chúng điều khiển dòng hạt tải qua kênh dẫn theo phương song song với bề mặt linh kiện Cực nguồn thường được nối đất và cực máng được đặt điện áp dương, do đó buộc các điện tử trong 2DEG chạy từ nguồn đến máng Điện áp giữa cực máng và cực nguồn được gọi là 𝑉 𝐷𝑆 , trong khi điện áp giữa cực cổng và cực nguồn được gọi là 𝑉 𝐺𝑆

19 Cực cổng là một tiếp xúc kim loại/bán dẫn dạng Schottky (rào thế Schottky)

Cực cổng Schottky điều khiển điện áp bên dưới tiếp xúc, khi điện áp âm được đặt vào cực cổng, nồng độ hạt tải trong kênh dẫn giảm Nếu điện áp âm đủ lớn, kênh dẫn sẽ cạn kiệt hạt tải, không còn dòng điện dịch chuyển giữa cực máng và cực nguồn Điện áp cực cổng để đạt trạng thái khóa kênh được gọi là điện áp ngưỡng (𝑉 𝑡ℎ ) Điện áp ngưỡng âm tương ứng với transistor chế độ nghèo (D-mode HEMT), trong khi điện áp ngưỡng dương ứng với transistor HEMT chế độ tăng cường (E-mode).

Linh kiện AlxGa1-xN/GaN HEMTs thông thường là transistor chế độ D-mode Trong điều kiện thực tế của luận án, linh kiện HEMT ở chế độ nghèo được lựa chọn để tiến hành nghiên cứu Do đó, luận án hướng tới nghiên cứu công nghệ chế tạo các điện cực tiếp xúc, lớp ô-xít ứng dụng cho cấu trúc MOS cũng như tiến hành mô phỏng nhằm chế tạo được linh kiện HEMT với điện áp ngưỡng thấp

1.3.2 Phân cực tự phát và phân cực áp điện

Cấu trúc tinh thể của GaN là lục giác (hexagonal) hoặc wurtzite, trong cấu trúc đó có các lớp lục giác xếp chặt, xen kẽ nhau, cứ một một lớp nguyên tử Ga và một lớp nguyên tử Nitơ như hình 1.5(a)

Hình 1.5 a) Cấu trúc tinh thể của mặt Ga(Al) cấu trúc wurzite của Al x Ga 1-x N b) Sự phân cực sinh ra điện tích cảm ứng bề mặt và hướng của phân cực tự phát và phân cực áp điện trong mặt Ga của cấu trúc dị thể Al x Ga 1-x N /GaN biến dạng [30]

Sự bất đối xứng đảo kéo theo sự phân cực ion mạnh của các liên kết cộng hóa trị dẫn đến hiện tượng phân cực điện tự phát, và các vectơ phân cực điện dọc

Hiện tượng phân cực tự phát (𝑃 𝑠𝑝) xảy ra khi không đặt điện trường ngoài Nó là kết quả của việc phân cực vĩ mô theo phương trục c của vật liệu bán dẫn, dẫn đến sự phân cực theo cùng phương đó Khi một lớp rào thế AlxGa1-xN mỏng được lắng đọng trên lớp bán dẫn, hiệu ứng phân cực tự phát này đóng vai trò quan trọng.

GaN thì cả hai lớp này chịu ứng suất 𝜎 có tác dụng kéo dãn ra hoặc nén lại do sự không tương thích của mạng tinh thể Ứng suất 𝜎 này gây ra sự phân cực điện Piezo hay phân cực áp điện làm cho cấu trúc không còn hoàn hảo nữa, với vectơ phân cực 𝑃 𝑝𝑒

Tăng nồng độ Al trong lớp AlxGa1-xN thì kéo theo độ phân cực áp điện cũng tăng lên Hình 1.5b cho thấy sự hình thành vùng điện tích cảm ứng bề mặt do phân cực và hướng của véc-tơ phân cực tự phát và phân cực áp điện tại mặt nguyên tử Ga bị kéo giãn trong cấu trúc AlxGa1-xN GaN Mật độ điện tích cảm ứng do diện tượng phân cực, 𝛿 (C/cm 2 ) liên hệ với các véc-tơ phân cực qua phương trình (1.6):

Bằng cách tăng hàm lượng Al trong lớp AlxGa1-xN dẫn đến sự gia tăng mật độ điện tích cảm ứng (𝛿) Sự khác biệt về độ rộng vùng cấm giữa AlxGa1-xN và GaN tạo nên chênh lệch năng lượng vùng dẫn lớn (𝐸 𝐶), dẫn đến hiệu ứng cong xuống của dải năng lượng về phía GaN Hiệu ứng này tạo ra một giếng thế trong lớp GaN tại vùng chuyển tiếp AlxGa1-xN/GaN.

Biểu đồ vùng minh họa sự giao nhau giữa các hợp chất bán dẫn AlxGa1-xN/GaN hoặc AlN trong cấu trúc chuyển tiếp dị thể Tại điểm giao nhau, xảy ra chồng chất điện tử, hình thành lớp khí điện tử二维 (2DEG) trên bề mặt Lớp 2DEG này đóng vai trò quan trọng trong các ứng dụng điện tử và thiết bị bán dẫn hiện đại.

21 Giá trị điện tích cảm ứng bề mặt tổng cộng do phân cực gây ra là giống nhau trong các cấu trúc dị thể ứng với các loại phân cực khác nhau xét với cùng một nồng độ Al và cùng mức độ biến dạng của lớp rào thế Đối với cấu trúc AlxGa1-xN/GaN mà lớp GaN chưa được pha tạp, mật độ điện mặt n s (x) có thể được tính thông qua điện tích cảm ứng tổng cộng 𝛿(𝑥) theo phương trình (1.7) [31]:

𝑑 𝐴𝑙𝑥𝐺𝑎1−𝑥𝑁 𝑞 2 ) [𝑞𝜃 𝑏 (𝑥) + 𝐸 𝐹 (𝑥) − ∆𝐸 𝑐 (𝑥)] (1.7) Trong đó, 𝑞 : điện tích nguyên tố

𝜖 0 : hằng số điện môi của chân không 𝜖 𝑟 : hằng số điện môi của lớp AlxGa1-xN 𝑑 𝐴𝑙 𝑥 𝐺𝑎 1−𝑥 𝑁 : độ dày của lớp rào

𝑞𝜃 𝑏 (𝑥) : độ cao hàng rào thế Schottky 𝐸 𝐹 : mức Fermi ứng với rìa của vùng dẫn GaN

∆𝐸 𝑐 : độ chênh năng lượng vùng dẫn tại phân biên AlxGa1-xN/GaN

Hình 1.7 Mật độ điện mặt, n s phụ thuộc vào chiều dày d của lớp rào thế Al x Ga 1-x N, ứng với một số giá trị khác nhau của nồng độ Al [30]

Nồng độ 2DEG trong cấu trúc AlxGa1-xN/GaN pha tạp phụ thuộc mạnh vào hàm lượng Al của lớp rào thế AlxGa1-xN, và còn phụ thuộc vào cả độ dày của lớp đó [32] Kết quả mô phỏng sự phụ thuộc của nồng độ 2DEG vào nồng độ Al trong lớp rào thế AlxGa1-xN (hình 1.7) thể hiện rõ điều này Để đạt được mật độ công suất cao cho linh kiện RF hay thiết bị vi sóng, cấu trúc dị thể AlxGa1-xN/GaN cần phải có nồng độ cao cao [32], [33] Tuy nhiên, khi nồng độ Al tăng càng cao, việc tạo các tiếp xúc Ohmic càng khó khăn Hiện tại, nồng độ Al đã được nâng lên tới 40 - 50%

MÔ PHỎNG VẬT LIỆU GaN VÀ LINH KIỆN HEMT

Mở đầu

Công nghệ sản xuất linh kiện vi điện tử tổng hợp nhiều quy trình, từ thực nghiệm, mô phỏng đến kiểm tra thông số Quá trình này đòi hỏi hiểu biết sâu về tính chất vật lý, hóa học, cơ học của vật liệu Ngoài ra, còn cần thiết kế và chế tạo linh kiện, đồng thời ứng dụng các thành tựu công nghệ mới và hoàn thiện các công nghệ cũ để tạo ra sản phẩm chất lượng Nắm vững quy trình chế tạo, dù là đơn giản nhất, cũng là chìa khóa để thành thạo công nghệ sản xuất linh kiện vi điện tử.

Các nhà sản xuất linh kiện bán dẫn luôn phải đối mặt với thách thức trong việc phát triển các quy trình công nghệ trong những hạn chế nghiêm ngặt về thời gian và chi phí Một yếu tố quan trọng ảnh hưởng đến thời gian và chi phí nghiên cứu là số lượng phiến bán dẫn cần thiết được sử dụng để hoàn thành quá trình phát triển công nghệ mới Bằng phương pháp mô phỏng và tối ưu hóa quy trình công nghệ, cũng như cải tiến tính năng kỹ thuật của linh kiện trước khi triển khai thực nghiệm sẽ làm giảm số lượng lớn phiến bán dẫn cho nghiên cứu, tiết kiệm thời gian và chi phí nghiên cứu Hơn nữa, quá trình mô phỏng cung cấp cho các kỹ sư thiết kế linh kiện những hiểu biết quan trọng về hoạt động của các thiết bị bán dẫn, từ đó có thể phát triển và sáng tạo các linh kiện mới, cải thiện thiết kế của các linh kiện hiện có Về lý thuyết, bất kỳ sự vật, hiện tượng nào được mô tả bằng dữ liệu và phương trình toán học đều có thể được mô phỏng trên máy tính Qua đó chúng ta không chỉ kiểm định, giải thích thực nghiệm mà còn dự đoán về những hệ chưa có trên thực tế

Phương pháp mô hình hóa/mô phỏng trở nên phổ biến và trở thành một chuẩn thực hành cho quá trình thiết kế, chế tạo vật liệu và linh kiện và được xử lý “ảo” trên

“máy tính” trước khi tiến hành thực nghiệm trên thực tế Để đạt được các kết quả mô phỏng vật liệu và linh kiện bán dẫn một cách chính xác, phương pháp tiếp cận dựa trên các phương trình vật lý như cặp hệ phương trỡnh Schrửdinger-Poisson được sử dụng Đớch hướng tới của quỏ trỡnh mụ phỏng là tối ưu hóa cấu trúc và thiết kế linh kiện HEMT với các tính chất đặc trưng

38 cần thiết Do đó, trong luận án, tác giả cùng tập thể hướng dẫn sử dụng các phương pháp mô phỏng khác nhau bao gồm:

 Mô phỏng Động lực học phân tử nhằm mô phỏng hệ vật liệu ba nguyên AlxGa1-xN thông qua việc mô tả tương tác giữa các hạt phân tử bằng các phương trình vật lý tương ứng Từ đó, chúng tôi sẽ thu được các thông tin vĩ mô như cấu trúc, tính chất cơ học của hệ vật liệu và có thể áp dụng cho các mô phỏng khác cũng như quá trình chế tạo thử nghiệm Bên cạnh đó, luận án cũng tiến hành mô phỏng vật liệu HfO2 áp dụng cho cho cấu trúc MOS và MOS – HEMT

 Mô phỏng Nguyên lý ban đầu được sử dụng để tối ưu hóa cấu trúc phân lớp AlGaN/AlN/GaN để cải thiện các đặc tính của linh kiện

 Xây dựng mô hình mô phỏng linh kiện AlGaN HEMT và linh kiện MOS – HEMT với các ô-xít khác nhau bằng phần mềm Matlab nhằm khảo sát đặc trưng điện áp (I – V), hệ số truyền dẫn (Gm) cũng như ảnh hưởng của chiều dày lớp ô-xít lên điện áp ngưỡng của linh kiện trước khi tiến hành chế tạo thử nghiệm.

Mô phỏng động lực học phân tử - Molecular Dynamics

2.2.1 Hệ ba nguyên Al x Ga 1-x N

AlxGa1-xN là vật liệu bán dẫn nhóm III-V có tính chất quang điện tử đặc biệt, bao gồm độ linh động điện tử cao và vùng cấm quang rộng Các màng mỏng VĐH AlxGa1-xN trong suốt có tiềm năng ứng dụng trong các linh kiện điện tử thế hệ mới Kỹ thuật phún xạ trong môi trường khí N2 trên đế Si ở nhiệt độ thấp có thể tạo ra AlN và GaN Vận dụng phương pháp ĐLHPT, nghiên cứu đã mở rộng mô phỏng từ GaN và AlN sang hệ vật liệu ba nguyên AlxGa1-xN.

Hệ vật liệu Al 1−x Ga x N được sử dụng trong nghiên cứu này gồm 4000 nguyên tử với 2000 nguyên tử N, 2000x nguyên tử Ga và 2000(1 − x) nguyên tử Al trong

39 ô hình lập phương với điều kiện biên tuần hoàn Thế tương tác cặp Morse được sử dụng cho Ga-N, Al-N:

𝑅 − 1)]} (2.1) Tương tác giữa N-N, Al-Al, Ga-Ga và Al-Ga có dạng

Công thức (2.2) tính thế dựa trên khoảng cách giữa các nguyên tử (𝑟 𝑖𝑗 ), điện tích nguyên tử (e), điện tích hiệu dụng của Ga (𝑞 𝐺𝑎 ), Al (𝑞 𝐴𝑙 ) và N (𝑞 𝑁 ) Các thông số tính toán được thống kê trong Bảng 2.1, đảm bảo phù hợp với phân bố xuyên tâm thực nghiệm Tương tác Cu-lông được tính bằng phương pháp gần đúng tổng Ewald.

Bảng 2.1 Các thông số dùng tính thế năng tương tác sử dụng cho hệ AlGaN

Thuật toán Verlet với bước thời gian 1,0 fs được sử dụng để ủ nhiệt các mẫu Al1−xGaxN tại thể tích không đổi Các mẫu với nồng độ Al khác nhau có khối lượng riêng lần lượt là 2,96; 3,61; 4,26; 4,90; 5,55 gcm−3, tương ứng với x = 0; 0,25; 0,50; 0,75 và 1 Khi x = 0, mẫu là vật liệu GaN, x = 1 là AlN Các cấu hình ban đầu được xây dựng bằng phương pháp động lực học Hamilton Mô hình động lực học đạt trạng thái cân bằng sau 10000 bước phục hồi tĩnh ở 0 K từ cấu hình ngẫu nhiên ban đầu của các nguyên tử trong hình hộp mô phỏng Sau đó, hệ được ủ nhiệt qua 50000 bước động lực học Hamilton để đạt được trạng thái cân bằng trong phạm vi nhiệt độ mong muốn.

Để xác định thông số cấu trúc của hệ AlGaN, mẫu được nung nóng đến 5000 K trong điều kiện thể tích và nhiệt độ không đổi Sau đó, mẫu được làm nguội đến 300 K trong 0,47 ns Từ hàm phân bố xuyên tâm, bán kính cắt được xác định là vị trí cực tiểu đầu tiên sau cực đại đầu tiên của hàm gAl−N(r) và gGa−N(r) Lỗ hổng được định nghĩa là một quả cầu tiếp xúc với bốn nguyên tử mà không giao với bất kỳ nguyên tử nào khác Thể tích lỗ hổng được xác định bằng cách gieo 300.000 điểm ngẫu nhiên trong ô mô phỏng và đếm số điểm nằm trong lỗ hổng, ký hiệu là nLH.

V là thể tích của ô mô phỏng Thể tích của đám lỗ hổng được tính bởi 𝑉 𝐿𝐻 = 𝑉 ∗ 𝑛 𝐿𝐻 /300000

Hình 2.1 biểu diễn các hàm phân bố xuyên tâm (PBXT) cặp 𝑔 𝛼−𝛽 (𝑟)của các mẫu Al 1−x Ga x N trong nghiên cứu này Có thể nhận thấy, đường đặc trưng của tất cả các mẫu là điển hình cho vật liệu VĐH Hàm PBXT cặp (hình 2.1) và hàm PBXT tổng thể (hình 2.2) cho thấy rằng đỉnh nhọn đầu tiên trong hàm PBXT tổng liên quan tới liên kết Ga − N và Al − N và đỉnh rộng xung quanh 2,8 Å liên quan tới các thành phần liên kết còn lại bao gồm Ga − Ga, Ga − Al, Al − Al và N − N Đối với mẫu 𝐴𝑙 0.25 𝐺𝑎 0.75 𝑁, quan sát hình 2.1(a) ta thấy độ dài liên kết Ga − N, Al − N và N − N lần lượt là 1,87; 1,82 và 2,81 Å Độ dài cặp liên kết Ga − N chỉ lớn hơn một chút so với cặp liên kết Al − N ứng với mọi thành phần Al trong các mẫu nghiên cứu So sánh với độ dài liên kết Ga − N trong vật liệu VĐH, nano tinh thể và tinh thể GaN là 1,94 ± 0,02 Å, ta có thể nhận thấy độ dài liên kết Ga − N của mẫu vật liệu trong nghiên cứu mô phỏng này có giá trị gần đúng với giá trị thực nghiệm

[75], [76], [77] Thêm vào đó, khi thay đổi tỷ phần nguyên tử Al trong hệ, chiều dài liên kết của Ga − N thay đổi rất ít (giá trị dao động xung quanh 1,87 ± 0,02 Å) Điều này có thể được giải thích dựa trên sự tương đồng về mặt cấu trúc nguyên tử của Ga và Al: chúng đều là kim loại hóa trị 3 và có bán kính nguyên tử xấp xỉ bằng nhau

So sánh cực đại của hàm PBXT cặp trên hình 2.1(b) và 2.1(c) ta thấy liên kết Ga −

Các liên kết Ga-N và Al-N mạnh hơn một chút so với liên kết Ga-Ga và Al-Al Cực tiểu đầu tiên của hàm g Ga-N(r) và g Al-N(r) đều nhỏ hơn cực đại đầu tiên của hàm g N-N (r), g Ga-Ga (r), g Ga-Al (r) và g Al-N (r) Do đó, có thể kết luận rằng ở trật tự gần, các nguyên tử kim loại (Ga và Al) đều được bao quanh bởi các nguyên tử N.

Hình 2.1 Hàm phân bố xuyên tâm cặp của AlN, GaN và Al 0,5 Ga 0,5 N

Trong vật liệu vô định hình, mật độ trật tự được đặc trưng bởi sự phân bố rộng của hàm phân bố góc liên kết (ADF) Nghiên cứu này đã thực hiện phép tính để chứng minh cho điều này trong hệ vật liệu AlxGa1-xN.

Hình 2.2 Hàm phân bố xuyên tâm tổng thể của hệ Al 1-x Ga x N

Hình 2.3 biểu diễn hàm PBGLK của các mẫu Al 1−x Ga x N VĐH PBGLK N − Ga(Al) − N trong các mẫu có Ga thể hiện rõ có hai đỉnh cực đại ở khoảng 91,5º và 112,5º Quan sát tương tự đã được nghiên cứu bởi nhóm của Cai và Drabold [71] và nhóm Bakir [78] cho các mẫu có chứa GaN VĐH Kết hợp với kết quả phân tích PRDF trên đây, ta có thể kết luận rằng trong trật tự gần, N − Ga(Al) − N có xu hướng tạo thành cấu trúc tứ diện gần như hoàn hảo (tứ diện hoàn hảo có góc liên kết khoảng 109,4 º và bốn liên kết có độ dài bằng nhau) Chúng tôi sẽ cần những phân tích kỹ hơn để tìm nguyên nhân của đỉnh phân bố góc ở khoảng 91,5º

Hình 2.3 Hàm phân bố góc liên kết N-Ga(Al)-N trong hệ Al 1-x Ga x N

Các nguyên tử Al và Ga trong mạng tinh thể wurtzite của AlN và GaN có số phối trí với các nguyên tử loại khác bằng 4 Trong mẫu vật nghiên cứu, số phối trí của Ga và Al đối với các nguyên tử N thu được dao động từ 2 đến 6 Số phối trí phổ biến nhất là 4 Bảng 2.2 thể hiện kết quả phân tích số phối trí trung bình (𝑍 𝐴−𝐵) của các nguyên tử B xung quanh các nguyên tử A.

Bảng 2.2 Tỷ phần các đơn vị cấu trúc, tỷ lệ thể tích lỗ hổng chiếm chỗ và số phối trí trung bình trong hệ vật liệu Al 1-x Ga x N

Mẫu GaN Al 0,25 Ga 0,75 N Al 0,5 Ga 0,5 N Al 0,75 Ga 0,25 N AlN

Tỷ phần các đơn vị cấu trúc

Số phối trí trung bình

Tỷ lệ thể tích lỗ hổng chiếm chỗ

Tỷ phần đơn vị cấu trúc GaNx được xác định là 𝑛 𝐺𝑎𝑁 𝑥 /𝑛 𝐺𝑎, trong đó 𝑛 𝐺𝑎 là tổng số nguyên tử Ga trong mẫu Tương tự, tỷ phần đơn vị cấu trúc AlNx được biểu diễn là 𝑛 𝐴𝑙𝑁 𝑥 /𝑛 𝐴𝑙 Các giá trị này được trình bày trong Bảng 2.2, giúp thể hiện sự thay đổi trong tỷ phần các đơn vị cấu trúc khác nhau khi giá trị x trong GaNx và AlNx thay đổi từ 3 đến 6.

Hình 2.4 Phân bố bán kính lỗ hổng trong các mẫu Al 1-x Ga x N VĐH ở 300K.

Hình 2.5 Hình ảnh lỗ hổng phân bố trong các mẫu Al 0,5 Ga 0,5 N

45 Phân bố bán kính lỗ hổng được phân tích nhằm đánh giá độ xốp của mẫu vật liệu Kết quả phân tích cho mẫu Al 1−x Ga x N (với 𝑥 = 01) được thể hiện trên hình 2.4 Tỷ lệ thể tích lỗ hổng chiếm chỗ trong mẫu được đánh giá thông quả tỷ số

𝑉 𝐿𝐻 /𝑉 Kết quả phân tích cho thấy giá trị này nằm trong khoảng từ 0,210,26 Hình 2.5 mô tả hình ảnh các lỗ hổng phân bố trong mẫu Al 0,5 Ga 0,5 N Ta có thể nhận thấy, sự phân bố lỗ hổng khá đều đặn trong mẫu

2.2.2 Nghiên cứu mối tương quan cấu trúc và tính chất cơ học của HfO 2 vô định hình dưới tác động của áp suất

Cấu hình ban đầu chứa 2000 nguyên tử Hf và 4000 nguyên tử oxy trong một ô lập phương với mật độ 10,2 gcm -3 với điều kiện không có hai nguyên tử nào gần nhau hơn 1,0 Å Thế sử dụng là thế tương tác cặp Morse-KBS như đã đề cập trong nghiên cứu trước đây của chúng tôi [79] Tương tác Coulomb tầm xa được tính toán theo phương pháp gần đúng Ewald Summation, được áp dụng cho các điều kiện biên tuần hoàn ba chiều Thuật toán Verlet với bước thời gian 1,5 fs được áp dụng ở áp suất không đổi Phương pháp tỉ lệ được áp dụng trong quá trình mô phỏng để kiểm soát nhiệt độ của hệ Cấu hình ban đầu đã được cân bằng sau 50000 bước phục hồi tĩnh và được ủ nhiệt trong 50000 bước tiếp theo ở 5000 K Sau đó, các mẫu được làm lạnh xuống 300 K trong vòng 470000 bước có hoặc không có tác động của áp suất trong quá trình làm lạnh (𝑃 = 0 − 100 GPa) Để xác định số phối trí

(CN), phân bố góc liên kết (BAD), đơn vị cấu trúc liên kết HfOx và OHfy, chúng tôi đã sử dụng điểm bán kính cắt, 𝑅 𝑐(𝐻𝑓−𝑂) = 2,57 Å, cực tiểu đầu tiên sau đỉnh của hàm phân bố xuyên tâm Hf–O Ứng suất căng mô phỏng với tốc độ biến dạng 2 × 10 11 s −1 được tính toán chi tiết [80]

Nghiên cứu các thuộc tính cấu trúc và điện tử của màng siêu mỏng nano GaN bằng phương pháp Nguyên lý ban đầu

Đối tượng mô hình hoá và mô phỏng được nghiên cứu trong luận án là cấu trúc đa màng bán dẫn tiếp xúc dị thể AlxGa1-xN/GaN, trong đó các tham số vật liệu là nồng độ x và bề dày lớp rào AlxGa1-xN cần được tìm kiếm và tối ưu thông qua các giải pháp để giảm thiểu dòng rò và/hoặc số lượng bẫy (trap) giữa các tiếp xúc Do độ linh động điện tử trong kênh dẫn là đại lượng có thể đo trực tiếp từ thực nghiệm, nên quy tắc thử nghiệm cho các thiết kế linh kiện AlxGa1-xN/GaN HEMTs là xác

51 định nồng độ Al trong lớp rào AlxGa1-xN, bề dày lớp đệm và ảnh hưởng của mật độ khuyết tật

Hình 2.10 mô tả mô hình nghiên cứu và mô phỏng các đặc trưng vật liệu tạo nên các đa lớp tiếp xúc dị chất dạng AlxGa1-xN/GaN trong vùng họat động của linh kiện Phương pháp tiếp cận là tối ưu hóa cấu trúc phân lớp AlxGa1-xN/AlN/GaN nhằm cải thiện các đặc tính vật liệu như nồng độ hạt tải và hiệu suất vận chuyển hạt tải của linh kiện Các đặc tính cấu trúc, điện tử và nhiệt điện của lớp AlxGa1- xN/AlN/GaN được nghiên cứu bằng lý thuyết phiếm hàm mật độ (DFT)

Hình 2.10 Cấu trúc các màng mỏng GaN HEMT được sử dụng cho quá trình mô phỏng

Như chúng ta đã biết, hai phương trình Schrodinger và Poisson liên kết với nhau thành một cặp, tức là nghiệm của phương trình này làm tham số đầu vào của phương trình kia và ngược lại, nên nghiệm của các hệ phương trình này được giải thông qua phương pháp tự hợp (còn gọi là tự tương thích – self-consistently) Các bước giải phương trình Schrodinger với một giá trị điện thế bên ngoài và phân bố điện tích trong linh kiện sẽ xác định được hàm sóng của điện tử, từ đây sẽ thiết lập được phân bố của điện tích (trong trường hợp này là phân bố của lớp 2DEG hình thành ở trong kênh dẫn, dưới tác dụng của điện trường ngoài) Phân bố điện tích này lại là thông số đầu vào cho phương trình Possion với hàm điện thế theo không gian

Hình 2.11 Sơ đồ khối quá trình giải tự thích cặp phương trình Schrodinger và Possion

Các thuật toán mô phỏng được dựa trên tài liệu từ các dự án nghiên cứu về linh kiện điện tử nano của Mỹ (NanoHub), Canada (Nano2D) và EU (NextNano3) Ngoài ra, còn có các phần mềm miễn phí từ các nhóm hợp tác quốc tế như DFTB-NEGF (Đức) và tiberCAD (Ý).

Hình 2.12 Sơ đồ khối của quá trình mô phỏng GaN HEMT.

Bảng 2.3 Thông số cấu trúc super cell

(lớp đệm) (bề dày nm)

Trong luận án này, với sự hỗ trợ của nhóm nghiên cứu đứng đầu bởi GS.TS

Vũ Ngọc Tước, chúng tôi đã nghiên cứu đặc tính điện tử và nhiệt điện của cấu trúc vùng năng lượng màng mỏng nhằm tối ưu hóa các thông số cấu trúc phân lớp và nồng độ Al(x) Trong quá trình mô phỏng, độ dày của lớp mũ (cap), lớp đệm (spacer), lớp rào (barrier), lớp kênh dẫn (channel) và thành phần hợp kim (x) được thay đổi để khảo sát tính chất của vật liệu và linh kiện (bảng 2.3)

Hình 2.13 Cấu trúc của Al 0,25 Ga 0,75 N với 96 nguyên tử supercell

Hình 2.14 Cấu trúc của Al 0,33 Ga 0,67 N với 72 nguyên tử supercell

Hình 2.15 Sự phụ thuộc của nồng độ hạt tải vào nhiệt độ

Hình 2.16 Sự phụ thuộc của độ dẫn điện vào mật độ hạt tải

Hình 2.17 Sự phụ thuộc của độ dẫn điện vào nhiệt độ

Quan sát Hình 2.17, ở nhiệt độ phòng, mẫu M2 thể hiện độ dẫn điện tốt nhất trong khi mẫu N có độ dẫn điện kém hơn Điều này chỉ ra sự cải thiện hiệu suất của linh kiện khi thêm lớp AlN giữa AlxGa1-xN/GaN Ngoài ra, mẫu M3 và M4 có độ dẫn điện thấp hơn mẫu M1 và M2 Do đó, thành phần hợp kim Al0,25Ga0,75N cho kết quả tốt hơn so với Al0,33Ga0,67N Đối với mẫu M2 có độ dẫn điện tối ưu, độ dày lớp mũ nên khoảng 1 nm Tuy nhiên, do hạn chế của công nghệ chế tạo, chúng tôi đã chọn lớp mũ dày khoảng 2 nm Về lớp rào, thành phần hợp kim tối ưu là Al0,25Ga0,75N.

CHẾ TẠO THỬ NGHIỆM LINH KIỆN HEMT

Mô tả chung về quy trình công nghệ chế tạo linh kiện GaN HEMT

Để chế tạo linh kiện GaN HEMT có giá trị dòng máng cao, tốc độ cao và nhiễu thấp, vấn đề cần giải quyết là điện trở tiếp xúc Ohmic ở cực nguồn và cực máng Để có điện trở tiếp xúc Ohmic thấp trong cấu trúc bề mặt có chiều cao rào thế Schottky lớn như n-GaN, cần một lớp bán dẫn pha tạp mạnh gần với tiếp xúc kim loại để tạo hiệu ứng xuyên hầm Tuy nhiên, chế tạo tiếp xúc Ohmic điện trở thấp là quy trình công nghệ phức tạp, đòi hỏi giải quyết các vấn đề về bề mặt giữa kim loại và lớp bán dẫn.

Các hiệu ứng này phụ thuộc vào độ dày/mỏng và thành phần của các lớp bán dẫn epitaxy nitride loại n cũng như phụ thuộc vào các điều kiện ủ nhiệt

3.2 Mô tả chung về quy trình công nghệ chế tạo linh kiện GaN HEMT

Trong luận án này, linh kiện GaN HEMT được nghiên cứu chế tạo trên phiến bán dẫn có cấu trúc đa lớp như hình 3.1

Hình 3.1 Sơ đồ cấu trúc đa lớp của phiến bán dẫn được sử dụng để nghiên cứu chế tạo linh kiện Al x Ga 1-x N /GaN HEMT

Hai phương pháp phổ biến để chế tạo phiến bán dẫn đa lớp dị thể là Epitaxy chùm phân tử (Molecular Beam Epitaxy - MBE) và Lắng đọng pha hơi hóa học từ hợp chất cơ kim (MOCVD) Các lớp vật liệu bán dẫn mô tả trong hình 3.1 bao gồm:

Lớp mũ (Cap layer) đóng vai trò quan trọng trong cấu trúc của HFET GaN Đây là một màng vật liệu siêu mỏng được làm từ GaN (dày từ 1-2 nm) được lắng đọng trên đầu lớp rào AlxGa1-xN để ngăn chặn quá trình oxy hóa bề mặt và giảm điện trở tiếp xúc Ohmic của điện cực nguồn và máng Do đó, lớp mũ góp phần cải thiện hiệu suất và độ bền của HFET GaN.

Lớp rào nằm giữa lớp tiếp xúc kim loại và lớp đệm, có độ dày khoảng 15-20 nm Lớp này đóng vai trò như một rào cản, được làm từ vật liệu có độ rộng vùng cấm lớn hơn lớp đệm (ví dụ: AlxGa1-xN hoặc AlN) Độ rộng vùng cấm của lớp rào thay đổi tùy thuộc vào nồng độ nhôm (giá trị x) trong màng vật liệu.

Lớp kích thích (lớp bán dẫn loại n AlxGa1-xN) với độ dày xấp xỉ 5 nm được pha tạp với Si ở nồng độ khoảng 1 × 10^19 cm^-3 nhằm mục đích tăng mật độ hạt tải.

Lớp đệm không pha tạp (buffer layer) : Bề dày ~5 nm, được làm từ vật liệu có độ rộng vùng cấm thấp hơn lớp rào, đóng vai trò một lớp cách điện hoặc một lớp GaN có điện trở cao được sử dụng nhằm đảm bảo dòng máng bão hòa hoàn hảo khi

69 kênh dẫn bị thắt, giảm tổn hao ở tần số cao và giảm nhiễu xuyên âm giữa các thiết bị liền kề

Lớp đệm hạt nhân (UID)/ lớp mầm (Nucleation layer) hoặc Lớp kênh dẫn cú bề dày ~1,5 àm phụ thuộc vào vật liệu làm đế và việc lựa chọn kỹ thuật tạo màng epitaxy (MBE hay MOCVD) Thông thường một màng tinh thể rất mỏng

AlN, AlxGa1-xN hoặc GaN sẽ được nuôi trước khi lắng đọng một lớp đệm bán cách điện GaN dầy hơn Mục đích là nhằm giảm áp lực và sự không tương thích về mạng tinh thể với lớp nền phi tự nhiên

Lớp nền: được chế tạo từ GaN và màng GaN epitaxy thường được lắng đọng trên một đế tinh thể là vật liệu nhân tạo do vật liệu GaN không tồn tại trong tự nhiên Đế (Substrate): thường là các vật liệu như SiC [97], c-plane sapphire (Al2O3) (0001) [98] hoặc Si (111) [99]

Hình 3.2 Cấu trúc của một linh kiện Al x Ga 1-x N/GaN HEMT

Cấu tạo của linh kiện GaN HEMT điển hình được thể hiện như trong hình 3.2, gồm ba điện cực - tiếp xúc kim loại/bán dẫn: điện cực nguồn (S), điện cực cổng (G), và điện cực máng (D) Trong đó, tiếp xúc kim loại – bán dẫn tại cực nguồn và

Tranzito hiệu ứng trường có 70 máng cực nhỏ, tất cả đều là Ohmic Điện áp đặt giữa chúng điều khiển dòng hạt tải chạy qua kênh dẫn song song với bề mặt linh kiện Nguồn thường được nối đất, còn máng được đặt điện áp dương, buộc các điện tử trong 2DEG chạy từ nguồn tới máng Cực cổng là tiếp xúc kim loại/bán dẫn loại Schottky.

Các bước công nghệ chính trong quy trình công nghệ thông thường chế tạo linh kiện HEMT được mô tả trong hình 3.3, bao gồm:

1) Chuẩn bị mẫu, làm sạch bề mặt phiến bán dẫn theo quy trình tiêu chuẩn 2) Quang khắc và ăn mòn tạo cấu trúc MESA

3) Chế tạo tiếp xúc Ohmic cho điện cực nguồn (D) và máng (S) sử dụng kỹ thuật bay hơi kim loại bằng chùm điện tử (EBD)

4) Quang khắc mở cửa sổ để chế tạo điện cực cổng (G) Schottky sử dụng kỹ thuật EBD

5) Ủ nhiệt và thụ động hóa bề mặt linh kiện

Trong lĩnh vực sản xuất linh kiện bán dẫn và mạch vi điện tử nói chung, các bước công nghệ không có sự khác biệt lớn đối với các quy trình công nghệ khác nhau Điểm khác biệt chính nằm ở khâu thiết kế linh kiện, thiết kế bộ MASKs và loại phiến bán dẫn sẽ sử dụng trong quá trình chế tạo linh kiện cũng như trình tự thực hiện các bước công nghệ sản xuất

Hình 3.3 Sơ đồ quy trình công nghệ thông thường chế tạo linh kiện HEMT

71 Nội dung chi tiết về quy trình công nghệ chế tạo GaN HEMT sẽ được đề cập trong phần tiếp theo.

Thiết kế bộ MASK chế tạo linh kiện HEMT

Hình 3.4 mô tả mặt cắt ngang của linh kiện HEMT theo thiết kế

Hình 3.4 Mặt cắt ngang của linh kiện HEMT theo thiết kế.

Sau khi đã xây dựng phần mềm mô phỏng và thiết kế linh kiện như đã đề cập trong chương 2 luận án này, chúng tôi đã thực hiện thiết kế, chế tạo bộ MASK dùng cho quang khắc chế tạo linh kiện HEMT MASK là dụng cụ quan trọng được sử dụng trong công nghệ chế tạo linh kiện bán dẫn và thường được làm bằng thủy tinh chất lượng cao bao gồm vùng tối và vùng sáng được gọi là các ô MASK, với vùng tối là thủy tinh có phủ thêm Crom hoặc nhũ tương Nhiệm vụ đặt ra là thiết kế ra cỏc MASK của linh kiện phải trựng khớp nhau với độ chớnh xỏc cao cỡ 1àm (đối với linh kiện được thiết kế chế tạo trong khuôn khổ Luận án), do vậy có một điểm cần chú ý là phải có dấu so MASK khi thiết kế Phần mềm Clewin được sử dụng để thiết kế MASK trên hệ điều hành Windows Để chế tạo được linh kiện GaN HEMT theo quy trình công nghệ thông thường, nhóm nghiên cứu đã thiết kế bộ gồm 03 MAKS như hình 3.4 Trong đó, MASK 1 sử dụng cho công đoạn ăn mòn, tạo cấu trúc MESA – tạo ra trên bề mặt phiến bán dẫn cấu trúc dạng đảo hình trụ nổi hoặc hình hộp chữ nhật (lớp vật liệu AlGaN cú kớch thước ~ 200 àm100 àm) MASK 2 được sử dụng để mở cửa sổ cho tiếp xúc Ohmic kim loại (Ti/Al/Pd/Au) - bán dẫn cho điện cực nguồn và máng hoặc có dạng vành tròn làm điện cực dưới của cấu trúc Schottky MASK 3 được sử

72 dụng để mở của sổ lắng đọng các màng kim loại Pt/Au tạo tiếp xúc Schottky điện cực cổng (hình 3.5)

Hình 3.5 Ô MASK dùng cho quang khắc chế tạo HEMT Để đảm bảo sự trùng khớp giữa các ô MASK cho các lần quang khắc khác nhau, cần phải thiết kế dấu so MASK

Hình 3.6.Hình ảnh của 1 lớp (MASK) được thiết kế cho việc chế tạo linh kiện HEMT.

Hình 3.7 Ảnh chụp bằng hiển vi điện tử của một vài linh kiện HEMT sau khi chế tạo

73 Hình 3.7 là ảnh chụp bằng hiển vi điện tử của các linh kiện HEM sau khi chế tạo, bao gồm các linh kiện diode Schottky (a), linh kiện một cực cổng (b) và mẫu đo điện trở (c)

Theo thiết kế, linh kiện HEMT (hình 3.7b) gồm điện cực nguồn (S), cực máng (D) và điện cực cổng (G).

Quy trình công nghệ chế tạo GaN HEMT

3.4.1 Làm sạch bề mặt mẫu bán dẫn

Trong quá trình chế tạo linh kiện bán dẫn nói chung và linh kiện GaN HEMT, quy trình xử lý và làm sạch bề mặt là rất quan trọng Hai lý do chính cần phải chuẩn bị mẫu trước bất kỳ quá trình xử lý nào bao gồm

1 Loại bỏ các lớp oxit hình thành từ sự tiếp xúc của bề mặt bán dẫn với không khí hoặc môi trường xung quanh

2 Loại bỏ các chất hoặc mảnh vụn hình thành và bám lên bề mặt trong quá trình chế tạo linh kiện

Phiến bán dẫn được sử dụng kích thước 4 inch có cấu trúc epitaxy dị thể

AlxGa1-xN/GaN (nhà sản xuất NTT – AT – Nhật Bản) có các thông số kỹ thuật như sau: Bề dày: 625 ± 25 àm; Điện trở bề mặt trung bỡnh 400 /; Nồng độ hạt tải bề mặt: 10 13 (cm -2 ); Độ linh động điện tử: ~ 2000 cm 2 /Vs; Điện áp đánh thủng: ~ 1000

V Do giá thành của phiến bán dẫn GaN rất cao, nên chỉ một mẩu nhỏ cỡ 20 mm  15 mm được sử dụng trong quá trình nghiên cứu

Hình 3.8 Làm sạch bề mặt mẫu bán dẫn theo quy trình tiêu chuẩn

Trong luận án này, quy trình làm sạch bề mặt tiêu chuẩn đã được sử dụng cho các cấu trúc AlxGa1-xN/GaN Mẫu nhỏ GaN được đặt trong một cốc có chứa axeton,

Quá trình làm sạch tiếp theo sử dụng isopropanol, một dung môi hữu cơ Tất cả các công đoạn làm sạch bằng dung môi được thực hiện trong bể siêu âm trong 10 phút để loại bỏ và làm sạch mọi chất bẩn hữu cơ khỏi bề mặt Quy trình làm sạch kết thúc bằng cách rửa mẫu bằng nước khử ion (DI) và thổi khô bằng ni tơ (N2).

Trong luận án này, kỹ thuật quang khắc được sử dụng để định dạng và chế tạo các thành phần của linh kiện GaN HEMT (điện cực nguồn, máng và cực cổng) do tính khả thi về thiết bị, thao tác tương đối nhanh và có độ chính xác căn chỉnh cần thiết cho linh kiện có kích thước tương đối lớn (> 1 μm)

Thành phần quan trọng được sử dụng trong kỹ thuật quang khắc là chất cảm quang - là một hợp chất hóa học rất nhạy với bức xạ tia cực tím Thông thường, có 2 loại chất là cảm quang là cảm quang âm và cảm quang dương Với cảm quang dương, phần lộ sáng trở nên dễ tan hơn trong dung dịch thuốc hiện (Developer)

Ngược lại, khi chiếu ánh sáng vào bề mặt chất cảm quang âm, phần lộ sáng lại trở nên khó tan hơn và sẽ được giữ lại trên bề mặt bán dẫn sau quá trình xử lý trong dung dịch thuốc hiện

Hình 3.9 Sơ đồ quá trình quang khắc sử dụng cảm quang dương và cảm quang âm

Các bước của quá trình quang khắc bao gồm:

Phủ cảm quang: Phiến bán dẫn sau khi được làm sạch theo quy trình tiêu chuẩn, sẽ được phủ chất cảm quang (Microposit S1800 photoresists 1,4àm - Nhật

Để đảm bảo độ đồng nhất của lớp phủ photoresist trên bề mặt phiến, kỹ thuật quay phủ được thực hiện với tốc độ xoay 3000 vòng/phút trong thời gian 20 giây.

Sấy lần 1: Mẫu được đặt trong môi trường nhiệt độ 85ºC trong 10 phút để loại bỏ các dung môi, làm tăng độ cứng và khả năng chống dính của lớp cảm quang vào bề mặt bán dẫn

Chiếu tia UV: Sau khi sấy sơ bộ lần 1, mẫu sẽ được đưa vào căn chỉnh cùng với MASK1 trong hệ quang khắc để chiếu tia UV (hình 3.10), bề mặt phủ cảm quang của mẫu sẽ được tiếp xúc với mặt dưới của MASK, thời gian bề mặt màng cảm quang được tiếp xúc với ánh sáng UV khoảng 5 giây

Hình 3.10 Quá trình chiếu sáng UV truyền hình ảnh từ ô MASK lên bề mặt lớp cảm quang

Xử lý trong dung dịch thuốc hiện: Để loại bỏ phần cảm quang bị chiếu sáng

(đối với cảm quang dương), toàn bộ mẫu sẽ được nhúng trong dung dịch thuốc hiện cho đến khi chỉ còn các lớp cảm quang nằm trong vùng tối được che chắn bởi ô MASK

Sấy lần 2: Sau khi đã loại bỏ phần cảm quang không cần thiết theo thiết kế ban đầu trên bề mặt bán dẫn, mẫu được đưa vào sấy trong môi trường 120ºC trong 30 phút để tiếp tục làm tăng độ cứng và khả năng bảo vệ bề mặt phiến bán dẫn trong

76 quá trình ăn mòn tiếp theo (hình 3.11) Lớp cảm quang còn lại sẽ bảo vệ bề mặt bán dẫn trong quá trình ăn mòn

Hình 3.11 Bề mặt mẫu bao gồm lớp cảm quang dương sau khi chiếu UV, xử lý trong dung dịch thuốc hiện và sấy lần 2.

3.4.3 Nghiên cứu chế tạo tiếp xúc Ohmic

Hình 3.12 Sơ đồ hệ thống ICP-RIE [100]

Kỹ thuật ăn mòn GaN khô triển khai nghiên cứu trong nội dung luận án được sử dụng để tạo ra cấu trúc MESA là sử dụng chùm ion plasma liên kết cảm ứng (ICP &RIE) Ăn mòn ICP được sử dụng trong nghiên cứu của chúng tôi là được thực hiện bằng hệ PasmaTherm 790 (Đại học NUS - Singapore) với hỗn hợp khí Cl2 và Ar ở áp suất 5 mTorr và nhiệt độ là 10ºC bên trong các buồng thép inox không gỉ Hệ này có nguồn ICP 1kW hoạt động ở tần số 2 MHz để điểu khiển lưu lượng dòng ion và một nguồn RIE 500W hoạt động tại tần số 13,6 MHz để điều khiển

Nguồn năng lượng ion có 77 kênh, kết hợp với hệ làm mát bằng nitơ lỏng tại đế Nhiệt độ mẫu được làm lạnh đến mức rất thấp (gần 0ºC) bằng nitơ lỏng để ngăn ngừa hiệu ứng vỏ cây và đảm bảo quá trình ăn mòn diễn ra suôn sẻ Tỷ lệ khí Cl2 và Ar thay đổi dẫn đến các kết quả khác nhau về tốc độ ăn mòn và biến dạng cạnh bên của hốc ăn mòn Dựa trên đó, nhóm nghiên cứu đánh giá ảnh hưởng của độ sâu ăn mòn lên điện trở tiếp xúc của tiếp xúc Ohmic.

3.4.3.1 Ảnh hưởng của độ sâu ăn mòn lên điện trở tiếp xúc

Hình 3.13 Độ sâu ăn mòn mục tiêu.Các nhóm (1),(2) và (3) có các độ sâu ăn mòn khác nhau

Các độ sâu ăn mòn khác nhau được thể hiện trong hình 3.13 Nhóm mẫu 1 bị phụ thuộc rất nhỏ vào ăn mòn ICP hoặc có liên quan như một xử lý bề mặt Chúng tôi đề xuất đặt vào năng lượng RIE 300W với hỗn hợp khí Cl2/Ar (20/5 sccm) trong một thời gian ngắn là 30 s tại áp suất là 5 mTorr và nhiệt độ của phiến được giữ là 10ºC Ăn mòn ICP được thực hiện để tạo ra sự bắn phá ion trên bề mặt của cấu trúc HEMT Nhóm mẫu 2 được chuẩn bị để ăn mòn xuống vị trị có thể đặt các miếng tiếp xúc Ohmic, có thể ăn mòn xuống khoảng 18 nm tính từ bề mặt Độ sâu này được chọn vì đó là vị trí của lớp AlxGa1-xN kích thích loại n Ngoài ra, nó còn gần với bề mặt của AlxGa1-xN/GaN, vị trí của lớp 2DEG Cuối cùng, độ sâu ăn mòn của nhóm mẫu thứ 3 được đặt mục tiêu là có thể sẽ đạt đến vị trí của bề mặt tiếp xúc dị

78 thể AlxGa1-xN/GaN nới có sự xuất hiện của lớp 2DEG cũng như cho phép các lớp kim loại liên kết trực tiếp với kênh 2DEG

Khảo sát đặc trưng điện của linh kiện thực nghiệm

Hệ đo thông số linh kiện bán dẫn HP 4156A, Hewlett Packard & Hệ thiết bị

HP DC parametric Analyzer tại Viện ITIMS, ĐH Bách khoa Hà Nội được sử dụng để khảo sát đặc trưng điện của các linh kiện HEMT chế tạo được Trong đó, điện thế đặt vào cực cổng (𝑉 𝐺 ) thay đổi từ -20 V đến 5 V; điện thế đặt vào cực máng (𝑉 𝐷𝑆 ) thay đổi từ 0 đến 10 V

Bảng 3.6 Thông số của linh kiện

Chiều dài cực cổng (àm)

Chiều rộng cực cổng (àm)

Chiều dài kênh dẫn (àm)

Hỡnh 3.27 Đặc trưng I DS – V DS của linh kiện HEMT thường cú kờnh dẫn dài 4àm, chiều dài cực cổng 2 àm Điện thế cực cổng thay đổi từ -4 V đến 2 V, mỗi bước thay đổi 1 V

Hỡnh 3.28 Đặc trưng I DS – V DS của linh kiện HEMT α cú kờnh dẫn dài 4 àm Điện thế cực cổng thay đổi từ -5 V đến 1 V (từ dưới lên trên), mỗi bước thay đổi 1 V

Hình 3.27 là kết quả đo đặc tính ID−VDS của linh kiện HEMT có chiều dài rãnh dẫn 4 µm và chiều dài cực cổng 2 µm Giá trị độ bão hòa thu được là 49,5 mA tại điện áp cực cổng VGS = 2 V.

Hình 3.28 thể hiện đặc trưng 𝐼 𝐷𝑆 − 𝑉 𝐷𝑆 của linh kiện HEMT α có kênh dẫn dài 4 àm, chiều dài cực cổng 2 àm Dũng mỏng bóo hũa, 𝐼 𝐷𝑆 thu được là 80 mA tại giá trị thế cực cửa 𝑉 𝐺 = 1 V

Hình 3.29 Độ hỗ dẫn G m và dóng máng I DS phụ thuộc vào hiệu điện thế cực cổng V G của linh kiện HEMT α (a), và của linh kiện HEMT thường (b) với V DS = 10 V

Đồ thị hình 3.29 thể hiện mối quan hệ giữa độ hỗ dẫn ($G_m$) và dòng máng ($I_{DS}$) với điện áp cực cổng ($V_G$) của linh kiện HEMT alpha (hình 3.29a) và HEMT thông thường (hình 3.29b), với điện áp cực máng ($V_{DS}$) là 10 V Độ hỗ dẫn tối đa ($G_{m,max}$) đạt được lần lượt là 165 mS/mm và 106 mS/mm cho hai loại linh kiện Các giá trị của $G_{m,max}$ và $I_{DS}$ tương đối gần với kết quả đã công bố trước đó đối với các linh kiện có kích thước tương tự Điều này chứng tỏ quy trình chế tạo tiếp xúc Ohmic và Schottky chất lượng cao cho phép sản xuất thành công linh kiện AlGaN/GaN HEMT.

NGHIÊN CỨU CHẾ TẠO CẤU TRÚC MOS-HEMT SỬ DỤNG LỚP ĐIỆN MÔI HIGH-K

Cấu trúc MOS HEMT

Quy trình chế tạo MOS HEMT khác với quy trình thông thường ở điểm sau khi tạo điện cực nguồn (D) và cực máng (S), người ta tiến hành phủ một lớp oxit siêu mỏng (5 ÷ 15 nm) có hằng số điện môi cao như Gd2O3, HfO2, Al2O3 hoặc Ga2O3 lên bề mặt bán dẫn trong vùng cực cổng Lớp oxit này được phủ lên bằng công nghệ lắng đọng từng lớp nguyên tử (ALD).

Lớp oxit trong cấu trúc MOS có vai trò làm giảm dòng rò và dòng sụt do các bẫy điện tử giữa cực cổng và máng gây ra, giúp tăng mật độ điện dung cực cổng, từ đó tăng khả năng điều khiển dòng của transistor HEMT Độ rộng vùng cấm của lớp điện môi cực cổng phải đủ lớn để gián đoạn vùng năng lượng của cấu trúc MOS (HfO2 - 5,45 eV, Al2O3 - 6,75 eV) Chất lượng giao diện giữa bán dẫn và lớp điện môi đóng vai trò quan trọng trong việc quyết định các đặc tính linh kiện như MOSFET Các bẫy tại giao diện gây suy giảm hệ số truyền dẫn, độ linh động hạt tải và điện áp ngưỡng.

Linh kiện MOS-HEMT có điện cực cổng bao gồm các lớp vật liệu kim loại, ô-xít và bán dẫn được gọi là cấu trúc MOS hoặc tụ điện MOS Tụ MOS được tạo thành từ các lớp vật liệu giống như điện cực cổng của linh kiện MOS-HEMT, nhưng có cấu trúc dạng tụ điện, gồm hai điện cực kim loại ngăn cách nhau bởi lớp điện môi ô-xít.

97 (MOS Capacitor - MOSCAP) [109] Các tụ điện MOS gồm một lớp ô-xít nằm giữa một chất bán dẫn và cổng kim loại Màng bán dẫn và điện cực kim loại là hai bản cực của tụ điện, còn lớp ô-xít hoạt động như màng điện môi Diện tích của điện cực kim loại xác định diện tích làm việc của tụ điện (hình 4.1b) Đặc tính quan trọng nhất của tụ điện MOS là điện dung C của nó được thay đổi theo điện áp một chiều đặt lên cực cổng VDC Điện dung của tụ điện phẳng có thể được xác định từ biểu thức sau đây:

Trong đó 𝜖 0 là hằng số điện môi của chân không

Hằng số điện môi (ε) của vật liệu, diện tích vùng liên kết của điện cực kim loại (A) và độ dày lớp điện môi (t) là những yếu tố quan trọng ảnh hưởng đến điện dung của tụ điện Hằng số điện môi cho biết khả năng của vật liệu trong việc tích trữ điện tích, diện tích vùng tiếp xúc quyết định khả năng lưu trữ điện tích, còn độ dày lớp điện môi quyết định khả năng chống lại điện trường giữa hai bản cực.

Hình 4.2 mô tả đường cong C-V tần số cao điển hình của cấu trúc tụ MOS trên nền bán dẫn Si loại n Khi điện áp dương (𝑉 𝐺 > 0) đặt vào cổng kim loại, phần lớn các hạt điện tử sẽ tập trung trên bề mặt bán dẫn tại phân biên ô-xít/bán dẫn Kết quả là điện dung tổng trong cấu trúc MOS bằng điện dung lớp ô-xít cực cổng Điện dung (𝐶 𝑜𝑥 ) của cấu trúc MOS được đo trong vùng tích tụ mạnh và đạt giá trị cực đại - 𝐶 𝑚𝑎𝑥 Độ dày lớp ô-xít (𝑡 𝑜𝑥 ) cũng có thể được xác định từ giá trị điện dung 𝐶 𝑚𝑎𝑥

Hình 4.2 Đặc trưng C-V tần số cao của tụ MOS lý tưởng trên đế bán dẫn Si loại n, đo ở nhiệt độ phòng

98 Khi tần số đo là đủ thấp để tốc độ quá trình phát sinh và tái hợp hạt tải tại bề mặt bán dẫn bằng hoặc nhanh hơn tần số của điện áp xoay chiều AC, thì nồng độ lỗ trống có thể theo kịp tín hiệu AC và dẫn đến việc đáp ứng với tín hiệu đo Như vậy, vùng bề mặt sẽ có tính dẫn điện tốt Sự xuất hiện của các đường cong tần số thấp xảy ra ở 𝑓 100 Hz Tại một giá trị điện áp âm đặt vào cực cổng 𝑉 𝐺 đủ lớn, hầu hết các hạt dẫn không cơ bản đều nằm trong lớp đảo, tức là đạt trạng thái bão hòa, độ rộng vùng nghèo đạt giá trị tối đa và khi đó, điện dung của tụ MOS đạt giá trị tối thiểu được gọi là điện dung tối thiểu (𝐶 𝑚𝑖𝑛 ) và được minh họa trong hình 4.2 (vùng đảo – inversion)

Hình 4.3 Đặc trưng C-V điển hình của tụ MOS trên cơ sở bán dẫn GaN loại n, ở 300 K

Ở tụ điện MOS trên đế GaN, do vùng cấm rộng hơn so với Si, quá trình phát sinh hạt dẫn không cơ bản chậm hơn Do đó, khi quét điện áp về vùng nghèo, lớp đảo không xuất hiện, dẫn đến vùng nghèo tiếp tục mở rộng Tương ứng, điện dung tiếp tục giảm dưới giá trị tối thiểu (𝐶 𝑚𝑖𝑛 ), như thể hiện trong hình 4.3.

Vùng này được gọi là nghèo sâu

Như vậy, đối với các linh kiện MOS HEMT, việc nghiên cứu công nghệ lắng đọng màng siêu mỏng ô-xít có hằng số điện môi cao (high - k) và có chất lượng cao trên bề mặt bán dẫn GaN cũng như các đặc tính của hạt dẫn tai bề mặt phân biên ô-

Trong chương nghiên cứu này, tác giả đã trình bày quá trình chế tạo cấu trúc điốt điện dung kim loại - ôxít - bán dẫn (MOSCAP) trên đế GaN sử dụng các lớp điện môi điôxít silic (SiO2), hafnia (HfO2) và nhôm oxit (Al2O3) Các cấu trúc này được chế tạo bằng kỹ thuật lắng đọng lớp nguyên tử (ALD) với độ dày lớp điện môi cực cổng là 5, 10, 15 và 20 nm Nghiên cứu này tập trung vào việc đánh giá các đặc tính điện của linh kiện, bao gồm cả ảnh hưởng của các điện tích bị giữ lại tại bề mặt phân biên do các sai hỏng.

Chế tạo màng mỏng ô-xít Al 2 O 3 trên đế bán dẫn Si bằng phương pháp lắng đọng lớp nguyên tử ALD

Lắng đọng lớp nguyên tử (ALD) là kỹ thuật chế tạo màng mỏng đặc biệt dựa trên nguyên lý lắng đọng hóa học từ pha khí (CVD) Quy trình ALD sử dụng các tiền chất khí được đưa vào buồng phản ứng theo xung luân phiên, mỗi xung riêng biệt và phân tách bằng khí trơ Đặc trưng của ALD là các phản ứng tuần tự, độc lập, cho phép lắng đọng màng siêu mỏng với độ dày chính xác ở mức nanomet và thành phần tùy chỉnh Với ưu điểm này, ALD trở thành công cụ mạnh mẽ trong nhiều ứng dụng công nghiệp và nghiên cứu ứng dụng.

Hình 4.4 Sơ đồ hệ thiết bị lắng đọng nguyên tử - ALD

Một chu trình (cycle) công nghệ chế tạo màng Al2O3 bằng kỹ thuật ALD bao gồm 4 giai đoạn của phản ứng: 1 xung TMA (pulse) + 1 xả (purge) + 1 xung H2O (pulse) + 1 xả (purge)

Trong mỗi xung ALD, phản ứng giữa tiền chất và bề mặt vật liệu diễn ra tự giới hạn Điều này đảm bảo rằng phản ứng dừng lại khi tất cả các vị trí phản ứng trên bề mặt đã bão hòa Chu trình ALD hoàn chỉnh được quyết định bởi bản chất tương tác giữa tiền chất và bề mặt Chu trình ALD có thể được lặp lại nhiều lần để tạo ra các lớp màng mỏng tùy thuộc vào yêu cầu Các phản ứng bề mặt diễn ra liên tiếp, tạo thành và phát triển các lớp vật liệu kích thước nanomet theo mong muốn.

Tuy nhiên, ALD là một kỹ thuật phức tạp và có tốc độ tạo màng chậm nên cần rất nhiều thời gian, khiến cho việc lắng đọng các lớp màng dày hơn trở nên khó khăn (tốc độ lắng đọng trung bình khoảng 100 nm đến 300 nm / giờ)

Nhóm nghiên cứu đã tiến hành quy trình chế tạo màng mỏng Al2O3 trên hệ thống thiết bị ALD Reactor of Syskey Technology Co., Ltd tại Viện AIST, ĐHBK Hà Nội (hình 4.4).

 Chế độ công nghệ được thiết lập như sau:

 20 msec (CH3)3Al, 8000 msec N2, 20 msec H2O

 Nhiệt độ: 200 0 C; áp suất: 2,4 × 10 −1 Torr

 Lưu lượng khí N2: 300 ml/min

 Đế bán dẫn được làm nóng đến các nhiệt độ khác nhau là 300 0 C và áp suất là 0,5 nbar

 N2 chứa trong (2) sẽ được bơm liên tục xuống phiến bán dẫn (6) với tốc độ 300 ml/min thông qua đường ống (5) với điều kiện về nhiệt độ là 40ºC

 Các tiền chất là H2O và TMA được chứa lần lượt trong các bình (3) và (4) và đều được làm lạnh tới 18ºC Các tiền chất này sẽ được đưa vào đường ống (5) thông qua các đường ống phụ có áp suất là 18 mbar và được điều khiển bởi một van tự động đóng ngắt trong 0,2 s

 N2, H2O và TMA sẽ được bơm xuống phiến (6) để tạo màng Al2O3 theo chu trình như sau: đầu tiên, van điều khiển sẽ mở tại bình chứa TMA để chất này được bơm xuống phiến trong khi N2 liên tục được đưa xuống phiến theo đường ống (6) Sau đó, khi van điều khiển đóng lại, chỉ có N2 là tiếp tục được bơm xuống trong 8 s Tiếp tục, cùng với N2 lúc này van điều khiển tại hộp chứa H2O mở ra trong 0,2 s để đưa H2O xuống phiến Cuối cùng là tiếp tục N2 được đưa xuống trong 8 s nữa để kết thúc một chu trình

 Tại phiến bán dẫn (6), dưới tác động của nhiệt độ, xảy ra phản ứng hóa học

Sau một chu trình sẽ tạo ra được màng Al2O3 với độ dày ~ 0,1 nm Chế tạo các màng có độ dày tương ứng với 50, 100, 150 và 200 chu kỳ (cycles) ALD

Hình 4.5 Kết quả xác định độ dày màng Al 2 O 3 bằng phương pháp ellipsometry

Kết quả đo độ dày màng Al2O3 bằng phương pháp ellipsometry cho thấy độ dày màng tăng tuyến tính theo số chu kỳ ALD.

Tốc độ tạo màng là 1,0/chu kỳ

Hình 4.6 Phổ huỳnh quang tia X, XPS của mẫu Al 2 O 3 được chế tạo với 200 chu kỳ ALD

Hình 4.6 là phổ huỳnh quang tia X (XPS) của mẫu được chế tạo với 200 chu kỳ

Phổ XPS tổng thể chỉ ra các cực đại ứng với mức năng lượng liên kết của Al, O và C Tín hiệu C1s có thể liên quan đến hiện tượng tích điện bề mặt dẫn đến nhiễm carbon trên bề mặt vật liệu với độ dày khảo sát gần 20 nm.

Các đỉnh quan sát được ở năng lượng liên kết 74,1 eV và 531,4 eV là của Al2p và O1s một cách tương ứng Những năng lượng liên kết này phù hợp tốt với năng lượng liên kết của màng Al2O3 được báo cáo trong tài liệu [114], [115], [116]

Hình 4.7 Phóng to đỉnh phổ ứng với Al2P và O1s của phổ XPS của mẫu Al 2 O 3 được chế tạo với 200 chu kỳ ALD

103 Quét phổ độ phân giải cao của nguyên tố được thực hiện với độ phân giải năng lượng tốt hơn và độ nhiễu thấp hơn so với phổ khảo sát (như thể hiện trong hình 4.7) Từ phổ XPS cao, nồng độ nguyên tử của các nguyên tố đo được có thể được tính toán và sự dịch chuyển hóa học sẽ xuất hiện đối với một số vật liệu hợp chất nhất định

4.2.2 Kết quả đo C-V và tính toán mật độ sai hỏng tại phân biên

Cấu trúc MOS được hoàn thành với các cổng kim loại Au dày ~100 nm, với diện tích khoảng (1– 4) × 10 −4 cm 2 bằng phương pháp phún xạ Để khảo sát chất lượng của lớp Al2O3 chúng tôi sử dụng phép đo điện dung-điện áp ở nhiệt độ phòng, và nhiệt độ đá CO2 khô ~200 K

Đặc trưng C-V của GaN/Al2O3/Au đo ở 300 K và 200 K có dạng mũi tên, cho thấy độ phân cực mạnh ở giao diện GaN/Al2O3 So sánh đặc trưng C-V chuẩn hóa của hai mẫu ở 300 K và 200 K cho thấy đặc trưng C-V tại 200 K bị dịch chuyển sang điện áp dương hơn, biểu thị sự gia tăng độ phân cực tại giao diện.

Từ đồ thị C-V đặc trưng ở nhiệt độ phòng, có thể quan sát thấy sự trễ điện áp giữa đường quét đi và quét về, với điện áp giải phẳng ước tính là -4,9 V Đặc trưng C-V thể hiện độ trễ điện dung - điện áp ∆𝑉 𝐹𝐵 ~0,2 V, cho thấy sự tồn tại của mức điện tích bẫy ô-xít trong lớp oxit Mật độ điện tích bẫy trong lớp oxit được ước tính bằng công thức ∆𝑉 𝐹𝐵 × 𝐶 𝑜𝑥 = 𝑄 𝑜𝑥, từ đó tính được nồng độ bẫy trong lớp oxit 𝑁 𝑜𝑡 ~1 × 10 12 cm−2.

Khảo sát cấu trúc MOS Au/ALD-HfO 2 /GaN

Cấu trúc Mẫu MOS Au/ALD-HfO2/GaN/In được trình bày trong Hình 4.9 Lớp đệm AlN và AlGaN giúp cải thiện sự tương thích giữa lớp nền Si và GaN Ba phiến đế GaN (RUN425, RUN427 và RUN429) có mật độ khuyết tật mạng khác nhau Lớp HfO2 được lắng đọng bằng ALD, tiếp theo là quá trình ủ ở nhiệt độ 400ºC và môi trường khí N2 Cấu trúc MOS hoàn thiện có cổng kim loại Au được lắng đọng bằng phương pháp phún xạ.

Để nghiên cứu lớp bán dẫn được chế tạo trên đế Si (111), các nhà nghiên cứu đã chế tạo ba mẫu vật liệu có ký hiệu HG1, HG2, HG3 với cùng độ dày lớp oxide HfO2 là 5 nm nhưng trên các đế khác nhau là RUN425, RUN427, RUN429 Tiếp theo, trên đế RUN429, các mẫu vật liệu HG3-HG6 được chế tạo giống nhau về cấu trúc nhưng độ dày lớp oxide HfO2 khác nhau, lần lượt là 5, 10, 15 và 20 nm.

Hình 4.9 Sơ đồ cấu trúc tụ MOS HfO 2 /GaN chế tạo trên đế Si(111) Để tính toán các số liệu thực tế về bẫy bề mặt tại phân biên HfO2/GaN, chúng tôi sử dụng phương pháp điện dung – điện áp (C-V) [117],[118] Trong đó, phép đo C-V được thực hiện trong khoảng tần số từ 0,1 đến 100 kHz bằng máy phân tích trở

Các đặc tính điện dung-điện áp (C-V) của tụ điốt kim loại-ô-xít-bán dẫn (MOS) được nghiên cứu ở nhiệt độ phòng 300 K và nhiệt độ đá khô 200 K Trước khi ghi đường cong C-V, tụ MOS được quét từ vùng nghèo sang vùng giàu để đảm bảo rằng các trạng thái bề mặt đều xuất hiện ở vùng giàu.

4.3.1 Ảnh hưởng chất lượng đế lên đặc trưng C-V của tụ MOS HfO 2 /GaN

Trong phần này, đặc trưng C-V của cấu trúc MOS có cùng chiều dày lớp ô-xít 5 nm trên ba phiến đế có mật độ sai hỏng khác nhau được khảo sát Ba mẫu được kí hiệu là HG1, HG2, HG3 được chế tạo trên các đế với mật độ sai hỏng lệch mạng trong đế tương ứng là 18,3 × 10 9 ; 2,3 × 10 9 và 1,3 × 10 9 cm −2

Hình 4.10(a) là đường đặc trưng C-V của mẫu HG3 GaN/5 nm HfO2/In Mũi tên chỉ hướng quét khi đo Hình 4.10(b) là đồ thị 1/C² - 1/Cox² phụ thuộc thế cực cổng Vg, được sử dụng để tính thế dải phẳng (VFB) và nồng độ pha tạp để bán dẫn.

Đường cong C-V của tụ mẫu HG3 trong Hình 4.10a cho thấy độ trễ điện dung-điện áp thấp, biểu thị lượng điện tích bẫy ô-xit thấp trong lớp oxit Đồ thị (1/C² - 1/Cox²) theo điện áp cổng cực trong Hình 4.10b có dạng tuyến tính trong vùng nghèo Độ dốc của đường này giúp ước tính nồng độ tạp chất N_D khoảng 7,0 × 10¹⁶ cm⁻³, dựa trên phương trình cho sẵn.

𝐺( 𝐴 𝐶 2 2 )] −1 (4.1) trong đó, A là diện tích tiếp xúc cực cổng, hằng số điện môi của GaN, κ GaN = 9,7

Ngoài ra, chúng tôi cũng xác định độ trễ điện thế trên các đường quét C-V ở 300K để tính được điện tích bẫy trong lớp ô-xít 𝑄 𝑜𝑡 , và nồng độ bẫy ô-xít 𝑁 𝑜𝑡 Kết quả được thể hiện trong bảng 4.1

Bảng 4.1 Một vài thông số của bán dẫn và tính chất tại phân biên cấu trúc MOS HfO 2 /GaN rút ra từ đo đặc trưng C-V tại nhiệt phòng, tần số 10 kHz

Tên đế Run 425 Run 427 Run 429

Nồng độ lệch mạng biên

VFB (V) 0,32 0,30 0,36 Độ trễ quét CV tại 300 K (V) 0,08 0,10 0,04 Nồng độ bẫy ô-xít (10 12 cm -2 ) 1,40,1 1,80,1 0,70,1 Độ dịch Gray-Brown khi giảm nhiệt độ từ 300 K xuống 200 K (V) 0,22 - 0,12 Nồng độ bẫy bề mặt (× 10 11 cm -2 ) 22,9 - 5,2

Kỹ thuật dịch chuyển Gray-Brown sử dụng hiện tượng dịch chuyển ngưỡng điện khi nhiệt độ linh kiện thay đổi Để thực hiện kỹ thuật này, sử dụng phép đo đặc tính C-V của MOS ở nhiệt độ phòng (T00 K) và nhiệt độ đá khô CO2 (T0 K).

Sự dịch chuyển thế bám theo điện áp FB (𝑉 𝐹𝐵 ) khi hạ nhiệt độ ứng với sự dịch chuyển mức Fermi của bán dẫn nếu không có bẫy bề mặt Tuy nhiên, sự hiện diện của bẫy bề mặt tại phân界面 HfO2/GaN sẽ dẫn đến sự dịch chuyển mở rộng hơn của 𝑉 𝐹𝐵

Hình 4.11 so sánh đường cong C-V đo được của cả ba mẫu HG1, HG2 và HG3 tại nhiệt độ 300 K và 200 K Chúng ta có thể nhận thấy rằng độ trễ C-V lớn tại mẫu HG1 thể hiện rằng mật độ của điện tích của các bẫy ô-xít là lớn Điều này cũng khá phù hợp vì mẫu phiến RUN425- GaN có mật độ sai hỏng cao hơn phiến

107 RUN429-GaN Ở hai mẫu HG1 và HG3, chúng tôi quan sát được độ dịch của đường cong C-V hướng về bên phải khi mẫu được làm lạnh, điều này chỉ ra các điện tích bẫy âm tại bề mặt GaN/HfO2 Tuy nhiên, đường CV của mẫu HG3 chỉ dịch chuyển nhỏ trong khi của mẫu HG1 lại dịch chuyển mạnh hơn về phía dương, của HG2 thì hầu như không dịch chuyển Tính toán cụ thể điện áp dải phẳng của các mẫu ở từng nhiệt độ, chúng tôi tính được độ dịch Gray-Brown lần lượt là 0,22; 0,0 và 0,05 V cho mẫu HG1, HG2 và HG3 tương ứng Độ dịch này liên quan đến nồng độ bẫy bề mặt tại phân biên GaN/HfO2 với mức năng lượng nằm giữa mức Fermi tại nhiệt độ 300 K và 200 K Từ độ chênh lệch điện áp dải phẳng ∆𝑉 𝐹𝐵 ta tính được điện tích bề mặt 𝑄 𝑖𝑡 nằm trong khoảng mức Fermi ở 300 K và 200 K theo công thức sau [119]:

Hình 4.11 Đồ thị C-V của tụ MOS GaN/HfO 2 /In tại tần số 10 kHz đo được tại nhiệt độ 300 K và 200 K của ba mẫu HG1, HG2 và HG3 cho thấy dịch chuyển nhiệt độ Gray-

Brown Chiều mũi tên chỉ hướng quét

Từ đó, chúng tôi ước tính ∆𝐸 𝑓 (200 𝐾 − 300 𝐾)~0,05 eV khi nồng độ pha tạp đế 𝑁 𝐷 ~ (10 16 − 10 17 ) 𝑐𝑚 −3 Kết quả tính toán điện tích bẫy bề mặt được thể hiện trong bảng 4.1 Giá trị nồng độ này cùng cỡ với nồng độ bẫy bề mặt xuất hiện trên phân biên chuyển tiếp SiO2/Si điển hình với lớp SiO2 ô-xy hóa nhiệt [120] Điều này cho thấy chất lượng mẫu nghiên cứu của chúng tôi khá tốt Trên thực tế, để nâng cao chất lượng bề mặt phân biên và đặc tính linh kiện, mẫu có thể được xử lý thụ động hóa bằng cách ủ trong môi trường khí Hydro để giảm thiểu nồng độ bẫy bề mặt Ngoài ra, so sánh các đường C-V tại 300 K và 200 K như trong hình 4.9, ta thấy

Nghiên cứu tính chất điện của linh kiện MOS HEMT

Trong phần nghiên cứu này của luận án tiến sĩ, tác giả tập trung nghiên cứu đặc trưng 𝐼 𝐷𝑆 − 𝑉 𝐷𝑆 , đặc tính truyền dẫn, hệ số truyền dẫn của linh kiện MOS- HEMT trên cơ sở cấu trúc dị thể AlGaN/GaN sử dụng mô hình mô phỏng đã xây dựng được Thêm vào đó, ảnh hưởng của chiều dày lớp oxit cực cửa cũng được khảo sát

Linh kiện MOS – HEMT được sử dụng để nghiên cứu có cấu trúc điển hình Al m Ga 1−m N/GaN với nồng độ mol của Al là 𝑚 = 0,2 và lớp ô-xít dưới cực cổng

Kích thước của cực cửa gồm chiều dài và chiều rộng của cực cửa lần lượt là 𝐿 𝑔 40 μm, 𝑊 𝑔 = 153 μm và độ dầy của lớp ô-xít 𝑡 𝑜𝑥 = 10 nm Ngoài ra, để thống nhất với kết quả thực nghiệm của Hasan, độ linh động điện tử được chọn ở đây là 2200 cm 2 /V.s

Hình 4.15 Đặc trưng I DS – V DS của MOS-HEMT: so sánh lý thuyết và thực nghiệm Đường nét liền là đặc trưng thu được từ mô phỏng trong nghiên cứu này Các ký hiệu rời rạc biểu diễn đường thực nghiệm của Hasan và đồng nghiệp [125]

Đường cong I-V được mô phỏng ở Hình 4.15 phù hợp với dữ liệu thực nghiệm do Hasan [126] cung cấp, cho thấy dòng bão hòa cực đại là 33 mA/mm tại điện áp vào cực cửa Vg = 0 V Sự khác biệt nhỏ giữa dữ liệu mô phỏng và thực nghiệm cũng xác nhận tính chính xác cao của mô hình.

Hình 4.16 biểu diễn dòng máng trong vùng bão hòa như là một hàm của thế cực cửa đặt vào (đặc trưng 𝐼 𝐷𝑠𝑎𝑡 – 𝑉 𝐺 ) thu được từ mô phỏng Có thể nhận thấy, giá trị dòng máng trong vùng này tăng dần khi giá trị 𝑉 𝑔 thay đổi từ -4 V đến 0 V Trong đó, -4 V chính là giá trị điện áp ngưỡng biến đổi, 𝑉 𝑡ℎ So sánh với các giá trị thu được từ thực nghiệm, giá trị cho thấy sự phù hợp của mô hình mô phỏng Hơn nữa, điều này cũng phù hợp với đường cong được chỉ ra trong lý thuyết

Hình 4.16 Đặc trưng mô phỏng I Dsat – V G của transistor MOS-HEMT [125].

Kết luận chương IV Đã chế tạo thành công lớp điện môi high-k Al2O3 trên đế Si bằng phương pháp ALD Qua đó, chiều dày của lớp ô-xít được xác định bằng phương pháp ellipsometry Trong đó, bề dày màng tăng tuyến tính với tốc độ tạo màng là 1,0 Å / chu kỳ ALD Đã chế tạo thành công cấu trúc MOS Au/ALD-HfO2/GaN với chất lượng đế và chiều dày lớp ô-xít khác nhau rồi tiến hành đo đạc khảo sát đặc trưng C-V nhằm đánh giá mức độ ảnh hưởng của chất lượng đế cũng như độ dày lớp ô-xít lên đặc trưng này của linh kiện Bằng các kết quả thu được từ đặc trưng C-V, chúng tôi thu được kết quả của thế dải phẳng VFB và nồng độ điện tích bề mặt tổng cộng Đã cải tiến mô hình cho linh kiện HEMT nhằm mô hình hóa cấu trúc MOS – HEMT và mô hình cũng cho thấy sự phù hợp khi so sánh với kết quả thu được từ thực nghiệm

 Bằng phương pháp mô phỏng Nguyên lý ban đầu, luận án đã thiết kế và tối ưu hóa độ dầy lớp mũ GaN là 1 nm và tỉ lệ hợp phần tối ưu của nguyên tố Al trong cấu trúc dị thể AlxGa1-xN/GaN của linh kiện HEMT là 0,25 mol Các kết quả này cũng đã được ứng dụng vào linh kiện thực tế nhưng do các hạn chế về kỹ thuật chế tạo mà độ dày lớp mũ GaN trong linh kiện chế tạo được là 2nm

Đã chế tạo thành công linh kiện HEMT thực tế với tiếp xúc Ohmic có điện trở suất thấp, ρc = 1,08 × 10−7 Ωcm2, tại độ sâu ăn mòn khoảng 18 nm và nhiệt độ ủ là 650ºC Đây là điểm mới của luận án so với các nghiên cứu trước đây, thường phải ủ nhiệt ở nhiệt độ cao hơn 800ºC để đạt được điện trở suất tương đương.

Đã tạo thành công cấu trúc màng mỏng high-k Au/ALD HfO2/GaN/In trên đế Si (111) Cấu trúc MOS bao gồm cổng kim loại Au dày 100 nm, diện tích (1–4) × 10^-4 cm^2; bán dẫn GaN liên kết với đế Si (111) bằng kim loại In Đặc tính điện của cấu trúc MOS đã được đo đạc và phân tích.

DANH MỤC CÁC CÔNG TRÌNH ĐÃ CÔNG BỐ CỦA LUẬN ÁN

1 Nghiên cứu vi cấu trúc và tính chất của vật liệu Al1-xGaxN vô định hình bằng phương pháp động lực học phân tử, Tuyển tập báo cáo hội nghị Vật lý chất rắn và Khoa học vật liệu toàn quốc lần thứ 10 (SPMS2017-Huế), trang 400, ISBN 9778-604-95-0325-2

2 Xây dựng mô hình điện của transistor có độ linh động điện tử cao trên cơ sở chuyển tiếp dị thể AlGaN/GaN, Hội nghị Vật lý Chất rắn và Khoa học Vật liệu Toàn quốc – SPMS 2019 (600 – 607) ISBN 978-604-98-7506-9 (10/2019)

3 Nghiên cứu tính chất tại phân biên cấu trúc ALD-HfO2/GaN bằng phương pháp điện dung, điện áp, Hội nghị Vật lý Chất rắn và Khoa học Vật liệu Toàn quốc – SPMS 2019 (608 – 612) ISBN 978-604-98-7506-9 (10/2019)

4 An analytical model for AlGaN/GaN MOS-HEMT for high power applications In: Parinov I., Chang SH., Long B (eds) Advanced Materials

Springer Proceedings in Materials, vol 6 Springer, Cham (17 June 2020;

Springer Cham, ISBN978-3-030-45119-6) https://doi.org/10.1007/978-3- 030-45120-2_3 (Hội nghị quốc tế, trong Index Scopus)

5 (2021) Deep Level Defects in GaN Grown at Low Temperature by Metalorganic Vapor Phase Epitaxy In: Long B.T., Kim YH., Ishizaki K., Toan N.D., Parinov I.A., Vu N.P (eds) Proceedings of the 2nd Annual International Conference on Material, Machines and Methods for Sustainable Development (MMMS2020) MMMS 2020 Lecture Notes in Mechanical Engineering Springer, Cham https://doi.org/10.1007/978-3-030-69610-8_34 (Hội nghị quốc tế, trong Index Scopus)

6 Nghiên cứu ảnh hưởng của quá trình ăn mòn đến điện trở suất tiếp giáp Ohmic của linh kiện AlGaN/GaN HEMT, tạp chí Khoa học và Công Nghệ (JST: Engineering and Technology for Sustainable Development) Volume 31, Issue 2, April 2021, pp095-100

7 The structural correlation and mechanical properties in amorphous hafnium oxide under pressure, International Journal of Modern Physics B, pp

2040149-(1:8) 2020 https://www.worldscientific.com/doi/abs/10.1142/S0217979220401499 (ISI, Q4)