Nghiên cứu, mô phỏng và chế tạo vật liệu bán dẫn hữu cơ β ZnPc và β CuPc ứng dụng trong linh kiện điện tử.

Nghiên cứu, mô phỏng và chế tạo vật liệu bán dẫn hữu cơ β ZnPc và β CuPc ứng dụng trong linh kiện điện tử. Nghiên cứu, mô phỏng và chế tạo vật liệu bán dẫn hữu cơ β ZnPc và β CuPc ứng dụng trong linh kiện điện tử. Nghiên cứu, mô phỏng và chế tạo vật liệu bán dẫn hữu cơ β ZnPc và β CuPc ứng dụng trong linh kiện điện tử. Nghiên cứu, mô phỏng và chế tạo vật liệu bán dẫn hữu cơ β ZnPc và β CuPc ứng dụng trong linh kiện điện tử. Nghiên cứu, mô phỏng và chế tạo vật liệu bán dẫn hữu cơ β ZnPc và β CuPc ứng dụng trong linh kiện điện tử.

BỘ GIÁO DỤC VÀ ĐÀO TẠO TRƢỜNG ĐẠI HỌC BÁCH KHOA HÀ NỘI LỤC NHƢ QUỲNH NGHIÊN CỨU, MÔ PHỎNG VÀ CHẾ TẠO VẬT LIỆU BÁN DẪN HỮU CƠ β- ZnPc VÀ β- CuPc ỨNG DỤNG TRONG LINH KIỆN ĐIỆN TỬ LUẬN ÁN TIẾN SĨ KHOA HỌC VẬT LIỆU HÀ NỘI – 2021 BỘ GIÁO DỤC VÀ ĐÀO TẠO TRƢỜNG ĐẠI HỌC BÁCH KHOA HÀ NỘI LỤC NHƢ QUỲNH NGHIÊN CỨU, MÔ PHỎNG VÀ CHẾ TẠO VẬT LIỆU BÁN DẪN HỮU CƠ β- ZnPc VÀ β- CuPc ỨNG DỤNG TRONG LINH KIỆN ĐIỆN TỬ Ngành: Khoa học vật liệu Mã số: 9440122 LUẬN ÁN TIẾN SĨ KHOA HỌC VẬT LIỆU NGƢỜI HƢỚNG DẪN KHOA HỌC: PGS.TS MAI ANH TUẤN TS ĐẶNG VŨ SƠN HÀ NỘI – 2021 LỜI CAM ĐOAN Tơi xin cam đoan kết trình bày luận án cơng trình nghiên cứu dƣới hƣớng dẫn tập thể hƣớng dẫn PGS.TS Mai Anh Tuấn TS Đặng Vũ Sơn Các số liệu, kết trình bày luận án hồn tồn trung thực chƣa đƣợc cơng bố cơng trình trƣớc Hà Nội, ngày tháng năm 2021 THAY MẶT TẬP THỂ HƢỚNG DẪN NGHIÊN CỨU SINH PGS.TS Mai Anh Tuấn Lục Nhƣ Quỳnh LỜI CẢM ƠN Lời đầu tiên, xin bày tỏ lòng biết ơn chân thành sâu sắc tới tập thể hƣớng dẫn khoa học PGS.TS Mai Anh Tuấn TS Đặng Vũ Sơn bảo, hƣớng dẫn tận tình tạo điều kiện giúp đỡ suốt thời gian nghiên cứu luận án tâm huyết quan tâm ngƣời thầy đến nghiên cứu sinh Xin chân thành cảm ơn Ban yếu phủ, Học viện kỹ thuật mật mã, Khoa mật mã nơi công tác quan tâm, tạo điều kiện, hỗ trợ mặt để tơi hồn thành đƣợc luận án Xin chân thành cảm ơn tới thầy cô Viện Đào tạo Quốc tế Khoa học Vật liệu (ITIMS), Trƣờng Đại học Bách khoa Hà Nội giúp đỡ tơi tồn q trình học tập nghiên cứu trƣờng Nghiên cứu sinh xin gửi lời cảm ơn tới thầy cô, anh, chị em Phịng thí nghiệm MEM/NEM Viện Nacentech,…đã nhiệt tình giúp đỡ để nghiên cứu sinh hồn thành chƣơng trình Tiến sĩ Cuối cùng, nghiên cứu sinh đặc biệt gửi lời cảm ơn tới tất thành viên gia đình, ngƣời tin tƣởng dành cho điều kiện tốt suốt trình làm nghiên cứu sinh Sự kiên nhẫn lịng tin ngƣời thân yêu động lực lớn để tơi vƣợt qua giai đoạn khó khăn cơng việc TÁC GIẢ Lục Nhƣ Quỳnh MỤC LỤC DANH MỤC TỪ VIẾT TẮT iii DANH MỤC HÌNH VẼ iv DANH MỤC BẢNG BIỂU viii LỜI NÓI ĐẦU CHƢƠNG 1: TỔNG QUAN 1.1 Bán dẫn hữu dựa sở phức chất Pc với kim loại chuyển tiếp Phthalocyanine phức chất kim loại-phthalocyanine Phƣơng pháp tổng hợp tinh chế Tính chất vật lý Tính đa hình tinh thể MPc 1.2 Tƣơng tác xếp chồng điện tử π tinh thể phân tử hữu 10 1.1.1 1.1.2 1.1.3 1.1.4 1.2.1 Tƣơng tác nội phân tử tƣơng tác liên phân tử 10 1.2.2 Tƣơng tác điện tử π-π 11 1.3 Mơ hình dịng giới hạn vùng điện tích khơng gian cho bán dẫn hữu 15 1.3.1 Cơ chế vận chuyển hạt tải tiếp giáp kim loại – bán dẫn hữu 15 1.3.2 Mơ hình giới hạn vùng điện tích khơng gian cho bán dẫn hữu 17 1.4 Linh kiện cảm biến nhạy quang 23 1.5 Công cụ mô phiếm hàm mật độ DFT 24 1.6 Kết luận chƣơng 26 CHƢƠNG 2: 27 NGHIÊN CỨU, TỔNG HỢP VẬT LIỆU BÁN DẪN HỮU CƠ DỰA TRÊN PHỨC CHẤT KIM LOẠI CHUYỂN TIẾP-PHTHALOCYANINE 27 2.1 Các phƣơng pháp tính tốn phiếm hàm mật độ cho toán MPc 29 2.1.1 Phƣơng pháp TD-DFT phần mềm Gaussian cho toán cấu trúc phân tử MPc 29 2.1.2 Phƣơng pháp DFT phần mềm Quantum-Espresso cho toán tinh thể βMPc 31 2.2 Các phƣơng pháp thực nghiệm chế tạo vật liệu bán dẫn hữu MPc 32 2.2.1 Quy trình tổng hợp vật liệu bán dẫn hữu MPc 32 2.2.2 Lắng đọng pha tạo đơn tinh thể β-MPc 33 2.2.3 Phƣơng pháp tính độ rộng vùng cấm quang vật liệu bán dẫn hữu β-MPc 35 2.3 Đánh giá tính chất vật liệu bán dẫn hữu β -MPc 36 2.3.1 Vật liệu ZnPc 37 2.3.2 Vật liệu CuPc 41 2.4 Cấu trúc phân tử vật liệu bán dẫn hữu MPc dựa tính tốn DFT thực nghiệm 44 2.4.1 Cấu trúc phân tử phổ IR ZnPc 44 2.4.2 Cấu trúc phân tử phổ IR CuPc 51 2.5 Cấu trúc điện tử tinh thể β-MPc dựa tính tốn DFT 56 2.6 Phổ hấp thụ UV-VIS độ rộng vùng cấm quang vật liệu β-MPc 62 2.7 Kết luận chƣơng 65 CHƢƠNG 3: 66 NGHIÊN CỨU CHẾ TẠO LINH KIỆN BÁN DẪN TRÊN CƠ SỞ CẤU TRÚC KIM LOẠI-BÁN DẪN-KIM LOẠI SỬ DỤNG VẬT LIỆU β-MPc .66 3.1 Chế tạo linh kiện nhạy quang cấu trúc kim loại-bán dẫn hữu cơ-kim loại sử dụng vật liệu β-MPc 66 3.2 Đo lƣờng, đánh giá đặc trƣng linh kiện cấu trúc M-S-M sử dụng vật liệu βMPc 68 3.2.1 Giản đồ lƣợng cấu trúc M-S-M đặc tuyến I-V 69 3.2.2 Đặc trƣng dòng tối linh kiện cấu trúc M-S-M sử dụng vật liệu bán dẫn hữu β-MPc 73 3.3 Đáp ứng quang linh kiện cấu trúc M-S-M vùng bƣớc sóng ngắn 76 3.3.1 Dịng quang điện linh kiện cấu trúc Ag-ZnPc-Ag đáp ứng với nguồn sáng có bƣớc sóng ngắn 76 3.3.2 Đặc tuyến linh kiện Ag- ZnPc-Ag với nguồn sáng bƣớc sóng ngắn 81 3.4 Đáp ứng quang linh kiện cấu trúc Ag-ZnPc-Ag vùng khả kiến 87 3.4.1 Đặc trƣng dòng quang điện linh kiện Ag- ZnPc-Ag với nguồn sáng trắng 88 3.4.2 Đặc tuyến linh kiện Ag-ZnPc-Ag đáp ứng với nguồn sáng trắng 92 3.5 Kết luận chƣơng 97 KẾT LUẬN LUẬN ÁN 98 DANH MỤC CÁC CƠNG TRÌNH ĐÃ CƠNG BỐ CỦA LUẬN ÁN .99 TÀI LIỆU THAM KHẢO 100 Phụ lục A: Tinh thể β -ZnPc β -CuPc 110 Phụ lục B: Định hƣớng chế tạo mạch INVERTER sử dụng vật liệu bán dẫn hữu β -MPc 112 Phụ lục C: Một số kết thuật tốn mật mã dƣới dạng mơ 124 DANH MỤC TỪ VIẾT TẮT Ký hiệu CB DC DFT EF EG MO GTO HOMO IPC IR XRD LUMO SOMO MOS MOSFET NMOS OFET OTFT OLED IPES OSC PANi PCB PMOS RF SEM TEM UV-VIS VB VDS VGS PWP Tiếng Anh Conduction Band DC power supply Density Functional Theory Fermi Energy Energy Bandgap Molecular Orbital Gaussian type orbital Highiest Occupied Molecular Orbital Intrinsic Polymer Conduction Infrared spectra X-Ray diffraction Lowiest Un-occupied Molecular Orbital Tiếng Việt Vùng dẫn Nguồn điện chiều Lý thuyết phiếm hàm mật độ Năng lƣợng Fermi Năng lƣợng vùng cấm Obital phân tử Obital kiểu Gauss Obital phân tử bị chiếm cao Polime dẫn Phổ hồng ngoại Nhiễu xạ tia X Obital phân tử không bị chiếm thấp Obital phân tử bị chiếm Singly occupied molecular orbital điện tử Metal-Oxide-Semiconductor Cấu trúc kim loại-Oxit-Bán dẫn Transistor hiệu ứng trƣờng cấu Metal-Oxide-Semiconductor FET trúc Kim loại – Oxide-Bán dẫn N-channel MOS transistor Transistor MOS kênh N Organic Field Effect Transistor Transistor hiệu ứng trƣờng hữu Organic Thin-film Field Effect Transistor hiệu ứng trƣờng màng Transistor mỏng hữu Organic Light Emitting Diode Điôt phát quang hữu Inverse photoemission spectroscopy Phổ phát xạ photon đảo Organic solar cells Pin mặt trời hữu Polyaniline Poli-ani-lin Printed Circuit Boards Bảng mạch in P-channel MOS transistor Transistor MOS kênh P Radio Frequency Tần số vô tuyến Scanning Electron Microscopy Hiển vi điện tử quét Transmission Electron Microscopy Hiển vi điện tử truyền qua Ultraviolet–visible spectroscopy Phổ tử ngoại-khả kiến Valance Band Vùng hóa trị Drain-Source Voltage Điện nguồn-máng Gate-Source Voltage Điện cổng-nguồn Plane wave pseudopotential Giả sóng phẳng DANH MỤC HÌNH VẼ Hình 1.1 Tốc độ tăng mức độ tích hợp transistor theo định luật Moore (Nguồn www.sciencedirect.com) [1] Hình 1.2 Cấu trúc hóa học phối tử phthalocyanine phức chất với kim loại [18] Hình 1.3 Sự xếp phân tử cấu trúc tinh thể dạng thù hình α β [25] .9 Hình 1.4 So sánh lƣợng tƣơng tác phân tử liên phân tử [28] .10 Hình 1.5 Sự tăng nhanh số lƣợng cơng trình khoa học liên quan đến tƣơng tác điện tử π-π thập kỷ gần [29] 11 Hình 1.6 Cấu trúc phân tử benzene trạng thái điện tử π bất định xứ [33] .12 Hình 1.7 Các dạng hình học đặc trƣng tƣơng tác điện tử π-π: tƣơng tác xếp chồng, tƣơng tác hình chữ T, tƣơng tác song song lệch tƣơng tác song song tồn phần 13 Hình 1.8 Các mơ hình xếp phân tử tiêu biểu tinh thể bán dẫn hữu dựa tƣơng tác liên phân tử xếp chồng điện tử π-π [35] 14 Hình 1.9 Giản đồ lƣợng mơ tả: Cơng kim loại lớp tiếp giáp kim loại-bán dẫn 16 Hình 1.10 Sự hình thành vùng điện tích khơng gian tiếp xúc p-n (a) ống tia âm cực (b) 17 Hình 1.11 Đồ thị logI-logV với đặc trƣng dịng điện SCLC khơng bẫy lƣợng tử [41] 19 Hình 1.12 Đồ thị logI-logV với đặc trƣng dịng điện SCLC có mặt bẫy lƣợng tử [44] 20 Hình 1.13 Bẫy lƣợng tử nơng bẫy lƣợng tử sâu xuất bán dẫn hữu [47].22 Hình 2.1 Cấu trúc hóa học CuPc ZnPc 30 Hình 2.2 Phản ứng tổng hợp phức chất MPc 32 Hình 2.3 Tổng hợp phức chất CuPc (a) Cu(CH 3COO)2 nitrobenzene, (b) hỗn hợp phản ứng máy gia nhiệt-khuấy từ, chất lỏng ổn định nhiệt độ bên ngồi bình phản ứng, (c) CuPc kết tủa sau làm nguội, (d) CuPc dạng bột 33 Hình 2.4 Mơ tả hệ lắng đọng pha tạo tinh thể β-MPc (A) giản đồ mô tả gradient nhiệt độ vùng hệ (B) 34 Hình 2.5 Ảnh SEM tinh thể ZnPc (a) tinh thể kích thƣớc micromet dạng hình kim, (b) (c) ảnh phóng đại tinh thể, (d) hiển thị ảnh 3D tinh thể hình c 37 Hình 2.6 Cấu trúc phân tử ZnPc từ nhiễu xạ tia X đơn tinh thể 38 Hình 2.7 Cấu trúc hóa học ZnPc, Pc gốc isoindole 39 Hình 2.8 Cấu trúc tinh thể β-ZnPc (a) sở; (b) quan sát theo trục b; (c) quan sát theo trục a; (d) quan sát theo trục c 39 Hình 2.9 (a) Cấu trúc dạng “xƣơng cá” tinh thể ZnPc chiều dài tinh thể theo hƣớng [010] 40 Hình 2.10 Ảnh SEM tinh thể CuPc độ phóng đại khác .41 Hình 2.11 Cấu trúc phân tử từ nhiễu xạ tia X đơn tinh thể (a) cấu trúc hóa học (b) 42 Hình 2.12 Cấu trúc tinh thể β-CuPc (a) ô sở; (b) quan sát theo trục b; (c) quan sát theo trục a; (d) quan sát theo trục c 43 Hình 2.13 Cấu trúc herringbone β-CuPc (d) chiều dài tinh thể theo hƣớng [010].43 Hình 2.14 (a) ZnPc thực nghiệm, (b) ZnPc tối ƣu TD-DFT, (c) phân bố điện tích Mulliken trạng thái 45 Hình 2.15 Orbital phân tử biên ZnPc (a) HOMO, (b) LUMO .47 Hình 2.16 Giản đồ mức lƣợng phân bố mật độ xác suất điện tử HOMO, LUMO LUMO+1 48 Hình 2.17 (a) Phổ FTIR thực nghiệm phổ IR mô ZnPc, (b) đƣờng hồi quy tuyến tính tần số dao động IR thực nghiệm tính tốn .50 Hình 2.18 (a) CuPc thực nghiệm, (b) CuPc tối ƣu TD-DFT, (c) phân bố điện tích Mulliken trạng thái 51 Hình 2.19 Giản đồ lƣợng phân bố mật độ xác suất điện tử HOMO, LUMO LUMO+1 CuPc Trục lƣợng E (eV), bên phải α-MO bên trái β-MO 53 Hình 2.20 Phổ FTIR thực nghiệm phổ IR mô CuPc 54 Hình 2.21 Ơ sở β-ZnPc (a) β-CuPc (b) liệu XRD hiển thị QuantumEspresso; (c) Ô mạng nguyên thủy cấu trúc đơn tà (monoclinic-P) với trục b đối xứng (áp dụng vùng Brillouin phần mềm Xcrysden) 56 Hình 2.22 Cấu trúc vùng điện tử (BAND) mật độ trạng thái thành phần (PDOS) β-ZnPc 58 Hình 2.23 (a) Chi tiết PDOS nguyên tử, (b) PDOS orbital d nguyên tử Zn, (c) PDOS orbital p nguyên tử N 59 Hình 2.24 Cấu trúc vùng điện tử (BAND), mật độ trạng thái thành phần (PDOS) βCuPc 60 Hình 2.25 PDOS orbital p, d, s Cu (a), PDOS orbital d Cu (b), PDOS orbital đặc trƣng CuPc, Cấu trúc CuPc (d) Mức Fermi 2.879 eV (đƣờng đứt đoạn) 61 Hình 2.26 Phổ hấp thụ UV-VIS β-ZnPc (a) xác định độ rộng vùng cấm quang từ phổ hấp thụ (b) 63 Hình 2.27 Phổ hấp thụ UV-VIS β-CuPc (a) xác định độ rộng vùng cấm quang từ phổ hấp thụ (b) 64 Hình 3.1 (a) Sơ đồ mơ tả quy trình chế tạo, (b) mơ tả linh kiện cấu trúc M-S-M, (c) Kích thƣớc hai điện cực tiếp xúc mặt nạ in lƣới 67 Hình 3.2 Cấu trúc M-S-M với hai điện cực tiếp xúc bên độ rộng kênh dẫn mm, kết nối đầu đo SMU hệ Keithley 69 Hình 3.3 Giản đồ lƣợng linh kiện cấu trúc M-S-M: (a) Ag-ZnPc-Ag, (b) AgCuPc-Ag 70 Hình 3.4 (a) Mơ tả sơ đồ mạch linh kiện cấu trúc M-S-M, (b) Giản đồ lƣợng vùng tiếp xúc cấu trúc M-S-M (b) mô tả thay đổi theo điện áp (c) (d) 71 Hình 3.5 Đặc tuyến I-V linh kiện Ag-ZnPc-Ag (a) Ag-CuPc-Ag (b) điều kiện không chiếu sáng (bên trái), đặc tuyến I-V biểu diễn dạng semi-log (bên phải) 72 Hình 3.6 Đặc tuyến I-V VDS > linh kiện Ag-ZnPc-Ag (bên trái) đƣờng LogI-logV tƣơng ứng (bên phải) 73 Hình 3.7 Đặc tuyến I-V VDS > linh kiện Ag-CuPc-Ag (bên trái) đƣờng logIlogV (bên phải) 75 Hình 3.8 Đặc trƣng hoạt động quang điện linh kiện cấu trúc M-S-M dƣới chiếu Phụ lục C: Một số kết thuật toán mật mã dƣới dạng mơ C.1 Thuật tốn mật mã AES Hệ mật mã khóa đối xứng AES gồm có lƣợc đồ gồm lƣợc đồ mã hóa, lƣợc đồ giải mã lƣợc đồ mở rộng khóa Kiến trúc thuật toán AES đƣợc xây dựng sử dụng phép toán cộng nhân đƣợc thực byte trƣờng hữu hạn GF(2 8) Lƣợc đồ mã hóa AES: Quá trình giải mã giải thuật AES đƣợc thực tƣơng tự gồm phép biến đổi, nhƣng thứ tự ngƣợc lại sử dụng tra Bảng S-box ngƣợc Mã hóa AES vịng gồm phép biến đổi mật mã theo byte: - Thay byte; - Dịch hàng mảng trạng thái (State Array); - Trộn liệu cột State Array; - Cộng khóa vịng vào State Array Đối với giải thuật mã hóa AES đƣợc thiết kế sử dụng cho thiết bị có tài ngun thấp Trong cơng trình nghiên cứu nhóm tác giả hƣớng tới giải thuật AES (128 – bit) với kiến trúc cụ thể sau: Kiến trúc mơ đun AES chíp FPGA: Đây chuẩn mã hóa tiên tiến cấu trúc gồm bốn phần [127], [128], [129], [130], xét AES 128 bit (Hình C.1), cụ thể với phép biến đổi sau: - Phép biến đổi SubBytes(): phép thay phi tuyến, đƣợc thực độc lập byte trạng thái sử dụng bảng thay (S-Hộp) S-Hộp có tính khả nghịch đƣợc tạo hai phép biến đổi: Thứ nhất, byte Si,j đƣợc biến đổi thành nghịch đảo phép (.) trƣờng GF(28), phần tử đơn vị {00} giữ nguyên không đổi Thứ hai, byte kết đƣợc ' biến đổi ánh xạ affine (trƣờng GF(2)) nhƣ sau: b =b⊕b i mod8 với ≤ i < 8, i (i+4) ⊕b (i+5) mod8 ⊕b (i+6) mod8 ⊕b (i+7) mod8 ⊕c i bit thứ i byte b ci bit thứ i byte c với giá trị {63} bi - Phép biến đổi ShiftRows(): thực việc biến đổi hàng mảng trạng thái Trong đó, hàng r = không đƣợc dịch chuyển, tất hàng khác đƣợc dịch vòng trái theo số lƣợng byte (các offset) khác - Phép biến đổi MixColumns(): thực biến đổi theo cột, nghĩa cột đƣợc xem đa thức hạng tử, cột đƣợc xem đa thức trƣờng GF(28) đƣợc nhân theo modulo (x4+1) với đa thức cố định a(x) - Phép biến đổi AddRoundKey(State, RoundKey): đƣợc gọi phép cộng khóa, khóa vịng đƣợc cộng với trạng thái phép tốn XOR đơn giản theo bít Hình C.1 Kiến trúc mơ đun bảo mật AES Mô đun mật mã đối xứng AES gồm ba thành phần bản: điều khiển (controller), RAM đƣờng dẫn liệu (datapath) Bộ điều khiển giao tiếp với mô đun khác thẻ để trao đổi liệu trình tự thực thi 10 vịng AES Nó địa hóa RAM tạo tín hiệu điều khiển datapath RAM chíp FPGA lƣu trữ 128 bit trạng thái khóa vịng Nên 256 bit đƣợc tổ chức nhƣ 32 byte phù hợp với cấu trúc 8bit 32 byte cấu hình nhớ nhỏ cho AES Các trạng thái đƣợc hiệu chỉnh khóa vịng đƣợc tính tốn ghi đè nên giá trị trƣớc Vì khơng có nhớ dự phòng đƣợc biểu diễn để lƣu giá trị trung gian nên điều khiển phải đảm bảo byte trạng thái hay byte khóa ghi đè cần thiết mã hóa Datapath AES chứa tổ hợp logic để tính tốn phép biến đổi SubByte, MixColum, AddRoundKey Phép biến đổi ShiftRow đƣợc cài đặt điều khiển chíp FPGA Trong thực thi SubByte điều khiển địa hóa RAM cho tốn tử ShiftRow đƣợc thực thi Phần lớn datapath S-hộp đƣợc sử dụng cho tốn tử SubByte Có nhiều tùy chọn để thực thi S-hộp Tổ hợp S-hộp đƣợc thực cách bỏ qua mạch giải mã để phù hợp cho mã hóa AES Đặc trƣng S-hộp cấu trúc pipeline chèn đoạn ghi S-hộp đƣợc làm sử dụng đoạn pipeline Khi đó, S-hộp sử dụng tới cổng XOR, Lược đồ mở rộng khóa - KeyExpansion( ): Thuật tốn AES tạo từ khóa mã 128 bít (hoặc 192 256 bít) tập khởi tạo Nb từ 32 bít Nb từ 32 bít cho vịng gồm N ( N +1) từ 32 bít Hàm KeyExpansion() chứa SubWord( ) b r RotWord() Hàm SubWord() phép S-hộp từ vào byte từ byte Hàm RotWord() thực phép hốn vị vịng byte từ byte (32 bít) Wi : RotWord (a0 , a1, a2 , a3 ) = (a1, a2 , a3 , a0 ) C.2 Thuật toán nhân điểm kP (233-bit) dựa đƣờng cong Elliptic sử dụng phƣơng thức Binary NAF Đường cong Elliptic: có phƣơng trình bậc có dạng: y2 + axy + by = x3 + cx2 + dx + e , với a, b, c, d, e số thực [131], [132] Trên đƣờng cong E, ta xác định phép cộng đặc biệt với điểm O đƣợc gọi điểm vô cực Nếu đƣờng thẳng cắt đƣờng cong E ba điểm tổng chúng điểm vô cực O (điểm O phần tử đơn vị phép cộng) Phép cộng điểm P+Q=R‟: Đƣờng thẳng qua điểm P, Q cắt E điểm R Tại điểm R dựng đƣờng thẳng vng góc trục hồnh căt đƣờng cong điểm R’ Điểm R‟=P+Q Phép nhân điểm 2P: Từ điểm P kẻ đƣờng thẳng tiếp xúc cắt E R Tại điểm R dựng đƣờng thẳng vng góc trục hoành căt đƣờng cong điểm R’ Điểm R’=2P Đường cong Elliptic trường Galois: Nhóm E trƣờng Galois Ep(a,b) nhận đƣợc cách tính x3 + ax + b mod p, ≤ x < p Các số a, b số nguyên không âm nhỏ số nguyên tố p, thỏa mãn: 4a + 27b mod p ≠ Với giá trị x ta cần xác định xem có thặng dƣ bậc hai hay khơng? Nếu x thặng dƣ bậc hai có giá trị nhóm Elliptic Nếu x khơng thặng dƣ bậc điểm khơng nằm nhóm Ep(a,b) Trong luận án, tác giả sử dụng đƣờng cong E không kỳ dị trƣờng F2 : y + xy = x + ax + b với a, b ∈ F2 m m [131], [132], [133] Trong nghiên cứu này, thuật toán nhân điểm kP (233-bit) dựa đƣờng cong elliptic đƣợc lựa chọn để thiết kế thuật toán nhân điểm sử dụng NAF – Non-adjacent form [131], [132] Định nghĩa C 1: Một diểu diễn A non-adjacent form (NAF) số nguyên dƣơng k biểu diễn với phƣơng trình (3) sau: l −1 (3) k = ∑ki với i=0 ki ∈{0,±1}, kl −1 ≠ khơng có hai chữ số ki liên tiếp khác không [131] Độ dài NAF l Định lý C.1 [131]: Cho k số nguyên dƣơng Khi đó, 1) k có biểu diễn NAF đƣợc ký hiệu NAF(k) 2) NAF(k) có chữ số (digit) khác không biểu diễn NAF k 3) Độ dài NAF(k) lớn độ dài biểu diễn nhị phân k 4) Nếu độ dài NAF(k) /3