Nghiên cứu mô phỏng và công nghệ chế tạo transistor có độ linh động điện tử cao dựa trên GaN

Nghiên cứu mô phỏng và công nghệ chế tạo transistor có độ linh động điện tử cao dựa trên GaNNghiên cứu mô phỏng và công nghệ chế tạo transistor có độ linh động điện tử cao dựa trên GaNNghiên cứu mô phỏng và công nghệ chế tạo transistor có độ linh động điện tử cao dựa trên GaNNghiên cứu mô phỏng và công nghệ chế tạo transistor có độ linh động điện tử cao dựa trên GaNNghiên cứu mô phỏng và công nghệ chế tạo transistor có độ linh động điện tử cao dựa trên GaNNghiên cứu mô phỏng và công nghệ chế tạo transistor có độ linh động điện tử cao dựa trên GaNNghiên cứu mô phỏng và công nghệ chế tạo transistor có độ linh động điện tử cao dựa trên GaNNghiên cứu mô phỏng và công nghệ chế tạo transistor có độ linh động điện tử cao dựa trên GaNNghiên cứu mô phỏng và công nghệ chế tạo transistor có độ linh động điện tử cao dựa trên GaNNghiên cứu mô phỏng và công nghệ chế tạo transistor có độ linh động điện tử cao dựa trên GaN

Mục tiêu của luận án

Luận án bao gồm những mục tiêu sau:

13 i Tìm hiểu tổng quan về vật liệu GaN và linh kiện bán dẫn GaN

HEMT. ii Thiết kế và tối ưu hóa cấu trúc linh kiện. iii Phát triển quy trình công nghệ chế tạo điện cực cho linh kiện GaN HEMT. iv Nghiên cứu và phát triển công nghệ chế tạo màng vật liệu high-k cho cấu trúc MOS HEMT.

Phương pháp nghiên cứu

Trong luận án này, chúng tôi đề xuất một hướng nghiên cứu tổng hợp,kết hợp nghiên cứu lý thuyết (dựa trên mô hình hóa và mô phỏng trên vật liệu và hoạt động của linh kiện) với nghiên cứu công nghệ chế tạo linh kiệnGaN HEMT và hướng tới giải quyết một số vấn đề thiết kế linh kiện trong các ứng dụng cụ thể cũng như làm chủ công nghệ chế tạo Các vấn đề khoa học và công nghệ sẽ được triển khai theo phương pháp truyền thống và phổ biến là: mô phỏng, mô hình hóa vật liệu và linh kiện HEMT, thiết kế MASK,xây dựng quy trình chế tạo, sử dụng các kỹ thuật như quang khắc, ăn mòn,lắng đọng tạo màng mỏng để chế tạo linh kiện Linh kiện sẽ được xử lý “ảo” trên “máy tính” trước khi tiến hành thực nghiệm trên thực tế.

Ý nghĩa khoa học và thực tiễn của luận án

Trong những năm gần đây, cùng với sự phát triển mạnh mẽ của công nghệ thời kì 4.0, các mối quan tâm về môi trường sống cũng như chất lượng cuộc sống đang ngày càng được quan tâm nhiều hơn Do đó, để đáp ứng các yêu cầu hiện đại của công nghệ điện tử ngày nay như mức công suất cao, khả năng kết nối tốt mà kích thước lại nhỏ gọn, các nhà khoa học đã và đang tập trung vào việc nghiên cứu một thế hệ linh kiện mới có thể đáp ứng được các nhu cầu trên để thay thế cho linh kiện Si truyền thống đã không còn phù hợp.Một trong cá hướng nghiên cứu mới mà các nhà khoa học đã đề xuất là sử dụng vật liệu bán dẫn vùng cầm rộng như GaN để sản xuất chế tạo các linh kiện chuyển mạch Các linh kiện dựa trên vật liệu mới này cùng với các thiết

14 kế phù hợp có thể mang lại lợi ích trong cả việc tăng hiệu suất cũng như cung cấp các khả năng mới cho các hệ thống điện tử công suất hiện có.

Các kết quả mới của luận án

Bằng các phương pháp mô phỏng khác nhau, tác giả đã mô phỏng và mô hình hóa cũng như tối ưu hóa linh kiện HEMT Các kết quả mô phỏng cho thấy sự phù hợp khi so sánh với các kết quả thu được từ thực nghiệm. Điều này chứng minh tính đúng đắn của mô hình, do đó, mô hình đã xây dựng hoàn toàn có thể sử dụng để mô phỏng nhằm đưa ra các dự đoán có tính chính xác cũng như độ tin cậy cao cho quá trình chế tạo các thiết bị thực nghiệm sau này.

 Luận án cũng nghiên cứu thành công công nghệ chế tạo linh kiện HEMT với một vài thông số như điện trở tiếp xúc 𝑅 𝑡𝑥 = 8.34 ×

10 −7 Ωcmcm 2 , dòng máng bão hòa 𝐼𝐷𝑆 = 80 mA tại 𝑉𝑔 = 2 V và 𝑉𝐷𝑆 = 4.5 V Đặc biệt, tiếp xúc Ohmic được chế tạo có điện trở suất tiếp xúc là 𝜌 1.08 × 10 −7 Ωcmcm 2 với nhiệt độ ủ là 650 º C trong khi các nghiên cứu khác phải sử dụng nhiệt độ ủ lên đến hơn 800 º C hay thậm chí là 900 º C để đạt được giá trị điện trở suất tương tự.

Cấu trúc của luận án

Nội dung của luận án được chia thành 3 chương với các nội dung chính như sau:

Chương 1: Tổng quan về vật liệu bán dẫn GaN và linh kiện GaN HEMT

Trong chương này, tác giả đưa ra các giới thiệu tổng quan về vật liệu bán dẫn vùng cấm rộng GaN cũng như linh kiện GaN HEMT Các công bố cập nhật về linh kiện HEMT cũng được tác giả tổng quan trong chương này.

Chương 2: Mô phỏng vật liệu GaN và linh kiện GaN HEMT

Trong chương này, tác giả trình bày các phương pháp mô phỏng, mô hình hóa và quy trình mô phỏng cũng như các kết quả thu được Các phương pháp bao gồm: mô phỏng MD – Molecular Dynamics , mô phỏng Nguyên lý ban đầu – Ab initio và mô hình hóa linh kiện HEMT bằng phần mềm Matlab.

Chương 3: Nghiên cứu công nghệ chế tạo linh kiện HEMT

Trong chương này, tác giả đưa ra các kết quả thu được sau khi tiến hành các bước trong quá trình chế tạo thử nghiệm: thiết kế MASK, chế tạo điện cực tiếp xúc Ohmic, chế tạo điện cực tiếp xúc Schottky, đo đạc một số đặc trưng điện của linh kiện chế tạo được như đặc trưng điện áp (I – V).

Chương 4: Nghiên cứu chế tạo cấu trúc MOS - HEMT sử dụng lớp điện môi high-k

Trong chương này, tác giả cũng tiến hành chế tạo thử nghiệm cấu trúc MOS ứng dụng cho linh kiện MOS – HEMT và đo đạc các đặc trưng như đặc trưng điện dung – điện áp (C – V) cũng như nghiên cứu các ảnh hưởng của chiều dày đế, chất lượng đế lên đặc trưng C – V của tụ MOS Bên cạnh đó, tác giả cũng tiến hành phát triển mô hình mô phỏng đã xây dựng tại chương 2 cho linh kiện HEMT nhằm mô phỏng và mô hình hóa linh kiệnMOS – HEMT.

TỔNG QUAN VỀ BÁN DẪN GaN VÀ LINH KIỆN GaN HEMT

Tổng quan về vật liệu bán dẫn vùng cấm rộng

Trong những năm gần đây, việc hạn chế phát triển năng lượng điện dựa trên nguyên liệu hóa thạch và sự tăng trưởng nhanh chóng tiêu thụ năng lượng toàn cầu đã dẫn đến sự phát triển bùng nổ các nguồn năng lượng tái tạo như điện mặt trời, điện gió, kết hợp với các hệ thống chuyển đổi và lưu trữ năng lượng như ắc quy, pin nhiên liệu và các phương tiện sử dụng năng lượng điện như ô tô, xe máy, xe đạp điện Việc thay thế năng lượng hóa thạch bằng các nguồn năng lượng tái tạo với giá cả phải chăng, đồng thời tăng hiệu suất của các thiết bị chuyển đổi năng lượng và phát điện bằng các thiết bị và kỹ thuật điều khiển mạch điện tốt hơn đã trở thành một trong các vấn đề được nghiên cứu rộng rãi trên toàn thế giới [1].

Ngoài ra, các yêu cầu như tần số chuyển mạch cao, tổn hao chuyển mạch thấp, mật độ năng lượng cao cũng như kích thước nhỏ gọn cũng được kỳ vọng là sẽ tiếp tục phát triển nhằm hỗ trợ cho sự phát triển của các công nghệ hiện đại như Internet vạn vật (Internet of Thing – IoT) và công nghiệp 4.0 Hiện nay, các transistor công suất đang được sử dụng rất phổ biến trong nhiều hệ thống chuyển đổi và lưu trữ điện năng Do đó, việc tăng hiệu suất chuyển đổi trong các linh kiện bán dẫn công suất là rất quan trọng để đạt được hiệu suất tốt hơn trong một hệ thống hoặc thiết bị ứng dụng Nâng cao hiệu suất chuyển đổi điện năng có nghĩa là cải thiện tỷ lệ sử dụng năng lượng tổng thể Điều này đặt ra một thách thức ngày càng lớn trong việc đưa ra các giao thức thiết kế mới, đóng gói mới và thậm chí cả vật liệu bán dẫn mới Vật liệu thường được sử dụng để chế tạo transistor hiện nay là Si, nhưng công nghệ silicon đã đạt đến mức cơ bản giới hạn vật lý của nó nên khó lòng đáp ứng các yêu cầu như điện áp đánh thủng cao, mật độ công suất lớn, tổn hao thấp, môi trường hoạt động khắc nghiệt của hệ thống điện bao gồm bức xạ, tiếp xúc với nhiệt độ cao và chu trình nhiệt phạm vi rộng Như vậy, việc nỗ lực nghiên cứu cả về lý thuyết và thực nghiệm đã tập trung vào việc tìm ra các giải pháp thay thế để

17 tăng hiệu suất của các linh kiện thành phần công suất cao, thông qua việc sử dụng các vật liệu bán dẫn thế hệ mới là hết sức cấp thiết [2].

Hình 1.1 So sánh một vài tính chất của Si, gallium nitride (GaN) và silicon carbide

(SiC) cho các ứng dụng bán dẫn công suất [3].

Trong những năm gần đây, các linh kiện chuyển mạch được chế tạo dựa trên vật liệu bán dẫn vùng cấm rộng (WBG) như GaN và SiC đã được nghiên cứu kỹ lưỡng để khai thác được đầy đủ tiềm năng của chúng Các linh kiện này, với thiết kế phù hợp, không chỉ mang lại lợi ích cho các hệ thống chuyển đổi điện năng hiện có mà còn cung cấp các khả năng mới trong việc cải thiện một số hệ thống điện tử công suất hiện có [3].

Như có thể thấy trong hình 1.1, SiC có tính dẫn nhiệt vượt trội, trong khi GaN có độ rộng vùng cấm và độ linh động điện tử cao nhất Các linh kiện làm từ vật liệu SiC vượt trội hơn nhiều so với các linh kiện tương ứng từ vật liệu Si trong các ứng dụng công suất cao (hơn 600 V) và hiện được coi là phù hợp nhất để chuyển đổi công suất ở mức điện áp nói trên Tuy nhiên, chế tạo vật liệu chất lượng cao SiC là khá hạn chế do giá thành cao Do đó, các linh kiện dựa trên vật liệu GaN được coi là các lựa chọn thay thế tiềm năng cho các thiết bị sử dụng trong các ứng dụng tại điện áp mức thấp đến trung bình Tuy nhiên, điện áp ngưỡng rất thấp (Vth) của các linh kiện GaN HEMT thông thường là một vấn đề kỹ thuật cần được cải thiện trong các ứng dụng thực tế [4].

Bảng 1.1 chỉ ra những ưu điểm đáng kể của GaN cũng như SiC so với Si truyền thống trong các ứng dụng bán dẫn công suất.

Bảng 1.1 Tính chất của một vài bán dẫn [5] Đại lượng (đơn vị) Si SiC GaN Độ rộng vùng cấm, 𝑊𝑔 (eV) 1.12 3.26 3.39

Hằng số điện môi, 𝜀𝑟 11.9 10.0 9.5 Độ dẫn nhiệt, 𝜆 (W/K.cm) 1.5 4 1.3 Điện trường tới hạn, 𝐸𝑐𝑟𝑖𝑡 (M.V/cm) 0.3 2.2 3.3 Vận tốc điện tử bão hòa, 𝜐𝑠𝑎𝑡 (10 7 cm/s) 1 2 2.5 Độ linh động điện tử, 𝜇𝑛 (cm 2 /V.s) 1400 900 1800 Nồng độ hạt tải thuần, 𝑛𝑖 (cm -3 ) 1 × 10 10 8 × 10 9 2 × 10 10

Hệ số phẩm chất tương đối so với Si 1 500 3270

Có thể thấy hầu hết các thông số của GaN vượt trội hơn một chút so với SiC và Si, đặc biệt chỉ số Baliga’s Figures of Merit (FoM) cao hơn ba lần so với SiC và hàng nghìn lần so với Si Trong khi SiC cung cấp độ dẫn nhiệt vượt trội (có giá trị là 4 W/Kcm so với 1.5 W/Kcm của Si và 1.3 W/Kcm của GaN) thì GaN lại có được độ rộng vùng cấm lớn cũng như độ linh động điện tử cao nhất (𝐸 𝐺 =3.4 eV, so với

1.12 eV của Si và 3.2 eV của SiC và 𝜇𝑛= 1800 cm 2 /Vs so với giá trị 1400 cm 2 /Vs của Si và 900 cm 2 /Vs của SiC) Độ dẫn nhiệt của GaN thấp hơn SiC, có nghĩa là thiết bị SiC sẽ hoạt động với hiệu suất tốt hơn trong điều kiện nhiệt độ cao.

Thông số kỹ thuật của linh kiện bán dẫn vùng cấm rộng

Sự khác biệt nổi trội của GaN HEMT so với linh kiện Silic truyền thống là linh kiện HEMT được chế tạo từ các màng vật liệu bán dẫn có năng lượng vùng cấm rộng và khác nhau, được gọi là chuyển tiếp dị thể [6] Các điện tử trong linh kiện HEMT dịch chuyển từ vật liệu có vùng cấm rộng hơn sang vật liệu có vùng cấm nhỏ hơn, tạo ra một lớp khí điện tử 2 chiều (2DEG) Độ linh động điện tử (𝜇𝑛) tại lớp khí điện tử 2 chiều đạt giá trị cao bất thường ở nhiệt độ phòng do hiệu ứng tán xạ giảm [7] HEMT có thể hoạt động ở tần số cao hơn so với các linh kiện bán dẫn thông thường và được sử dụng rộng rãi trong các sản phẩm tần số cao như các thiết bị radar trong ngành thông tin và truyền thông [8].

Lớp 2DEG trong cấu trúc AlxGa1-xN /GaN được hình thành dựa trên kết quả có được từ hiệu ứng phân cực tự phát và phân cực áp điện tại lớp AlxGa1-xN Đối với cấu trúc dị thể, giá trị mật độ hạt dẫn trong lớp 2DEG điển hình là 1x10 13 cm -2 với nồng độ Al là ~ 20-30 % Một số thông số kỹ thuật của linh kiện bán dẫn vùng cấm rộng được phân tích và đánh giá như sau.

1.2.1.Hệ số phẩm chất Baliga (Baliga’s Figure of merit - BFoM )

Hình 1.2 Hệ số phẩm chất của Si, SiC và GaN [9] Đường BFoM thấp hơn ứng với vật liệu có tính chất tốt hơn.

Thông số phẩm chất hay hệ số phẩm chất BFoM được sử dụng để so sánh tính chất của vật liệu cho các linh kiện bán dẫn công suất Giá trị của BFoM được xác định bằng tích của điện trở linh kiện nhân với tổng điện tích bề mặt cực cổng (𝑅 ∗ 𝑄) tại một giá trị điện áp và dòng điện cần thiết để chuyển mạch Thông thường BFoM “đơn cực” hoặc “Baliga”, được xác định bởi công thức [10] :

𝑅 𝑜𝑛,𝑠𝑝 4 trong đó 𝑉𝐵 là điện áp đánh thủng, 𝑅𝑜𝑛,𝑠𝑝 là điện trở của linh kiện ở trạng thái BẬT nhân với diện tích linh kiện, 𝜀𝑠 là hằng số điện môi của chất bán dẫn, 𝜇𝑛 là độ linh động của điện tử và 𝐸𝐶 là điện trường tới hạn.

Giá trị BFoM thấp hơn dẫn đến hiệu suất cao hơn trong bộ chuyển đổi DC-DC tần số cao [11] Hình 1.2 cho thấy đường BFoM cho ba vật liệu nói trên [9] GaN và SiC có hệ số phẩm chất được cải thiện rõ rệt so với Si [12].

1.2.2.Hiệu suất chuyển đổi điện

Trong quá trình chuyển đổi, tổn hao điện năng có thể được phân loại thành 2 dạng chính là tĩnh và động Tổn hao động là do quá trình nạp và phóng điện của tụ ký sinh (C) trong quá trình chuyển mạch [13] Trong trường hợp của transistor, điện dung ký sinh bao gồm điện dung đầu vào (𝐶𝑖𝑛) và điện dung đầu ra (𝐶𝑜𝑢𝑡) Điện dung đầu vào thường có giá trị cao hơn, và có thể chi phối tổn hao công suất động trong các ứng dụng điện áp thấp Tuy nhiên, tổn hao công suất do điện dung đầu ra sẽ chiếm ưu thế và có thể rất lớn khi các thiết bị sử dụng điện áp cao [14] Vì vậy, tổn hao động sẽ được xác định như sau:

𝑃 𝑑𝑦𝑛𝑎𝑚𝑖𝑐 = 𝑓𝐶 𝑜𝑢𝑡 𝑉 𝐵 2 (1.3) Trong đó, 𝑓 là tần số chuyển mạch và 𝑉𝐵 là điện áp đánh thủng.

Hình 1.3 Mối liên hệ giữa điện trở bật với điện áp đánh thủng cực đại của 3 loại vật liệu Si, Sic và GaN.

Tổn hao tĩnh xảy ra khi có điện áp phân cực V đặt vào và xuất hiện dòng điện

I đi qua linh kiện ở chế độ BẬT (ON) Công suất tĩnh điện được xác định là:

Trong trường hợp của cả diode và transistor, nguồn tổn hao chính của công suất tĩnh là điện trở BẬT, 𝑅 𝑜𝑛 , của vùng trôi (drift region) - là giá trị điện trở cần đạt được để đáp ứng điện áp đánh thủng cao Khi tính toán thiết kế linh kiện bán dẫn, cần có sự cân bằng và tối ưu hóa giữa điện trở BẬT và điện áp đánh thủng.Nếu muốn có điện áp đánh thủng cao hơn, cần phải thiết kế linh kiện sao cho kích thước vùng trôi lớn hơn, có nghĩa là tăng của chiều dài và diện tích mặt cắt của linh kiện Tuy nhiên, việc tăng chiều dài vùng trôi sẽ dẫn đến tăng điện trở BẬT, cụ thể như sau:

𝑛 𝐷 (1.4) trong đó 𝜌 là điện trở suất của vật liệu, 𝐿𝑁 chiều dài kênh dẫn, và mối quan hệ sau đây thu được giữa điện trở BẬT riêng và điện áp chặn:

Trong phương trình (1.5), 𝜇𝑛 là độ linh động của các điện tử trong vùng trôi.

Như vậy, điện áp chặn cao hơn yêu cầu một lớp vùng nghèo rộng hơn, dẫn đến kích thước vùng trôi dài hơn với điện trở lớn hơn khi linh kiện ở trạng thái BẬT Độ linh động của hạt tải trong kênh dẫn của linh kiện HEMT có thể đạt giá trị khoảng 2000 cm 2 /Vs, cao hơn gần 100 lần so với trường hợp độ linh động của điện tử trong kênh dẫn của SiC MOSFET Đây là một lợi thế rất lớn về khả năng đạt được các giá trị điện trở BẬT thấp, đặc biệt, khi các linh kiện có diện tích nhỏ hơn nhiều Mối quan hệ giữa điện trở BẬT và điện áp đánh thủng, xác định điện áp chặn lớn nhất theo vùng trôi, được minh họa trong hình 1.3 Biểu đồ này cũng cho biết thêm rằng tổn hao tĩnh của thiết bị sử dụng linh kiện SiC cao hơn thiết bị tương ứng sử dụng linh kiện GaN 10 lần, dẫn đến hiệu suất sử dụng điện thấp hơn [14].

Tuy nhiên, điện áp đánh thủng của GaN cao hơn SiC không có nghĩa là linh kiện GaN phù hợp hơn so với linh kiện SiC khi ứng dụng cho các thiết bị điện áp cao Điện áp này chỉ đạt được khi linh kiện GaN được chế tạo hoàn toàn trên đế bán dẫn đơn tinh thể GaN thuần túy, nhưng đây là vấn đề liên quan đến giá thành sản phẩm Gần như tất cả các linh kiện GaN trên thị trường hiện nay đều được chế tạo từ các màng mỏng GaN trên đế Si bằng công nghệ lắng đọng hơi hóa học từ hợp chất cơ kim (Metal Organic Chemical Vapour Deposition - MOCVD) Điều này cho phép các nhà sản xuất tăng quy mô và giảm giá thành sản phẩm, nhưng giá trị điện áp đánh thủng chỉ đạt khoảng 1000 V do sự không tương thích về cấu trúc và hằng số mạng tinh thể giữa các lớp vật liệu bán dẫn và đế Si.

Như vậy, tìm kiếm các giải pháp công nghệ để loại bỏ những sai hỏng và các điểm không tương thích về cấu trúc mạng tinh thể trong các lớp bán dẫn GaN trên nền Si để làm tăng điện áp đánh thủng của linh kiện là các vấn đề quan trọng trong công nghệ chế tạo vật liệu và linh kiện GaN HEMT Một trong những phương pháp được sử dụng mà luận án cũng hướng tới là chế tạo một hoặc nhiều các lớp nền lên trên đế Si trước khi chế tạo lớp bán dẫn GaN nhằm loại bỏ dần các sai hỏng qua từng phân lớp được chế tạo.

1.2.3.Công nghệ chế tạo phiến bán dẫn GaN Đế bán dẫn được sử dụng để lắng đọng vật liệu bán dẫn GaN lên trên thường là Si, nhưng có thể sử dụng các vật liệu khác như SiC, Sapphire hoặc kim cương. Để lắng đọng lớp GaN trên đế bán dẫn khác loại, một lớp đệm phải được lắng đọng để làm giảm sự biến dạng cấu trúc giữa GaN và vật liệu khác do sự không tương thích về cấu trúc và hằng số mạng tinh thể Lớp đệm này bao gồm một số màng mỏng như GaN, AlxGa1-xN và AlN.

Mặc dù bản thân công nghệ chế tạo phiến bán dẫn không trực tiếp liên quan đến quá trình thiết kế linh kiện, nhưng các phiến GaN giá cả phải chăng là một bước quan trọng để thương mại hoá các thiết bị GaN Trái ngược với phương pháp mọc tinh thể từ pha lỏng được sử dụng để sản xuất các phiến bán dẫn Si, phiến GaN thường được sản xuất bằng cách sử dụng kỹ thuật epitaxy pha hơi từ hợp chất cơ kim (HVPE) hoặc lắng đọng hơi hóa học (CVD) trên một vật liệu đế như sapphire.Vật liệu khác sau đó được loại bỏ, chỉ để lại lớp GaN của phiến bán dẫn [15] Ba công nghệ hứa hẹn nhất là nuôi đơn tinh thể trong môi trưởng dung dịch nitơ áp suất cao (High Nitrogen Pressure Solution Growth - HNPSG), nuôi đơn tinh thể trong môi trường dung dịch áp suất thấp trong luồng natri (Na-flux) và nuôi đơn tinh thể bằng kỹ thuật nhiệt - điện Phương pháp HNPSG và Na-flux đã được sử dụng để sản xuất GaN trên đế là vật liệu khác có đường kính vài inch Hiện này,nuôi đơn tinh thể bằng kỹ thuật nhiệt điện là phương pháp thành công nhất trong sản xuất GaN với số lượng lớn, có đường kính phiến hơn 2 inch.

Tổng quan về transistor dựa trên bán dẫn có độ linh động điện tử cao

1.3.1 Cấu trúc HEMT cơ bản

Các linh kiện HEMTs dựa trên bán dẫn nhóm III-V truyền thống được quan tâm nghiên cứu nhằm ứng dụng cho lĩnh vực điện, điện tử cao tần và công suất lớn. Trái ngược với Si – FET truyền thống, kênh dẫn trong GaN HEMT hình thành do:

(1) hiện tượng phân cực điện và phân cực tự phát xảy ra trong bán dẫn họ nitride và

(2) sự thay đổi đột ngột giữa vùng cấm và vùng hóa trị trong chuyển tiếp dị thể. Điều này hình thành lớp khí điện tử 2 chiều (2DEG) trong lớp vật liệu GaN, lớp 2DEG này đóng vai trò là kênh dẫn của linh kiện [8] Sự hình thành của lớp 2DEG sẽ được trình bày kĩ càng hơn ở phần 1.3.2.

Mặt cắt ngang của một linh kiện điển hình AlxGa1-xN/GaN HEMT được thể hiện như trong hình 1.4.

Hình 1.4 Sơ đồ cấu trúc của Al x Ga 1-x N/GaN HEMT [16].

Tiếp xúc kim loại tại cực nguồn và cực máng đều cần là tiếp xúc Ohmic,điện áp đặt giữa chúng điều khiển dòng hạt tải qua kênh dẫn theo phương song song với bề mặt linh kiện Cực nguồn thường được nối đất và cực máng được đặt điện áp dương, do đó buộc các điện tử trong 2DEG chạy từ nguồn đến máng Điện áp giữa cực máng và cực nguồn được gọi là 𝑉𝐷𝑆, trong khi điện áp giữa cực cổng và cực nguồn được gọi là 𝑉𝐺𝑆.

Cực cổng là một tiếp xúc kim loại/bán dẫn dạng Schottky (rào thế Schottky). Cực cổng Schottky điều khiển sự phân bố điện áp của cấu trúc dị thể bên dưới tiếp xúc và nếu đặt điện áp âm vào cực cổng thì làm suy giảm nồng độ hạt tải trong kênh dẫn Nếu điện áp âm đủ lớn, kênh dẫn trở nên cạn kiệt hạt tải, và do đó, không có dòng điện dịch chuyển giữa cực máng và cực nguồn Điện áp cực cổng cần thiết để đạt trạng thái khóa kênh được gọi là điện áp ngưỡng (𝑉𝑡ℎ) Khi điện áp ngưỡng âm thì linh kiện được gọi là transistor chế độ nghèo (D-mode HEMT) Giá trị điện áp ngưỡng dương ứng với transistor HEMT chế độ tăng cường (E-mode) Linh kiện

AlxGa1-xN/GaN HEMTs thông thường là transistor chế độ D-mode Trong điều kiện thực tế của luận án, tác giả cùng với tập thể hướng dẫn đã lựa chọn HEMT ở chế độ nghèo để tiến hành nghiên cứu Do đó, luận án hướng tới nghiên cứu công nghệ chế tạo các điện cực tiếp giáp, lớp ô-xít ứng dụng cho cấu trúc MOS cũng như tiến hành các mô phỏng nhằm chế tạo được linh kiện HEMT với điện áp ngưỡng thấp.

1.3.2 Phân cực tự phát và phân cực áp điện

Cấu trúc tinh thể của GaN là lục giác (hexagonal) hoặc wurtzite, trong cấu trúc đó có các lớp lục giác xếp chặt, xen kẽ nhau, cứ một một lớp nguyên tử Ga và một lớp nguyên tử Nitơ như hình 1.5(a).

Hình 1.5 a) Cấu trúc tinh thể của mặt Ga(Al) cấu trúc wurzite của Al x Ga 1-x N b) Sự phân cực sinh ra điện tích cảm ứng bề mặt và hướng của phân cực tự phát và phân cực áp điện trong mặt Ga của cấu trúc dị thể Al x Ga 1-x N /GaN biến dạng [16].

Sự bất đối xứng đảo (inversion) kéo theo sự phân cực ion mạnh của các liên kết cộng hóa trị dẫn đến hiện tượng phân cực điện tự phát, và các vectơ phân cực điện dọc theo phương trục c, dẫn đến sự phân cực vĩ mô theo phương đó Hiệu ứng phân cực này được gọi là phân cực tự phát, 𝑃𝑠𝑝 , sự phân cực này xảy ra khi không đặt điện trường ngoài Khi một lớp rào thế AlxGa1-xN mỏng được lắng đọng trên lớp bán dẫn GaN thì cả hai lớp này chịu ứng suất 𝜎 có tác dụng kéo dãn ra hoặc nén lại do sự không tương thích của mạng tinh thể Ứng suất 𝜎 này gây ra sự phân cực điện Piezo hay phân cực áp điện làm cho cấu trúc không còn hoàn hảo nữa, với vectơ phân cực 𝑃 𝑝𝑒

Tăng nồng độ Al trong lớp AlxGa1-xN thì kéo theo độ phân cực áp điện cũng tăng lên Hình 1.5b cho thấy sự hình thành vùng điện tích cảm ứng bề mặt do phân cực và hướng của véc-tơ phân cực tự phát và phân cực áp điện tại mặt nguyên tử Ga bị kéo giãn trong cấu trúc AlxGa1-xN GaN Mật độ điện tích cảm ứng do diện tượng phân cực, 𝛿 (C/cm 2 ) liên hệ với các véc-tơ phân cực qua biểu thức 1.6

𝛿(𝑥) = 𝑃 𝑆𝑃,𝐴𝑙 𝑥 𝐺𝑎 1−𝑥 𝑁 (𝑥)+𝑃 𝑃𝐸,𝐴𝑙 𝑥 𝐺𝑎 1−𝑥 𝑁 (𝑥) − 𝑃 𝑆𝑃,𝐺𝑎𝑁 (1.6) Như vậy, bằng cách tăng hàm lượng Al trong lớp AlxGa1-xN, làm cho mật độ điện tích cảm ứng tăng lên (𝛿) Giản đồ năng lượng của cấu trúc AlxGa1-xN/GaN thể hiện trong hình 1.6 Ta có thể thấy, sự khác biệt bề rộng vùng cấm giữa AlxGa1-xN và GaN tạo ra sự chênh lệch năng lượng vùng dẫn lớn  𝐸𝐶 (band offset) Hiệu ứng này làm cho dải năng lượng bị uống cong xuống tại phân biên phía GaN, từ đó tạo ra một giếng thế trong lớp GaN tại vùng chuyển tiếp AlxGa1-xN/GaN.

Hình 1.6 Biểu đồ vùng nơi giao nhau của Al x Ga 1-x N/GaN hoặc AlN chuyển tiếp dị thể.

Sự chồng chất điện tử và tạo thành lớp khí điện tử 2 chiều 2DEG tại bề mặt [16].

Giá trị điện tích cảm ứng bề mặt tổng cộng do phân cực gây ra là giống nhau trong các cấu trúc dị thể ứng với các loại phân cực khác nhau xét với cùng một nồng độ Al và cùng mức độ biến dạng của lớp rào thế Đối với cấu trúc AlxGa1-xN/GaN mà lớp GaN chưa được pha tạp, mật độ điện mặt mặt n s (x) có thể được tính thông qua điện tích cảm ứng tổng cộng 𝛿(𝑥) theo biểu thức 1.7 [17]:

Trong đó, 𝑞 : điện tích nguyên tố

𝜖0 : hằng số điện môi của chân không

𝜖𝑟 : hằng số điện môi của lớp AlxGa1-xN

𝑑𝐴𝑙 𝑥 𝐺𝑎 1−𝑥 𝑁 : độ dày của lớp rào

𝑞𝜃𝑏(𝑥) : độ cao hàng rào thế Schottky

𝐸𝐹: mức Fermi ứng với rìa của vùng dẫn GaN

∆𝐸𝑐 : độ chênh năng lượng vùng dẫn tại phân biên AlxGa1-xN/GaN

Hình 1.7 Mật độ điện mặt n s phụ thuộc vào chiều dày d của lớp rào thế Al x Ga 1-x N, ứng với một số giá trị khác nhau của nồng độ Al [16].

Nồng độ 2DEG trong cấu trúc AlxGa1-xN/GaN pha tạp phụ thuộc mạnh vào hàm lượng Al của lớp rào thế AlxGa1-xN, và còn phụ thuộc vào cả độ dày của lớp đó

[18] Kết quả mô phỏng sự phụ thuộc của nồng độ 2DEG vào nồng độ Al trong lớp rào thế AlxGa1-xN (hình 1.7) thể hiện rõ điều này Để đạt được mật độ công suất cao cho linh kiện RF hay thiết bị vi sóng, cấu trúc dị thể AlxGa1-xN/GaN cần phải có nồng độ cao cao [18], [19] Tuy nhiên, khi nồng độ Al tăng càng cao, việc tạo các tiếp xúc Ohmic càng khó khăn Hiện tại, người ta đã nâng được nồng độ Al lên tới

40 - 50% mà vẫn đảm bảo chất lượng tiếp xúc Bên cạnh đó, để gia tăng nồng độ 2DEG trong cấu trúc dị thể, cấu trúc cải tiến AlxGa1-xN/AlN/GaN với một lớp mỏng AlN được chế tạo ở giữa các lớp AlxGa1-xN và GaN Điều này không chỉ làm tăng nồng độ 2DEG mà còn khiến cho lớp 2DEG đạt được độ linh động điện tử cao hơn so với trong cấu trúc AlxGa1-xN/AlN/GaN thông thường [17] Điều này có được do bề rộng vùng cấm của AlN rất lớn, làm tăng ∆𝐸𝑐, làm ngăn chặn điện tử khuếch tán từ kênh GaN vào lớp AlxGa1-xN, và do đó làm giảm sự tán xạ hỗn loạn trong hợp kim.

Như được minh họa trong hình 1.7, để đạt được một mức mật độ điện tích bề mặt 2DEG xác định, nếu lớp rào thế AlxGa1-xN càng mỏng thì ta cần lớp đó có nồng độ Al càng lớn Do đó, luận án hướng tới nghiên cứu mô phỏng tính toán và tối ưu hóa độ dày cũng như tỉ lệ Al của phân lớp này để cải thiện phẩm chất của linh kiện.

1.3.3 Nguyên lý hoạt động của HEMT

MÔ PHỎNG VẬT LIỆU GaN VÀ LINH KIỆN HEMT

Mở đầu

Công nghệ sản xuất linh kiện vi điện tử bao gồm tập hợp các quy trình thực nghiệm, quá trình nghiên cứu và phát triển công nghệ bao gồm: mô phỏng, nghiên cứu các tính chất vật lý, hóa học, cơ học của vật liệu xác định, thiết kế và chế tạo linh kiện, đo khảo sát và kiểm tra thông số của sản phẩm Như vậy, việc làm chủ một quy trình chế tạo linh kiện, dù là đơn giản nhất, là quá trình ứng dụng các thành tựu công nghệ mới và hoàn thiện các công nghệ cũ trong quá trình tạo ra sản phẩm.

Các nhà sản xuất linh kiện bán dẫn luôn phải đối mặt với thách thức trong việc phát triển các quy trình công nghệ trong những hạn chế nghiêm ngặt về thời gian và chi phí Một yếu tố quan trọng ảnh hưởng đến thời gian và chi phí nghiên cứu là số lượng phiến bán dẫn cần thiết được sử dụng để hoàn thành quá trình phát triển công nghệ mới. Bằng phương pháp mô phỏng và tối ưu hóa quy trình công nghệ, cũng như cải tiến tính năng kỹ thuật của linh kiện trước khi triển khai thực nghiệm sẽ làm giảm số lượng lớn phiến bán dẫn cho nghiên cứu, tiết kiệm thời gian và chi phí nghiên cứu Hơn nữa, quá trình mô phỏng cung cấp cho các kỹ sư thiết kế linh kiện những hiểu biết quan trọng về hoạt động của các thiết bị bán dẫn, từ đó có thể phát triển và sáng tạo các linh kiện mới, cải thiện thiết kế của các linh kiện hiện có Về lý thuyết, bất kỳ sự vật, hiện tượng nào được mô tả bằng dữ liệu và phương trình toán học đều có thể được mô phỏng trên máy tính Qua đó chúng ta không chỉ kiểm định, giải thích thực nghiệm mà còn dự đoán về những hệ chưa có trên thực tế Phương pháp mô hình hóa/mô phỏng trở nên phổ biến và trở thành một chuẩn thực hành cho quá trình thiết kế, chế tạo vật liệu và linh kiện và được xử lý “ảo” trên “máy tính” trước khi tiến hành thực nghiệm trên thực tế. Để đạt được các kết quả mô phỏng vật liệu và linh kiện bán dẫn một cách chính xác, phương pháp tiếp cận dựa trên các phương trình vật lý như cặp hệ phương trìnhSchrửdinger-Poisson được sử dụng Đớch hướng tới của quỏ trỡnh mụ phỏng là tối ưu húa cấu trúc và thiết kế linh kiện HEMT với với các tính chất đặc trưng cần thiết Do đó,

40 trong luận án, tác giả cùng tập thể hướng dẫn sử dụng các phương pháp mô phỏng khác nhau bao gồm:

 Mô phỏng Động lực học phân tử nhằm mô phỏng hệ vật liệu ba nguyên

AlxGa1-xN thông qua việc mô tả tương tác giữa các hạt phân tử bằng các phương trình vật lý tương ứng Từ đó, chúng tôi sẽ thu được các thông tin vĩ mô như cấu trúc, tính chất cơ học của hệ vật liệu và có thể áp dụng cho các mô phỏng khác cũng như quá trình chế tạo thử nghiệm Bên cạnh đó, luận án cũng tiến hành mô phỏng vật liệu HfO2 áp dụng cho cho cấu trúc MOS và MOS – HEMT.

 Mô phỏng Nguyên lý ban đầu được sử dụng để tối ưu hóa cấu trúc phân lớp AlGaN/AlN/GaN để cải thiện các đặc tính của linh kiện.

 Xây dựng mô hình mô phỏng linh kiện AlGaN HEMT và linh kiện MOS –HEMT với các ô-xít khác nhau bằng phần mềm Matlab nhằm khảo sát đặc trưng điện áp (I – V), hệ số truyền dẫn (Gm) cũng như ảnh hưởng của chiều dày lớp ô-xít lên điện áp ngưỡng của linh kiện trước khi tiến hành chế tạo thử nghiệm.

Mô phỏng động lực học phân tử - Molecular Dynamics

2.2.1 Hệ ba nguyên Al x Ga 1-x N

Như chúng ta đã biết, GaN và AlxGa1-xN là bán dẫn nhóm III-V có độ linh động điện tử cao, bề rộng vùng cấm rộng Những nghiên cứu lý thuyết dự đoán và thực nghiệm cho thấy các màng mỏng vật liệu vô định hình (VĐH) AlxGa1-xN trong suốt với tính chất quang đặc biệt vì có vùng cấm quang tự do khiến chúng có tiềm năng ứng dụng cao trong các linh kiện điện tử thế hệ mới [47], [48] AlN và GaN có thể được chế tạo bằng kỹ thuật phún xạ trong môi trường khí N2 trên đế Si ở nhiệt độ thấp [49], [50] Những nghiên cứu lý thuyết cho thấy, nếu sử dụng phương pháp nguội nhanh thì GaN hình thành ở trạng thái VĐH, còn AlN hình thành ở trạng thái VĐH kết hợp một lượng nhỏ kết tinh ở dạng tinh thể (tồn tại nano-cluster trong mẫu) [51]–[53] Trong nội dung nghiên cứu

41 của Luận án này, chúng tôi đã mở rộng kết quả mô phỏng vật liệu GaN và AlN cho hệ vật liệu ba nguyên AlxGa1-xN bằng Phương pháp động lực học phân tử (ĐLHPT).

Hệ vật liệu Al1−xGaxN được sử dụng trong nghiên cứu này gồm 4000 nguyên tử với 2000 nguyên tử ô-xy, 2000x nguyên tử Ga và 2000(1 − x) nguyên tử Al trong ô hình lập phương với điều kiện biên tuần hoàn Thế tương tác cặp Morse được sử dụng cho Ga-N, Al-N:

Tương tác giữa N-N, Al-Al, Ga-Ga và Al-Ga có dạng

𝑗 𝑟 𝑖𝑗 𝑖𝑗 𝑅 trong đó 𝑟𝑖𝑗 là khoảng cách giữa nguyên tử i và nguyên tử j (i, j = Si, Al, N), e là điện tích nguyên tố, 𝑞𝐺𝑎 = 0.63, 𝑞𝐴𝑙 = 0.98, 𝑞𝑁 = −0.98 lần lượt là điện tích hiệu dụng của

Ga, Al và N Các thông số dùng để tính thế được sử dụng trong nghiên cứu này như liệt kê trong bảng 2.1[54] để nhận được sự phù hợp tốt với kết quả của hàm phân bố xuyên tâm thực nghiệm của các mẫu Tương tác Cu-lông được tính toán theo phương pháp gần đúng Ewald Summation [55].

Bảng 2.1 Các thông số dùng tính thế năng tương tác sử dụng cho hệ AlGaN.

Thuật toán Verlet với bước thời gian 1.0 fs được sử dụng để ủ nhiệt các mẫu tại thể tích không đổi Các mẫu Al1−xGaxN được nghiên cứu với nồng độ Al khác nhau, có khối lượng riêng mật độ lần lượt là 2.96, 3.61, 4.26, 4.90, 5.55 gcm −3 tương ứng với 𝑥 0, 0.25, 0.50, 0.75 và 1 Khi 𝑥 = 0 ,mẫu là vật liệu GaN, 𝑥 = 1 mẫu là vật liệu AlN Các cấu hình ban đầu được xây dựng bằng phương pháp ĐLHPT Mô hình VĐH đạt trạng thái cân bằng sau 10000 bước phục hồi tĩnh ở 0 K từ cấu hình ngẫu nhiên ban đầu của các nguyên tử trong hình hộp mô phỏng Tiếp theo, hệ được ủ nhiệt qua 50000 bước ĐLHPT để đạt được trạng thái cân bằng trong điều kiện thể tích và nhiệt độ 5000 K không đổi. Sau đó, mẫu được làm nguội xuống 300 K sau 470000 bước ĐLHPT (tương ứng với thời gian 0.47 ns). Để xác định số phối trí và phân bố góc liên kết, bán kính cắt được sử dụng với độ lớn là vị trí của cực tiểu sau cực đại đầu tiên của hàm phân bố xuyên tâm thành phần

𝑔𝐴𝑙−𝑁(𝑟) và 𝑔 𝐺𝑎−𝑁 (𝑟) Nếu mỗi nguyên tử được xem như một quả cầu với bán kính của quả cầu nguyên tử của Ga, Al và N lần lượt là 1.21, 1.23 và 0.70 Å thì có những phần trong mô hình không có quả cầu nguyên tử nào chiếm chỗ Lỗ hổng được định nghĩa là một quả cầu mà nó được đặt tiếp xúc với bốn nguyên tử và không giao với bất kì nguyên tử nào Để xác định thể tích lỗ hổng được xác định bằng cách gieo ngẫu nhiên 300000 điểm trong ô mô phỏng đám được chứa lỗ hổng cần xác định thể tích Sau đó, ta xác định tổng số điểm 𝑛 𝐿𝐻 nằm bên trong lỗ hổng V là thể tích của ô mô phỏng Thể tích của đám lỗ hổng được tính bởi 𝑉𝐿𝐻 = 𝑉 ∗ 𝑛𝐿𝐻/300000.

Hình 2.1 biểu diễn các hàm phân bố xuyên tâm (PBXT) cặp 𝑔𝛼−𝛽(𝑟)của các mẫu

Al1−xGaxN trong nghiên cứu này Có thể nhận thấy, đường đặc trưng của tất cả các mẫu là điển hình cho vật liệu VĐH Hàm PBXT cặp (hình 2.1) và hàm PBXT tổng thể (hình 2.2) cho thấy rằng đỉnh nhọn đầu tiên trong hàm PBXT tổng liên quan tới liên kết Ga −

N và Al − N và đỉnh rộng xung quanh 2.8 Å liên quan tới các thành phần liên kết còn lại bao gồm Ga − Ga, Ga − Al, Al − Al và N − N Đối với mẫu 𝐴𝑙0.25𝐺𝑎0.75𝑁, quan sát hình 2.1(a) ta thấy độ dài liên kết Ga − N, Al − N và N − N lần lượt là 1.87, 1.82 và 2.81 Å Độ dài cặp liên kết Ga − N chỉ lớn hơn một chút so với cặp liên kết Al − N ứng với mọi thành phần Al trong các mẫu nghiên cứu So sánh với độ dài liên kết Ga −

N trong vật liệu VĐH, nano tinh thể và tinh thể GaN là 1.94 ± 0.02 Å, ta có thể nhận thấy độ dài liên kết Ga − N của mẫu vật liệu trong nghiên cứu mô phỏng này có giá trị gần đúng với giá trị thực nghiệm [56]–[58] Thêm vào đó, khi thay đổi tỷ phần nguyên tử Al trong hệ, chiều dài liên kết của Ga − N thay đổi rất ít (giá trị dao động xung quanh 1.87 ± 0.02 Å) Điều này có thể được giải thích dựa trên sự tương đồng về mặt cấu trúc nguyên tử của

Ga và Al: chúng đều là kim loại hóa trị 3 và có bán kính nguyên tử xấp xỉ bằng nhau So sánh cực đại của hàm PBXT cặp trên hình 2.1(b) và 2.1(c) ta thấy liên kết Ga − Al mạnh hơn một chút so với liên kết Ga − Ga và Al − Al Ngoài ra, cực tiểu đầu tiên của các hàm

𝑔𝐺𝑎−𝑁(𝑟) và 𝑔𝐴𝑙−𝑁(𝑟) đều nhỏ hơn cực đại đầu tiên của hàm 𝑔𝑁−𝑁(𝑟), 𝑔𝐺𝑎−𝐺𝑎(𝑟),

𝑔𝐺𝑎−𝐴𝑙(𝑟) và 𝑔𝐴𝑙−𝑔 𝐺𝑎−𝑁 (𝑟)(𝑟) Có thể kết luận rằng ở trật tự gần, các nguyên tử kim loại (Ga và Al) đều được bao quanh bởi các nguyên tử N.

Hình 2.1 Hàm phân bố xuyên tâm cặp của AlN, GaN và Al 0.5 Ga 0.5 N.

Trong vật liệu VĐH, sự mật trật tự được đặc trưng bởi phân bố rộng của hàm phân bố góc liên kết (PBGLK) Điều này được kiểm chứng thông qua tính toán trong nghiên cứu này cho hệ vật liệu AlxGa1-xN.

Hình 2.2 Hàm phân bố xuyên tâm tổng thể của hệ Al 1-x Ga x N.

Hình 2.3 biểu diễn hàm PBGLK của các mẫu Al1−xGaxN VĐH PBGLK N − Ga(Al) − N trong các mẫu có Ga thể hiện rõ có hai đỉnh cực đại ở khoảng 91.5 0 và 112.5 0 Quan sát tương tự đã được nghiên cứu bởi nhóm của Cai và Drabold [51] và nhóm Bakir [59] cho các mẫu có chứa GaN VĐH Kết hợp với kết quả phân tích PRDF trên đây, ta có thể kết luận rằng trong trật tự gần, N − Ga(Al) − N có xu hướng tạo thành cấu trúc tứ diện gần như hoàn hảo (tứ diện hoàn hảo có góc liên kết khoảng 109.4 0 và bốn liên kết có độ dài bằng nhau) Chúng tôi sẽ cần những phân tích kỹ hơn để tìm nguyên nhân của đỉnh phân bố góc ở khoảng 91.5 0

Hình 2.3 Hàm phân bố góc liên kết N-Ga(Al)-N trong hệ Al 1-x Ga x N.

AlN và GaN ở dạng tinh thể wurtzite có số phối trí (với nguyên tử khác loại) bằng

4 Đối với mẫu tạo được trong nghiên cứu này, số phối trí của Ga và Al đối với nguyên tử

N thu được có giá trị từ 2 tới 6 Trong đó, số phối trí chiếm ưu thế đều bằng 4 Gọi 𝑍𝐴−𝐵 là số phối trí trung bình của nguyên tử B bao xung quanh nguyên tử A Kết quả phân tích thể hiện trong bảng 2.2.

Bảng 2.2 Tỷ phần các đơn vị cấu trúc, tỷ lệ thể tích lỗ hổng chiếm chỗ và số phối trí trung bình trong hệ vật liệu Al1-xGaxN.

Mẫu GaN Al 0.25 Ga 0.75 N Al 0.5 Ga 0.5 N Al 0.75 Ga 0275 N AlN

Tỷ phần các đơn vị cấu trúc

Số phối trí trung bình

Tỷ lệ thể tích lỗ hổng chiếm chỗ

Gọi 𝑛𝐺𝑎𝑥 và 𝑛𝐴𝑙𝑥 tương ứng là số nguyên tử Ga và Al trong các đơn vị cấu trúc 𝐺𝑎𝑁𝑥 và 𝐴𝑙𝑁𝑥 tương ứng (với 𝑥 = 3 6) Tỷ phần đơn vị cấu trúc GaNx được định nghĩa bằng 𝑛 𝐺𝑎𝑁 𝑥 /𝑛𝐺𝑎, với 𝑛 𝐺𝑎 là tổng số nguyên tử Ga trong mẫu Tương tự cho nguyên tử Al Kết quả phân tích được thể hiện trong bảng 2.2.

Hình 2.4 Phân bố bán kính lỗ hổng trong các mẫu Al 1-x Ga x N VĐH ở 300K.

Hình 2.5 Hình ảnh lỗ hổng phân bố trong các mẫu Al 0.5 Ga 0.5 N.

Phân bố bán kính lỗ hổng được phân tích nhằm đánh giá độ xốp của mẫu vật liệu.Kết quả phân tích cho mẫu Al1−xGaxN (với 𝑥 = 01) được thể hiện trên hình 2.4 Tỷ lệ thể tích lỗ hổng chiếm chỗ trong mẫu được đánh giá thông quả tỷ số 𝑉𝐿𝐻/𝑉 Kết quả phân tích cho thấy giá trị này nằm trong khoảng từ 0.210.26 Hình 2.5 mô tả hình ảnh các lỗ hổng phân bố trong mẫu Al0.5Ga0.5N Ta có thể nhận thấy, sự phân bố lỗ hổng khá đều đặn trong mẫu.

2.2.2 Nghiên cứu mối tương quan cấu trúc và tính chất cơ học của HfO 2 vô định hình dưới tác động của áp suất

Nghiên cứu các thuộc tính cấu trúc và điện tử của màng siêu mỏng nano GaN bằng phương pháp Nguyên lý ban đầu

Đối tượng mô hình hoá và mô phỏng được nghiên cứu trong luận án là cấu trúc đa màng bán dẫn tiếp xúc dị thể (multilayered heterostructures) AlxGa1-xN/GaN, trong đó các tham số vật liệu là nồng độ x và bề dày lớp rào AlxGa1-xN cần được tìm kiếm và tối ưu thông qua các giải pháp để giảm thiểu dòng rò và/hoặc số lượng bẫy (trap) giữa các tiếp giáp Do độ linh động điện tử trong kênh dẫn là đại lượng có thể đo trực tiếp từ thực nghiệm, nên quy tắc thử nghiệm cho các thiết kế linh kiện AlxGa1-xN/GaN HEMTs là xác định nồng độ Al trong lớp rào AlxGa1-xN, bề dày lớp đệm và ảnh hưởng của mật độ khuyết tật (dislocation density).

Hình 2.10 mô tả mô hình nghiên cứu và mô phỏng các đặc trưng vật liệu tạo nên các đa lớp tiếp xúc dị chất dạng AlxGa1-xN/GaN trong vùng họat động (active region) của linh kiện Phương pháp tiếp cận là tối ưu hóa cấu trúc phân lớp AlxGa1-xN/AlN/GaN nhằm cải thiện các đặc tính vật liệu như nồng độ hạt tải và hiệu suất vận chuyển hạt tải của linh kiện Các đặc tính cấu trúc, điện tử và nhiệt điện của lớp AlxGa1-xN/AlN/GaN được nghiên cứu bằng lý thuyết phiếm hàm mật độ (DFT).

Hình 2.10 Cấu trúc các màng mỏng GaN HEMT được sử dụng cho quá trình mô phỏng.

Như chúng ta đã biết, hai phương trình Schrodinger và Poisson liên kết với nhau thành một cặp, tức là nghiệm của phương trình này làm tham số đầu vào của phương trình kia và ngược lại, nên nghiệm của các hệ phương trình này được giải thông qua phương pháp tự hợp (còn gọi là tự tương thích – self-consistently) Các bước giải phương trình Schrodinger với một giá trị điện thế bên ngoài và phân bố điện tích trong linh kiện sẽ xác định được hàm sóng của điện tử, từ đây sẽ thiết lập được phân bố của điện tích(trong trường hợp này là phân bố của lớp 2DEG hình thành ở trong kênh dẫn, dưới tác dụng của điện trường ngoài) Phân bố điện tích này lại là thông số đầu vào cho phương trình Possion với hàm điện thế theo không gian.

Hình 2.11 Sơ đồ khối quá trình giải tự thích cặp phương trình Schrodinger và Possion.

Các thuật toán mô phỏng được tham khảo trên các tài liệu đăng tải trong các dự án nghiên cứu về linh kiện điện tử nano trong cộng đồng nghiên cứu của Mỹ (dự ánNanoHub [69]), của Canada (Nano2D [70]) và của EU (dự án NextNano3 [71]), cũng như một số phần mềm được chia sẻ miễn phí từ các nhóm hợp tác quốc tế như DFTB-NEGF [72] (trung tâm Khoa học vật liệu tính toán BCCMS - University Bremen, CHLB Đức) và tiberCAD [73] (Dep of Electronic Engineering, University of Rome "TorVergata" Italia).

Hình 2.12 Sơ đồ khối của quá trình mô phỏng GaN HEMT.

Bảng 2.3 Thông số cấu trúc super cell.

Trong luận án này, nhằm tối ưu hóa các thông số cấu trúc phân lớp và nồng độ Al(x) Chúng tôi đã nghiên cứu đặc tính điện tử và nhiệt điện của cấu trúc vùng năng lượng màng mỏng vật liệu bằng gói mô phỏng Vienna Ab-initio Simulation Package (VASP) và code tự phát triển dưới sự hỗ trợ của nhóm nghiên cứu đứng đầu bởi GS.TS.

Vũ Ngọc Tước Trong quá trình mô phỏng, độ dày của lớp mũ (cap), lớp đệm (spacer),lớp rào (barrier), lớp kênh dẫn (channel) và thành phần hợp kim (x) được thay đổi để khảo sát tính chất của vật liệu và linh kiện (bảng 2.3).

Bảng 2.4 Các lựa chọn giả thế.

Pha/Độ Rộng (eV) PBESol LDA-1/2 GGA-1/2 HSE-06 TB-mBJ Exp.

Hình 2.13 Cấu trúc của Al 25 Ga 75 N với 96 nguyên tử supercell.

Hình 2.14 Cấu trúc của Al 33 Ga 67 N với 72 nguyên tử supercell.

Hình 2.15 Sự phụ thuộc của nồng độ hạt tải vào nhiệt độ.

Hình 2.16 Sự phụ thuộc của độ dẫn điện vào mật độ hạt tải.

Hình 2.17 Sự phụ thuộc của độ dẫn điện vào nhiệt độ.

Kết quả mô phỏng về sự phụ thuộc của độ dẫn điện vào nhiệt độ và mật độ hạt tải cũng như mối liên hệ giữa mật độ hạt tải và nhiệt độ cho thấy cấu trúc HEMT được nghiên cứu có thể làm việc ở nhiệt độ và mật độ hạt tải cao Hình 2.17 cho thấy, tại nhiệt độ phòng (T00 K), mẫu M2 có độ dẫn điện tốt nhất trong khi các mẫu N lại có độ dẫn điện kém hơn Điều này chứng tỏ sự cải thiện về phẩm chất của linh kiện khi sử dụng lớp mỏng AlN giữa phân lớp AlxGa1-xN/GaN Ngoài ra, nhìn chung thì các mẫu M3 và M4 dẫn điện đều kém hơn so với mẫu M1, M2 Điều này cũng cho thấy thành phần hợp kim

Al0.25Ga0.75N là tốt hơn so với thành phần hợp kim Al0.33Ga0.67N. Đối với mẫu độ dẫn điện tối ưu, mẫu M2, lớp mũ phải mỏng khoảng 1 nm.Tuy nhiên, trong thực tế, chúng tôi chọn độ dày của lớp mũ là khoảng 2 nm do các giới hạn của công nghệ chế tạo không thể làm mỏng ở mức 1nm Hơn nữa, đối với lớp rào, thành phần hợp kim tối ưu là Al0.25Ga0.75N.

NGHIÊN CỨU CÔNG NGHỆ CHẾ TẠO LINH KIỆN HEMT

Mở đầu

Phát triển công nghệ chế tạo linh kiện GaN HEMT là đề tài đầu tiên tại Đại học Bách khoa Hà Nội nghiên cứu về lĩnh vực chế tạo linh kiện điện tử công suất siêu cao tần, nên các nội dung nghiên cứu được dành cho việc thiết lập và tối ưu hóa một số bước trong quy trình cơ bản của công nghệ này Chương này mô tả các bước công được sử dụng trong quy trình thông thường chế tạo linh kiện AlxGa1-xN/GaN HEMT và AlN/GaN HEMT trên đế bán dẫn Sapphire hoặc Silic Các kỹ thuật chế tạo linh kiện bao gồm thiết kế MASK, quang khắc, ăn mòn tạo cấu trúc MESA, phủ kim loại, thụ động hóa bề mặt và ủ nhiệt Đặc biệt, các vấn đề liên quan đến sự hình thành của tiếp xúc Ohmic chất lượng tốt tại điện cực nguồn và cực máng và tiếp xúc Schottky. Để chế tạo được linh kiện GaN HEMT có giá trị dòng máng cao, tốc độ cao và nhiễu thấp, một vấn đề cần giải quyết đó là điện trở tiếp xúc Ohmic của cực nguồn và cực máng Sự hình thành tiếp giáp Ohmic có điện trở thấp trong một cấu trúc với lớp bề mặt có chiều cao rào thế Schottky lớn như n-GaN (hay AlxGa1-xN) yêu cầu một lớp bán dẫn pha tạp mạnh gần với tiếp xúc kim loại nhằm tạo điều kiện thuận lợi cho hiệu ứng xuyên hầm Tuy nhiên, việc chế tạo các tiếp xúc Ohmic điện trở thấp này là một quy trình công nghệ rất phức tạp khi phải giải quyết hàng loạt các vấn đề liên quan đến hiệu ứng bề mặt giữa kim loại và các lớp bán dẫn tiếp giáp Các hiệu ứng này phụ thuộc vào độ dày/mỏng và thành phần của các lớp bán dẫn epitaxy nitride loại n cũng như phụ thuộc vào các điều kiện ủ nhiệt.

Mô tả chung về quy trình công nghệ chế tạo linh kiện GaN HEMT

Trong Luận án này, linh kiện GaN HEMT được nghiên cứu chế tạo trên phiến bán dẫn có cấu trúc đa lớp như hình 3.1.

Hình 3.1 Sơ đồ cấu trúc đa lớp của phiến bán dẫn được sử dụng để nghiên cứu chế tạo linh kiện Al x Ga 1-x N /GaN HEMT.

Hai phương pháp phổ biến để chế tạo phiến bán dẫn đa lớp dị thể là Epitaxy chùm phân tử (Molecular Beam Epitaxy - MBE) và Lắng đọng pha hơi hóa học từ hợp chất cơ kim (MOCVD) Các lớp vật liệu bán dẫn mô tả trong hình 3.1 bao gồm:

Lớp mũ (Cap layer): là một màng vật liệu siêu mỏng GaN (1-2 nm) được lắng đọng phía trên của lớp rào AlxGa1-xN với mục đích ngăn cản sự oxi hóa trên bề mặt và làm giảm điện trở của tiếp xúc Ohmic của điện cực nguồn và máng.

Lớp rào (Barrier layer): Có bề dày ~15-20 nm Lớp này được làm từ loại vật liệu có độ rộng vùng cấm lớn hơn lớp đệm (trong trường hợp này là AlxGa1-xN hoặc AlN) Bề rộng vùng cấm của chúng phụ thuộc vào nồng độ Al (giá trị x) trong màng mỏng vật liệu.

Lớp kích thích hay còn gọi là lớp bán dẫn loại n Al x Ga 1-x N có bề dày ~5 nm được pha tạp bởi Si (nồng độ ~ 1 × 10 19 cm -3 ) với mục đích tăng nồng độ hạt tải.

Lớp đệm không pha tạp (buffer layer) : Bề dày ~5 nm, được làm từ vật liệu có độ rộng vùng cấm thấp hơn lớp rào, đóng vai trò một lớp cách điện hoặc một lớp GaN có điện trở cao được sử dụng nhằm đảm bảo dòng máng bão hòa hoàn hảo khi kênh dẫn bị thắt, giảm tổn hao ở tần số cao và giảm nhiễu xuyên âm giữa các thiết bị liền kề.

Lớp đệm hạt nhân (UID)/ lớp mầm (Nucleation layer) hoặc Lớp kênh dẫn có bề dày ~1.5 àm phụ thuộc vào vật liệu làm đế và việc lựa chọn kỹ thuật tạo màng epitaxy (MBE hay MOCVD) Thông thường một màng tinh thể rất mỏng AlN, AlxGa1-xN hoặc GaN sẽ được nuôi trước khi lắng đọng một lớp đệm bán cách điện GaN dầy hơn Mục đích là nhằm giảm áp lực và sự không tương thích về mạng tinh thể với lớp nền phi tự nhiên.

Lớp nền: được chế tạo từ GaN và màng GaN epitaxy thường được lắng đọng trên một đế tinh thể là vật liệu nhân tạo do vật liệu GaN không tồn tại trong tự nhiên. Đế (Substrate): thường là các vật liệu như SiC [77], c-plane sapphire (Al2O3)

Hình 3.2 Cấu trúc của một linh kiện Al x Ga 1-x N/GaN HEMT.

Cấu tạo của linh kiện GaN HEMT điển hình được thể hiện như trong hình 3.2,gồm ba điện cực - tiếp giáp kim loại/bán dẫn: cực nguồn (S), cực cổng (G), và cực máng(D) Trong đó, tiếp giáp kim loại – bán dẫn tại cực nguồn và cực máng đều là Ohmic, điện áp đặt giữa chúng điều khiển dòng hạt tải qua kênh dẫn theo phương song song với bề mặt linh kiện Nguồn thường được nối đất và máng được đặt điện áp dương, do đó buộc các điện tử trong 2DEG chạy từ nguồn đến máng Cực cổng là một tiếp xúc kim loại/bán dẫn dạng Schottky.

Các bước công nghệ chính trong quy trình công nghệ thông thường chế tạo linh kiện HEMT được mô tả trong hình 3.3, bao gồm:

1) Chuẩn bị mẫu, làm sạch bề mặt phiến bán dẫn theo quy trình tiêu chuẩn

2) Quang khắc và ăn mòn tạo cấu trúc MESA

3) Chế tạo tiếp xúc Ohmic cho điện cực nguồn (D) và máng (S) sử dụng kỹ thuật bay hơi kim loại bằng chùm điện tử (EBD).

4) Quang khắc mở cửa sổ để chế tạo điện cực cổng (G) Schottky sử dụng kỹ thuật EBD

5) Ủ nhiệt và thụ động hóa bề mặt linh kiện.

Trong lĩnh vực sản xuất linh kiện bán dẫn và mạch vi điện tử nói chung, các bước công nghệ không có sự khác biệt lớn đối với các quy trình công nghệ khác nhau Điểm khác biệt chính nằm ở khâu thiết kế linh kiện, thiết kế bộ MASKs và loại phiến bán dẫn sẽ sử dụng trong quá trình chế tạo linh kiện cũng như trình tự thực hiện các bước công nghệ sản xuất.

Hình 3.3 Sơ đồ quy trình công nghệ thông thường chế tạo linh kiện HEMT.

Nội dung chi tiết về quy trình công nghệ chế tạo GaN HEMT sẽ được đề cập trong phần tiếp theo.

Thiết kế bộ MASK chế tạo linh kiện HEMT

Hình 3.4 mô tả mặt cắt ngang của linh kiện HEMT theo thiết kế.

Hình 3.4 Mặt cắt ngang của linh kiện HEMT theo thiết kế.

Sau khi đã xây dựng phần mềm mô phỏng và thiết kế linh kiện như đã đề cập trong chương 2 luận án này, chúng tôi đã thực hiện thiết kế, chế tạo bộ MASK dùng cho quang khắc chế tạo linh kiện HEMT MASK là dụng cụ quan trọng được sử dụng trong công nghệ chế tạo linh kiện bán dẫn và thường được làm bằng thủy tinh chất lượng cao bao gồm vùng tối và vùng sáng được gọi là các ô MASK, với vùng tối là thủy tinh có phủ thêm Crom hoặc nhũ tương Nhiệm vụ đặt ra là thiết kế ra các MASK của linh kiện phải trựng khớp nhau với độ chớnh xỏc cao cỡ 1àm (đối với linh kiện được thiết kế chế tạo trong khuôn khổ Luận án), do vậy có một điểm cần chú ý là phải có dấu so MASK khi thiết kế Phần mềm Clewin được sử dụng để thiết kế MASK trên hệ điều hành Windows. Để chế tạo được linh kiện GaN HEMT theo quy trình công nghệ thông thường, nhóm nghiên cứu đã thiết kế bộ gồm 03 MAKS như hình 3.4 Trong đó, MASK 1 sử dụng cho công đoạn ăn mòn, tạo cấu trúc MESA – tạo ra trên bề mặt phiến bán dẫn cấu trúc dạng đảo hình trụ nổi hoặc hình hộp chữ nhật (lớp vật liệu AlGaN có kích thước ~

200 àm100 àm) MASK 2 được sử dụng để mở cửa sổ cho tiếp xỳc Ohmic kim loại(Ti/Al/Pd/Au) - bán dẫn cho điện cực nguồn và máng hoặc có dạng vành tròn làm điện cực dưới của cấu trúc Schottky MASK 3 được sử dụng để mở của sổ lắng đọng các màng kim loại Pt/Au tạo tiếp xúc Schottky điện cực cổng (hình 3.5).

Hình 3.5 Ô MASK dùng cho quang khắc chế tạo HEMT. Để đảm bảo sự trùng khớp giữa các ô MASK cho các lần quang khắc khác nhau, cần phải thiết kế dấu so MASK.

Hình 3.6 Hình ảnh của 1 lớp (MASK) được thiết kế cho việc chế tạo linh kiện HEMT.

Hình 3.7 Ảnh chụp bằng hiển vi điện tử của một vài linh kiện HEMT sau khi chế tạo.

Hình 3.7 là ảnh chụp bằng hiển vi điện tử của các linh kiện HEM sau khi chế tạo, bao gồm các linh kiện diode Schottky (a), linh kiện một cực cổng (b) và mẫu đo điện trở (c).

Theo thiết kế, linh kiện HEMT (hình 3.7b) gồm điện cực nguồn (S), cực máng (D) và điện cực cổng (G).

Quy trình công nghệ chế tạo GaN HEMT

3.4.1 Làm sạch bề mặt mẫu bán dẫn

Trong quá trình chế tạo linh kiện bán dẫn nói chung và linh kiện GaN HEMT, quy trình xử lý và làm sạch bề mặt là rất quan trọng Hai lý do chính cần phải chuẩn bị mẫu trước bất kỳ quá trình xử lý nào bao gồm

1 Loại bỏ các lớp oxit hình thành từ sự tiếp xúc của bề mặt bán dẫn với không khí hoặc môi trường xung quanh.

2 Loại bỏ các chất hoặc mảnh vụn hình thành và bám lên bề mặt trong quá trình chế tạo linh kiện.

Phiến bán dẫn được sử dụng kích thước 4 inch có cấu trúc epitaxy dị thể AlxGa1- xN/ GaN (nhà sản xuất NTT – AT – Nhật Bản) có các thông số kỹ thuật như sau: Bề dày: 625 ± 25 àm; Điện trở bề mặt trung bỡnh 400 /; Nồng độ hạt tải bề mặt: 10 13 (cm -2 ); Độ linh động điện tử: ~ 2000 cm 2 /Vs; Điện áp đánh thủng: ~ 1000 V Do giá thành của phiến bán dẫn GaN rất cao, nên chỉ một mẩu nhỏ cỡ 20 mm  15 mm được sử dụng trong quá trình nghiên cứu.

Hình 3.8 Làm sạch bề mặt mẫu bán dẫn theo quy trình tiêu chuẩn.

Trong luận án này, quy trình làm sạch bề mặt tiêu chuẩn đã được sử dụng cho các cấu trúc AlxGa1-xN/GaN Mẫu nhỏ GaN được đặt trong một cốc có chứa axeton, tiếp theo là isopropanol Tất cả quá trình làm sạch bằng dung môi hữu cơ được tiến hành trong bể siêu âm trong 10 phút để loại bỏ và làm sạch bất kỳ chất bẩn hữu cơ nào khỏi bề mặt Sau đó, quy trình làm sạch được hoàn tất với việc tráng mẫu bằng nước khử ion (DI) và thổi khô bằng nitơ (N2).

Trong luận án này, kỹ thuật quang khắc được sử dụng để định dạng và chế tạo các thành phần của linh kiện GaN HEMT (điện cực nguồn, máng và cực cổng) do tính khả thi về thiết bị, thao tác tương đối nhanh và có độ chính xác căn chỉnh cần thiết cho linh kiện có kích thước tương đối lớn (> 1 μm m).

Thành phần quan trọng được sử dụng trong kỹ thuật quang khắc là chất cảm quang - là một hợp chất hóa học rất nhạy với bức xạ tia cực tím Thông thường, có 2 loại chất là cảm quang là cảm quang âm và cảm quang dương Với cảm quang dương, phần lộ sáng trở nên dễ tan hơn trong dung dịch thuốc hiện (Developer) Ngược lại, khi chiếu ánh sáng vào bề mặt chất cảm quang âm, phần lộ sáng lại trở nên khó tan hơn và sẽ được giữ lại trên bề mặt bán dẫn sau quá trình xử lý trong dung dịch thuốc hiện.

Hình 3.9 Sơ đồ quá trình quang khắc sử dụng cảm quang dương (a) và cảm quang âm (b).

Các bước của quá trình quang khắc bao gồm:

Phủ cảm quang: Phiến bán dẫn sau khi được làm sạch theo quy trình tiêu chuẩn, sẽ được phủ chất cảm quang (Microposit S1800 photoresists 1.4àm - Nhật Bản) lờn bề mặt bằng kỹ thuật quay phủ với tốc độ quay 3000 vòng/phút trong thời gian 20 giây Điều này sẽ đảm bảo cho lớp phủ photoresist là đồng nhất trên bề mặt phiến.

Sấy lần 1: Mẫu được đặt trong môi trường nhiệt độ 85 0 C trong 10 phút để loại bỏ các dung môi, làm tăng độ cứng và khả năng chống dính của lớp cảm quang vào bề mặt bán dẫn.

Chiếu tia UV: Sau khi sấy sơ bộ lần 1, mẫu sẽ được đưa vào căn chỉnh cùng với

MASK1 trong hệ quang khắc để chiếu tia UV (hình 3.10), bề mặt phủ cảm quang của mẫu sẽ được tiếp xúc với mặt dưới của MASK, thời gian bề mặt màng cảm quang được tiếp xúc với ánh sáng UV khoảng 5 giây.

Hình 3.10 Quá trình chiếu sáng UV truyền hình ảnh từ ô MASK lên bề mặt lớp cảm quang.

Xử lý trong dung dịch thuốc hiện: Để loại bỏ phần cảm quang bị chiếu sáng (đối với cảm quang dương), toàn bộ mẫu sẽ được nhúng trong dung dịch thuốc hiện cho đến khi chỉ còn các lớp cảm quang nằm trong vùng tối được che chắn bởi ô MASK.

Sấy lần 2: Sau khi đã loại bỏ phần cảm quang không cần thiết theo thiết kế ban đầu trên bề mặt bán dẫn, mẫu được đưa vào sấy trong môi trường 120 0 C trong 30 phút để tiếp tục làm tăng độ cứng và khả năng bảo vệ bề mặt phiến bán dẫn trong quá trình ăn mòn tiếp theo (hình 3.11) Lớp cảm quang còn lại sẽ bảo vệ bề mặt bán dẫn trong quá trình ăn mòn.

Hình 3.11 Bề mặt mẫu bao gồm lớp cảm quang dương sau khi chiếu UV, xử lý trong dung dịch thuốc hiện và sấy lần 2.

3.4.3 Nghiên cứu chế tạo tiếp giáp Ohmic

Hình 3.12 Sơ đồ hệ thống ICP-RIE [80].

Kỹ thuật ăn mòn GaN khô triển khai nghiên cứu trong nội dung luận án được sử dụng để tạo ra cấu trúc MESA là sử dụng chùm ion plasma liên kết cảm ứng (ICP &RIE). Ăn mòn ICP được sử dụng trong nghiên cứu của chúng tôi là được thực hiện bằng hệPasmaTherm 790 (Đại học NUS - Singapore) với hỗn hợp khí Cl2 và Ar ở áp suất 5 mTorr và nhiệt độ là 10 0 C bên trong các buồng thép inox không gỉ Hệ này có nguồn ICP

1kW hoạt động ở tần số 2 MHz để điểu khiển lưu lượng dòng ion và một nguồn RIE 500W hoạt động tại tần số 13.6 MHz để điều khiển năng lượng của nguồn ion Tất cả được liên kết với một hệ làm mát bằng nitơ lỏng tại vị trí của đế Nitơ lỏng làm mát được sử dụng để hạ nhiệt độ của mẫu xuống vùng nhiệt độ rấp thấp (gần 0 0 C ) nhằm ngăn chặn hiệu ứng vỏ cây cũng như đảm bảo nhiệt quá trình tốt trong suốt quá trình ăn mòn Bằng việc thay đổi tỷ lệ giữa các khí Cl2 và Ar, chúng tôi đã thu được các kết quả khác nhau về tốc độ ăn mòn và biến dạng cạnh bên của hốc ăn mòn Từ đó, ảnh hưởng của độ sâu ăn mòn lên điện trở tiếp xúc của tiếp giáp Ohmic được nghiên cứu và đánh giá.

3.4.3.1 Ảnh hưởng của độ sâu ăn mòn lên điện trở tiếp xúc

Hình 3.13 Độ sâu ăn mòn mục tiêu.Các nhóm (1),(2) và (3) có các độ sâu ăn mòn khác nhau.

Các độ sâu ăn mòn khác nhau được thể hiện trong hình 3.13 Nhóm mẫu 1 bị phụ thuộc rất nhỏ vào ăn mòn ICP hoặc có liên quan như một xử lý bề mặt Chúng tôi đề xuất đặt vào năng lượng RIE 300W với hỗn hợp khí Cl2/Ar (20/5 sccm) trong một thời gian ngắn là 30 s tại áp suất là 5 mTorr và nhiệt độ của phiến được giữ là 10 º C Ăn mòn ICP được thực hiện để tạo ra sự bắn phá ion trên bề mặt của cấu trúc HEMT Nhóm mẫu 2 được chuẩn bị để ăn mòn xuống vị trị có thể đặt các miếng tiếp xúc Ohmic, có thể ăn mòn xuống khoảng 18 nm tính từ bề mặt Độ sâu này được chọn vì đó là vị trí của lớp

AlxGa1-xN kích thích loại n Ngoài ra, nó còn gần với bề mặt của AlxGa1-xN/GaN, vị trí của lớp 2DEG Cuối cùng, độ sâu ăn mòn của nhóm mẫu thứ 3 được đặt mục tiêu là có thể sẽ đạt đến vị trí của bề mặt tiếp xúc dị thể AlxGa1-xN/GaN nới có sự xuất hiện của lớp 2DEG cũng như cho phép các lớp kim loại liên kết trực tiếp với kênh 2DEG.

Do độ sâu ăn mòn là rất nhỏ chỉ khoảng 10 nm, nên các điều kiện công nghệ được sử dụng trong quá trình ăn mòn cần phải thực hiện sao cho đủ chậm để quá trình ăn mòn có thể điều khiển được Hiện tại, không có bất kỳ báo cáo nào công bố về tốc độ ăn mòn vật liệu AlxGa1-xN mà chúng tôi có thể sử dụng để tham khảo, do đó chúng tôi đã sử dụng công thức ăn mòn ICP của nhóm GS Chua (NUS) sau đây:

Khí sử dụng: Cl2 (20sccm) / Ar (5 sccm) Áp suất: 5m Torr

Khảo sát đặc trưng điện của linh kiện thực nghiệm

Hệ đo thông số linh kiện bán dẫn HP 4156A, Hewlett Packard & Hệ thiết bị HP

DC parametric Analyzer tại Viện ITIMS, ĐH Bách khoa Hà Nội được sử dụng để khảo sát đặc trưng điện của các linh kiện HEMT chế tạo được Trong đó, điện thế đặt vào cực cổng (𝑉𝐺) thay đổi từ -20 V đến 5 V; điện thế đặt vào cực máng (𝑉𝐷𝑆) thay đổi từ 0 đến

Bảng 3.6 Thông số của linh kiện.

STT Linh kiện Chiều dài cực cổng (àm)

Chiều rộng cực cổng (àm)

Chiều dài kênh dẫn (àm)

Hỡnh 3.26 Đặc trưng I DS – V DS của linh kiện HEMT thường cú kờnh dẫn dài 4àm, chiều dài cực cổng 2 àm Điện thế cực cổng thay đổi từ -4 V đến 2 V, mỗi bước thay đổi 1 V.

Hình 3.26 là kết quả đo sự phụ thuộc của dòng máng (𝐼𝐷𝑆) vào điện thế đặt vào cực máng (𝑉𝐷𝑆) và cực cổng (𝑉𝑔) hay đặc trưng 𝐼𝐷𝑆 − 𝑉𝐷𝑆 của linh kiện HEMT thường có kờnh dẫn dài 4 àm, chiều dài cực cổng 2 àm Giỏ trị thu được của dũng bóo hũa là vào khoảng 49.5 mA tại thế vào cực của 𝑉𝐺 = 2 V.

Hỡnh 3.27 Đặc trưng I DS – V DS của linh kiện HEMT α cú kờnh dẫn dài 4 àm Điện thế cực cổng thay đổi từ -5 V đến 1 V (từ dưới lên trên), mỗi bước thay đổi 1 V.

Hình 3.27 thể hiện đặc trưng 𝐼𝐷𝑆 − 𝑉𝐷𝑆 của linh kiện HEMT α có kênh dẫn dài 4 àm, chiều dài cực cổng 2 àm Dũng mỏng bóo hũa, 𝐼𝐷𝑆 thu được là 80 mA tại giỏ trị thế cực cửa 𝑉𝐺 = 1 V.

Hình 3.28 Độ hỗ dẫn G m và dóng máng I DS phụ thuộc vào hiệu điện thế cực cổng V G của linh kiện HEMT α (a), và của linh kiện HEMT thường (b) với V DS = 10 V.

Hình 3.28 là đồ thị biểu diễn sự phụ thuộc của độ hỗ dẫn 𝐺𝑚 và dòng máng 𝐼𝐷𝑆 vào hiện điện thế cực cổng 𝑉𝐺 của linh kiện HEMT α (hình 3.28a) và của linh kiện HEMT thường (hình 3.28b) Trong cả hai trường hợp, điện áp đặt vào cực máng (𝑉𝐷𝑆) là

10 V Giá trị độ hỗ dẫn tối đa , 𝐺𝑚,𝑚𝑎𝑥 , thu được là khoảng 165 mS/mm và 106 mS/mm tương ứng cho cả hai linh kiện Các giá trị của 𝐺𝑚,𝑚𝑎𝑥 và 𝐼𝐷𝑆 đều là khá sát khi so sánh với các kết quả đã được công bố trước đây cho các linh kiện với kích thước tương tự [82],

[83] Điều này cho thấy rằng quy trình chế tạo được phát triển nhằm đạt được tiếp xúc

Ohmic và Schottky chất lượng cao cho phép chế tạo thành công linh kiện AlGaN/GaN HEMT.

NGHIÊN CỨU CHẾ TẠO CẤU TRÚC MOS-HEMT SỬ DỤNG LỚP ĐIỆN MÔI HIGH-K

Cấu trúc MOS HEMT

Điểm khác biệt của quy trình công nghệ chế tạo linh kiện MOS HEMT so với quy trình công nghệ thông thường là sau khi chế tạo điện cực nguồn (D) và cực máng (S), một lớp ô-xít siêu mỏng (5 ÷ 15 nm), có hằng số điện môi cao (high-) như Gd2O3 HfO2,

Al2O3 hoặc Ga2O3 được phủ lên trên bề mặt bán dẫn trong vùng cực cổng bằng công nghệ lắng đọng từng lớp nguyên tử (ALD) (hình 4.1a) [84] Lớp ô-xít trong cấu trúc MOS có vai trò làm giảm dòng rò và dòng sụt xuất hiện trong thiết bị chưa được thụ động hóa gây ra bởi các bẫy điện tử tồn tại giữa cực cổng và cực máng và tăng cường mật độ điện dung cực cổng, qua đó làm tăng khả năng điều khiển dòng của transistor HEMT Độ rộng vùng cấm của lớp điện môi cực cổng phải đủ lớn để hình thành sự gián đoạn trong vùng năng lượng của cấu trúc MOS (HfO2 – 5.45 eV, Al2O3 – 6.75 eV) [85] Tuy nhiên, chất lượng của bề mặt tiếp giáp bán dẫn và lớp điện môi này đóng vai trò quan trọng trong việc quyết định đặc tính các linh kiện như MOSFET Các bẫy tồn tại trên bề mặt tiếp giáp sẽ gây ra sự suy giảm của nhiều tính chất như hệ số truyền dẫn, độ linh động hạt tải và điện áp ngưỡng [86],[87], [88]. Điện cực cổng của linh kiện bao gồm các lớp vật liệu kim loại, ô-xít và bán dẫn được gọi là cấu trúc MOS (Metal - Oxide - Semiconducor) hoặc tụ điện MOS (MOS Capacitor -MOSCAP) [89] Các tụ điện MOS gồm một lớp ô-xít nằm giữa một chất bán dẫn và cổng kim loại Màng bán dẫn và điện cực kim loại là hai bản cực của tụ điện, còn lớp ô-xít hoạt động như màng điện môi Diện tích của điện cực kim loại xác định diện tích làm việc của tụ điện (hình 4.1b). a) b)

Hình 4.1 (a) Sơ đồ mặt cắt ngang của một linh kiện MOS-HEMT điển hình và (b) tụ MOS. Đặc tính quan trọng nhất của tụ điện MOS là điện dung C của nó được thay đổi theo điện áp một chiều đặt lên cực cổng VDC Điện dung của tụ điện phẳng có thể được xác định từ biểu thức sau đây:

𝑡 Trong đó 𝜖0 là hằng số điện môi của chân không

𝜖𝑟 là hằng số điện môi của vật liệu

𝐴 là diện tích vùng liên kết của điện cực kim loại

𝑡 là độ dày lớp điện môi giữa hai bản cực tụ điệnHình 4.2 mô tả đường cong C-V tần số cao điển hình của cấu trúc tụ MOS trên nền bán dẫn Si loại n Khi điện áp dương (𝑉𝐺 > 0) đặt vào cổng kim loại, phần lớn các hạt điện tử sẽ tập trung trên bề mặt bán dẫn tại phân biên ô-xít/bán dẫn Kết quả là điện dung tổng trong cấu trúc MOS bằng điện dung lớp ô-xít cực cổng Điện dung (𝐶𝑜𝑥) của cấu trúc MOS được đo trong vùng tích tụ mạnh và đạt giá trị cực đại - 𝐶𝑚𝑎𝑥 Độ dày lớp ô-xít(𝑡𝑜𝑥) cũng có thể được xác định từ giá trị điện dung 𝐶𝑚𝑎𝑥.

Hình 4.2 Đặc trưng C-V tần số cao của tụ MOS lý tưởng trên đế bán dẫn Si loại n, đo ở nhiệt độ phòng.

Khi tần số đo là đủ thấp để tốc độ quá trình phát sinh và tái hợp hạt tải tại bề mặt bán dẫn bằng hoặc nhanh hơn tần số của điện áp xoay chiều AC, thì nồng độ lỗ trống có thể theo kịp tín hiệu AC và dẫn đến việc đáp ứng với tín hiệu đo Như vậy, vùng bề mặt sẽ có tính dẫn điện tốt Sự xuất hiện của các đường cong tần số thấp xảy ra ở 𝑓  100 Hz Tại một giá trị điện áp âm đặt vào cực cổng 𝑉𝐺 đủ lớn, hầu hết các hạt dẫn không cơ bản đều nằm trong lớp đảo, tức là đạt trạng thái bão hòa, độ rộng vùng nghèo đạt giá trị tối đa và khi đó, điện dung của tụ MOS đạt giá trị tối thiểu được gọi là điện dung tối thiểu (𝐶𝑚𝑖𝑛) và được minh họa trong hình 4.2 (vùng đảo – inversion).

Hình 4.3 Đặc trưng C-V điển hình của tụ MOS trên cơ sở bán dẫn GaN loại n, ở 300 K.

Trong trường hợp các tụ điện MOS trên đế bán dẫn GaN (là bán dẫn có vùng cấm rộng hơn), các quá trình vật lý xảy ra đối với hạt tải sẽ khác với tụ điện trên đế bán dẫn

Si Khi quét điện áp từ vùng bão hòa sang vùng nghèo qua cấu trúc MOS trên đế GaN loại n, lớp đảo không thể hình thành do tốc độ phát sinh hạt dẫn không cơ bản rất chậm. Như vậy, khi tiếp tục giảm điện áp, thì độ rộng vùng nghèo vẫn tiếp tục gia tăng (tiếp tục trở nên rộng hơn vào sâu trong bán dẫn GaN) Như vậy, điện dung tiếp tục giảm xuống dưới giá trị của 𝐶𝑚𝑖𝑛, như minh họa trong hình 4.3 Vùng này được gọi là nghèo sâu. Như vậy, đối với các linh kiện MOS HEMT, việc nghiên cứu công nghệ lắng đọng màng siêu mỏng ô-xít có hằng số điện môi cao (high - k) và có chất lượng cao trên bề mặt bán dẫn GaN cũng như các đặc tính của hạt dẫn tai bề mặt phân biên ô-xít/ bán dẫn là hết sức quan trọng Chương này của luận án trình bày các nghiên cứu và công nghệ chế tạo cấu trúc MOS sử dụng ô-xít SiO2, HfO2, Al2O3 trên đế bán dẫn GaN và khảo sát đặc trưng điện của linh kiện Để hiểu rõ hơn về ảnh hưởng của các điện tích bị giữ lại tại bề mặt phân biên do các sai hỏng, tác giả đã nghiên cứu chế tạo các cấu trúc GaN MOSCAP với lớp điện môi cực cổng dày 5, 10, 15 và 20 nm bằng hệ thiết bị lắng đọng lớp nguyên tử (Atomic layer deposition - ALD).

Chế tạo màng mỏng ô-xít Al 2 O 3 trên đế bán dẫn Si bằng phương pháp lắng đọng lớp nguyên tử ALD

Lắng đọng lớp nguyên tử (ALD) là một phương pháp chế tạo màng mỏng đặc biệt dựa trên nguyên lý của của kỹ thuật lắng đọng hóa học từ pha khí (CVD), có khả năng tạo ra các màng mỏng của nhiều loại vật liệu ô-xít [90] Trong đó các chất phản ứng dạng khí (tiền chất) được đưa vào buồng phản ứng để tạo thành vật liệu mong muốn thông qua các phản ứng hóa học trên bề mặt Tính năng đặc trưng của ALD là các tiền chất được tạo xung luân phiên, mỗi lần được thực hiện tuần tự và kết thúc riêng biệt, được phân tách bằng cách lọc khí trơ để tránh phản ứng pha khí.

Dựa trên các phản ứng tuần tự, độc lập, ALD là kỹ thuật lắng đọng màng siêu mỏng trên các cấu trúc cần tỷ lệ về bề dày với độ chính xác cao, kiểm soát độ dày ở mức nanomet và thành phần của màng mỏng có thể điều chỉnh được [91] Với những ưu điểm này, ALD đã nổi lên như một công cụ mạnh mẽ cho nhiều ứng dụng cả trong công nghiệp và nghiên cứu ứng dụng Hình 4.4 mô tả sơ đồ hệ thiết bị lắng đọng lớp nguyên tử [92]. Trong đó, các khí tiền chất riêng biệt cho việc tổng hợp vật liệu đích được định lượng một cách tuần tự vào buồng chân không dưới sự điều khiển của máy tính và phần mềm. Tiền chất đầu tiên được hấp thụ hóa học vào bề mặt chất nền và sau đó khoang này được lọc sạch Sau đó, tiền chất thứ hai được đưa vào và phản ứng với chất đầu tiên, tạo ra một màng siêu mỏng đơn lớp Chu kỳ tiếp tục được thực hiện bằng tiêp tục đưa vào lại tiền chất đầu, và cứ tiếp tục như vậy [93].

Hình 4.4 Sơ đồ hệ thiết bị lắng đọng nguyên tử - ALD.

Một chu trình (cycle) công nghệ chế tạo màng Al2O3 bằng kỹ thuật ALD bao gồm

4 giai đoạn của phản ứng: 1 xung TMA (pulse) + 1 xả (purge) + 1 xung H2O (pulse) + 1 xả (purge).

Trong mỗi xung ALD, phân tử tiền chất phản ứng với bề mặt theo cách tự giới hạn, điều này đảm bảo rằng phản ứng dừng lại khi tất cả các vị trí phản ứng trên chất nền đã được sử dụng Một chu trình ALD hoàn chỉnh được xác định bởi bản chất của tương tác bề mặt tiền chất Chu trình ALD có thể được thực hiện nhiều lần để tăng các lớp của màng mỏng, tùy thuộc vào yêu cầu Các phản ứng bề mặt của các chất phản ứng được thực hiện và kết thúc liên tiếp sẽ làm hình thành và phát triển có kiểm soát các lớp vật liệu kích thước nanomet mong muốn.

Tuy nhiên, ALD là một kỹ thuật phức tạp và có tốc độ tạo màng chậm nên cần rất nhiều thời gian, khiến cho việc lắng đọng các lớp màng dày hơn trở nên khó khăn (tốc độ lắng đọng trung bình khoảng 100 nm đến 300 nm / giờ).

Quy trình chế tạo màng mỏng Al2O3 được nhóm nghiên cứu thực hiện trên hệ thiết bị ALD reactor of Syskey Technology Co., Ltd (Viện AIST, ĐHBK Hà Nội) như hình 4.4:

 Chế độ công nghệ được thiết lập như sau:

 20 msec (CH3)3Al, 8000 msec N2, 20 msec H2O.

 Nhiệt độ: 200 0 C; áp suất: 2.4 × 10 −1 Torr.

 Lưu lượng khí N2: 300 ml/min.

 Đế bán dẫn được làm nóng đến các nhiệt độ khác nhau là 300 0 C và áp suất là 0.5 nbar.

 N2 chứa trong (2) sẽ được bơm liên tục xuống phiến bán dẫn (6) với tốc độ 300 ml/min thông qua đường ống (5) với điều kiện về nhiệt độ là 40 o C.

 Các tiền chất là H2O và TMA được chứa lần lượt trong các bình (3) và (4) và đều được làm lạnh tới 18 o C Các tiền chất này sẽ được đưa vào đường ống (5) thông qua các đường ống phụ có áp suất là 18 mbar và được điều khiển bởi một van tự động đóng ngắt trong 0.2 s.

 N2 , H2O và TMA sẽ được bơm xuống phiến (6) để tạo màng Al2O3 theo chu trình như sau: đầu tiên, van điều khiển sẽ mở tại bình chứa TMA để chất này được bơm xuống phiến trong khi N2 liên tục được đưa xuống phiến theo đường ống (6) Sau đó, khi van điều khiển đóng lại, chỉ có N2 là tiếp tục được bơm xuống trong 8 s Tiếp tục, cùng với N2 lúc này van điều khiển tại hộp chứa H2O mở ra trong 0.2 s để đưa H2O xuống phiến Cuối cùng là tiếp tục N2 được đưa xuống trong 8 s nữa để kết thúc một chu trình.

 Tại phiến bán dẫn (6), dưới tác động của nhiệt độ, xảy ra phản ứng hóa học

Sau một chu trình sẽ tạo ra được màng Al2O3 với độ dày ~ 0.1 nm Chế tạo các màng có độ dày tương ứng với 50, 100, 150 và 200 chu kỳ (cycles) ALD.

Kết quả xác định độ dày màng Al2O3 bằng phương pháp ellipsometry được thể hiện trong hình 4.5 Trong đó, bề dày màng tăng tuyến tính với số chu kỳ ALD Tốc độ tạo màng là 1.0 Å / chu kỳ.

Hình 4.5 Kết quả xác định độ dày màng Al 2 O 3 bằng phương pháp ellipsometry.

Hình 4.6 Phổ huỳnh quang tia X, XPS của mẫu Al 2 O 3 được chế tạo với 200 chu kỳ ALD.

Hình 4.6 là phổ huỳnh quang tia X (XPS) của mẫu được chế tạo với 200 chu kỳ ALD (chiều dày khảo sát được là ~20 nm) Phổ XPS tổng thể cho thấy các cực đại tương ứng với các mức năng lượng liên kết của Al, O và C Sự hiện diện của cực đại C1s được cho là do carbon bị nhiễm trên bề mặt do hiệu ứng tích điện bề mặt Các đỉnh quan sát được ở năng lượng liên kết 74.1 eV và 531.4 eV là của Al2p và O1s một cách tương ứng Những năng lượng liên kết này phù hợp tốt với năng lượng liên kết của màng Al2O3 được báo cáo trong tài liệu [94]–[96].

Hình 4.7 Phóng to đỉnh phổ ứng với Al2P và O1s của phổ XPS của mẫu Al 2 O 3 được chế tạo với

Quét phổ độ phân giải cao của nguyên tố được thực hiện với độ phân giải năng lượng tốt hơn và độ nhiễu thấp hơn so với phổ khảo sát (như thể hiện trong hình 4.7) Từ phổ XPS cao, nồng độ nguyên tử của các nguyên tố đo được có thể được tính toán và sự dịch chuyển hóa học sẽ xuất hiện đối với một số vật liệu hợp chất nhất định.

4.2.2 Kết quả đo C-V và tính toán mật độ sai hỏng tại phân biên

Cấu trúc MOS được hoàn thành với các cổng kim loại Au dày ~100 nm, với diện tích khoảng (1– 4) × 10 −4 cm 2 bằng phương pháp phún xạ Để khảo sát chất lượng của lớp Al2O3 chúng tôi sử dụng phép đo điện dung-điện áp ở nhiệt độ phòng, và nhiệt độ đá

Hình 4.8 (a) Đường đặc trưng C-V của mẫu GaN/5-nm Al 2 O 3 /Au Mũi tên chỉ hướng quét khi đo (b) So sánh đặc trưng C-V chuẩn hóa về 1 (giá trị C/C max ) của mẫu tương ứng ở 300 K và 200 K (môi trường đá khô CO 2 ).

Từ đường đặc trưng C-V ở nhiệt độ phòng, ta nhận thấy có độ trễ điện áp giữa đường quét đi và quét về, điện áp giải phẳng ước tính được là -4.9 V Trong hình 4.8(a) đặc trưng C-V thể hiện độ trễ điện dung – điện áp ∆𝑉 𝐹𝐵 ~0.2 V, điều này cho thấy tồn tại mức điện tích bẫy ô-xít trong lớp ô-xít Giá trị mật độ điện tích bẫy trong lớp ô-xit được ước tính theo công thức: ∆𝑉𝐹𝐵 × 𝐶𝑜𝑥 = 𝑄𝑜𝑥, và từ đó tính được nồng độ bẫy trong lớp ô- xit 𝑁𝑜𝑡~1 × 10 12 cm −2

Khảo sát cấu trúc MOS Au/ALD-HfO 2 /GaN

Mẫu MOS Au/ALD-HfO2/GaN/In thực nghiệm có sơ đồ cấu trúc được mô tả trong hình 4.9 Đế bán dẫn là lớp màng mỏng epitaxy n-GaN dày 200 nm chế tạo trên phiến

(111) Si dày 200 m tại RMIT, Singapore Một lớp đệm bao gồm AlN và AlGaN được sử dụng nhằm để tăng độ tương thích hằng số mạng giữa lớp đế Si và lớp bán dẫn GaN Có ba loại phiến đế GaN là RUN425, RUN427 và RUN429 với mật độ lệch mạng tương ứng là 18.3 × 10 9 , 2.3 × 10 9 và 1.3 × 10 9 cm −2 được tạo ra do sự thay đổi cách chế tạo các lớp đệm Lớp ô-xít HfO2 được chế tạo bằng phương pháp lắng đọng lớp nguyên tử(phương pháp ALD) Tốc độ lắng đọng là 1.1 Å/chu kỳ Sau khi lắng đọng ô-xít, mẫu được ủ trong môi trường khí N2 tại nhiệt độ 400 0 C trong vòng 30 phút Cấu trúc MOS được hoàn thành với các cổng kim loại Au dày 100 nm, với diện tích khoảng (1– 4) ×

10 −4 cm 2 bằng phương pháp phún xạ Lớp bán dẫn được liên kết với đế Si (111) bằng lớp kim loại In Ba mẫu được kí hiệu là HG1, HG2, HG3 được chế tạo với cùng chiều dày lớp ô-xít HfO 2 bằng 5 nm trên các đế RUN425, RUN427 và RUN429 Các mẫu HG3- HG6 được chế tạo cùng trên đế RUN429 với chiều dày lớp ô-xít thay đổi từ 5 đến 20 nm.

Hình 4.9 Sơ đồ cấu trúc tụ MOS HfO 2 /GaN chế tạo trên đế (111)Si. Để tính toán các số liệu thực tế về bẫy bề mặt tại phân biên HfO2/GaN, chúng tôi sử dụng phương pháp điện dung – điện áp (C-V) [97],[98] Trong đó, phép đo C-V được thực hiện trong khoảng tần số từ 0.1 đến 100 kHz bằng máy phân tích trở kháng (Agilent

4192, Agilent, Santa Clara) tại nhiệt độ phòng 300 K, và nhiệt độ đá khô (CO 2 ) 200 K.Trước khi ghi lại đường cong C-V từ vùng nghèo đến vùng giàu, tụ MOS được quét từ vùng nghèo đến vùng giàu nhằm đảm bảo rằng các trạng thái bề mặt đều xuất hiện tại vùng giàu. ox

4.3.1 Ảnh hưởng chất lượng đế lên đặc trưng C-V của tụ MOS HfO 2 / GaN

Trong phần này, đặc trưng C-V của cấu trúc MOS có cùng chiều dày lớp ô-xít 5 nm trên ba phiến đế có mật độ sai hỏng khác nhau được khảo sát Ba mẫu được kí hiệu là HG1, HG2, HG3 được chế tạo trên các đế với mật độ sai hỏng lệch mạng trong đế tương ứng là 18.3 × 10 9 , 2.3 × 10 9 và 1.3 × 10 9 cm −2

Hình 4.10 (a) Đường đặc trưng C-V của mẫu HG3 GaN/5-nm HfO 2 /In Mũi tên chỉ hướng quét khi đo (b) đồ thị 1/C 2 -1/C 2 phụ thuộc thế cực cửa V , sử dụng để tính thế dải phẳng (V FB ) và nồng độ pha tạp đế bán dẫn.

Hình 4.10a biểu diễn đường C-V của tụ mẫu HG3 khi đo ở tần số 10 kHz, trong vùng điện áp từ -1 V tới 1.5 V Trong hình này, độ trễ điện dung – điện áp nhỏ (∆𝑉𝐹𝐵

≤0.1 V) cho thấy mức độ thấp của điện tích bẫy ô-xít trong lớp ô-xít Đồ thị của (1/

𝐶 2 – 1/𝐶 2 ) phụ thuộc vào điện áp cực cửa 𝑉 trong hình 4.10(b) cho ta một đường

𝑜𝑥 𝐺 tuyến tính trong toàn bộ vùng nghèo Thế dải phẳng (𝑉𝐹𝐵) được xác định từ giao điểm của đoạn tuyến tính với trục hoành có giá trị là 0.36 V Từ độ dốc của vùng tuyến tính, nồng độ pha tạp 𝑁 𝐷 được ước tính vào khoảng 7.0 × 10 16 cm −3 , sử dụng phương trình dưới đây:

𝐶 2 )] (4.1) trong đó, A là diện tích tiếp xúc cực cổng, hằng số điện môi của GaN, κGaN = 9.7 Ngoài ra, chúng tôi cũng xác định độ trễ điện thế trên các đường quét C-V ở 300K để tính được điện tích bẫy trong lớp ô-xít 𝑄𝑜𝑡, và nồng độ bẫy ô-xít 𝑁𝑜𝑡 Kết quả được thể hiện trong bảng 4.1.

Bảng 4.1 Một vài thông số của bán dẫn và tính chất tại phân biên cấu trúc MOS HfO 2 /GaN rút ra từ đo đặc trưng C-V tại nhiệt phòng, tần số 10 kHz.

Tên đế Run 425 Run 427 Run 429

Nồng độ lệch mạng biên

VFB (V) 0.32 0.30 0.36 Độ trễ quét CV tại 300 K (V) 0.08 V 0.10 V 0.04 V

Nồng độ bẫy ô-xít (10 12 cm -2 ) 1.40.1 1.80.1 0.70.1 Độ dịch Gray-Brown khi giảm nhiệt độ từ 300 K xuống 200 K (V) 0.22 - 0.12

Nồng độ bẫy bề mặt (× 10 11 cm -2 ) 22.9 - 5.2

Kỹ thuật dịch chuyển Gray-Brown dựa trên hiện tượng dịch chuyển thế dải phẳng khi thay đổi nhiệt độ làm việc của linh kiện Ở đây, chúng tôi đo đặc trưng C-V của MOS ở nhiệt độ phòng T00 K và nhiệt độ T 0 K (trong đá khô CO2) Nếu không có bẫy bề mặt (hoặc nồng độ bẫy bề mặt không đáng kể), sự dịch chuyển 𝑉𝐹𝐵 khi hạ nhiệt độ sẽ ứng với sự dịch mức Fermi của bán dẫn Nếu có bẫy bề mặt tại phân biên HfO2/GaN, thì kéo theo sự dịch chuyển mở rộng hơn của 𝑉𝐹𝐵.

Hình 4.11 so sánh đường cong C-V đo được của cả ba mẫu HG1, HG2 và HG3 tại nhiệt độ 300 K và 200 K Chúng ta có thể nhận thấy rằng độ trễ C-V lớn tại mẫu HG1 thể hiện rằng mật độ của điện tích của các bẫy ô-xít là lớn Điều này cũng khá phù hợp vì mẫu phiến RUN425- GaN có mật độ sai hỏng cao hơn phiến RUN429-GaN Ở hai mẫu

HG1 và HG3, chúng tôi quan sát được độ dịch của đường cong C-V hướng về bên phải khi mẫu được làm lạnh, điều này chỉ ra các điện tích bẫy âm tại bề mặt GaN/HfO 2 Tuy nhiên, đường CV của mẫu HG3 chỉ dịch chuyển nhỏ trong khi của mẫu HG1 lại dịch chuyển mạnh hơn về phía dương, của HG2 thì hầu như không dịch chuyển Tính toán cụ thể điện áp dải phẳng của các mẫu ở từng nhiệt độ, chúng tôi tính được độ dịch Gray-Brown lần lượt là 0.22, 0.0 và 0.05 V cho mẫu HG1, HG2 và HG3 tương ứng Độ dịch này liên quan đến nồng độ bẫy bề mặt tại phân biên GaN/HfO 2 với mức năng lượng nằm giữa mức Fermi tại nhiệt độ 300 K và 200 K Từ độ chênh lệch điện áp dải phẳng ∆𝑉𝐹𝐵 ta tính được điện tích bề mặt 𝑄𝑖𝑡 nằm trong khoảng mức Fermi ở 300 K và 200 K theo công thức sau [99]:

Từ đó, chúng tôi ước tính ∆𝐸 𝑓 (200 𝐾 − 300 𝐾)~0.05 eV khi nồng độ pha tạp đế

𝑁𝐷 ~ (10 16 − 10 17 ) 𝑐𝑚 −3 Kết quả tính toán điện tích bẫy bề mặt được thể hiện trong bảng 4.1 Giá trị nồng độ này cùng cỡ với nồng độ bẫy bề mặt xuất hiện trên phân biên chuyển tiếp SiO2/Si điển hình với lớp SiO2 ô-xy hóa nhiệt [100] Điều này cho thấy chất lượng mẫu nghiên cứu của chúng tôi khá tốt Trên thực tế, để nâng cao chất lượng bề mặt phân biên và đặc tính linh kiện, mẫu có thể được xử lý thụ động hóa bằng cách ủ trong môi trường khí Hydro để giảm thiểu nồng độ bẫy bề mặt.

Hình 4.11 Đồ thị C-V của tụ MOS GaN/HfO 2 /In tại tần số 10 kHz đo được tại nhiệt độ 300 K và

200 K của ba mẫu HG1, HG2 và HG3 cho thấy dịch chuyển nhiệt độ Gray-Brown Chiều mũi tên chỉ hướng quét.

Ngoài ra, so sánh các đường C-V tại 300 K và 200 K như trong hình 4.9, ta thấy độ trễ của đường C-V hầu như không phụ thuộc vào nhiệt độ, điều này cũng chứng tỏ rằng độ trễ đó liên quan tới điện tích cố định trong lớp ô-xít.

Nghiên cứu tính chất điện của linh kiện MOS HEMT

Trong phần nghiên cứu này của luận án tiến sĩ, tác giả tập trung nghiên cứu đặc trưng

𝐼𝐷𝑆 − 𝑉𝐷𝑆, đặc tính truyền dẫn, hệ số truyền dẫn của linh kiện MOS-HEMT trên cơ sở cấu trúc dị thể AlGaN/GaN sử dụng mô hình mô phỏng đã xây dựng được Thêm vào đó, ảnh hưởng của chiều dày lớp oxit cực cửa cũng được khảo sát.

Linh kiện MOS – HEMT được sử dụng để nghiên cứu có cấu trúc điển hình

AlmGa1−mN/GaN với nồng độ mol của Al là 𝑚 = 0.2 và lớp ô-xít dưới cực cổng Kích thước của cực cửa gồm chiều dài và chiều rộng của cực cửa lần lượt là 𝐿𝑔 = 40 μm m,

𝑊𝑔 = 153 μm m và độ dầy của lớp ô-xít 𝑡𝑜𝑥 = 10 nm Ngoài ra, để thống nhất với kết quả thực nghiệm của Hasan, độ linh động điện tử được chọn ở đây là 2200 cm 2 /V.s.

Hình 4.15 Đặc trưng I DS – V DS của MOS-HEMT: so sánh lý thuyết và thực nghiệm Đường nét liền là đặc trưng thu được từ mô phỏng trong nghiên cứu này Các ký hiệu rời rạc biểu diễn đường thực nghiệm của Hasan và đồng nghiệp [105].

Hình 4.15 miêu tả đồng thời các đường cong 𝐼𝐷𝑆– 𝑉𝐷𝑆 được tính toán từ mô phỏng cho MOS-HEMT và so sánh với thực nghiệm của Hasan [105], ứng với các điện áp cực cửa 𝑉𝑔 khác nhau Chúng ta có thể thấy dòng 𝐼𝐷𝑆 đạt được giá trị bão hòa cực đại là 33 mA/mm tại giá trị thế vào cực cửa 𝑉 𝑔 = 0 V Điều này phù hợp với kết quả nhận được từ báo cáo của Hasan [105] Ngoài ra, trong hình 4.15, các số liệu thực nghiêm cũng được đưa vào dưới dạng các ký tự nhằm so sánh sự khác biệt giữa thực nghiệm của Hasan và mô hình mô phỏng Kết quả thu được cho thấy một sự khác biệt không lớn giữa hai loại kết quả này Điều này một lần nữa cho thấy sự phù hợp với thực nghiệm của mô hình mô phỏng này.

Hình 4.16 biểu diễn dòng máng trong vùng bão hòa như là một hàm của thế cực cửa đặt vào (đặc trưng 𝐼𝐷𝑠𝑎𝑡– 𝑉𝐺) thu được từ mô phỏng Có thể nhận thấy, giá trị dòng máng trong vùng này tăng dần khi giá trị 𝑉𝑔 thay đổi từ -4 V đến 0 V Trong đó, -4 V chính là giá trị điện áp ngưỡng biến đổi, 𝑉𝑡ℎ So sánh với các giá trị thu được từ thực nghiệm, giá trị cho thấy sự phù hợp của mô hình mô phỏng Hơn nữa, điều này cũng phù hợp với đường cong được chỉ ra trong lý thuyết.

Hình 4.16 Đặc trưng mô phỏng I Dsat – V G của transistor MOS-HEMT [105].

Kết luận chương IV Đã chế tạo thành công lớp điện môi high-k Al2O3 trên đế Si bằng phương pháp ALD. Qua đó, chiều dày của lớp ô-xít được xác định bằng phương pháp ellipsometry Trong đó, bề dày màng tăng tuyến tính với tốc độ tạo màng là 1.0 Å / chu kỳ ALD. Đã chế tạo thành công cấu trúc MOS Au/ALD-HfO2/GaN với chất lượng đế và chiều dày lớp ô-xít khác nhau rồi tiến hành đo đạc khảo sát đặc trưng C-V nhằm đánh giá mức độ ảnh hưởng của chất lượng đế cũng như độ dày lớp ô-xít lên đặc trưng này của linh kiện Bằng các kết quả thu được từ đặc trưng C-V, chúng tôi thu được kết quả của thế dải phẳng VFB và nồng độ điện tích bề mặt tổng cộng. Đã cải tiến mô hình cho linh kiện HEMT nhằm mô hình hóa cấu trúc MOS – HEMT và mô hình cũng cho thấy sự phù hợp khi so sánh với kết quả thu được từ thực nghiệm.

Transistor trên nền vật liệu GaN có độ linh động điện tử cao, với cấu trúc dị thể độc đáo cùng với một lớp khí điện tử hai chiều (2DEG), có thể đạt được các tiêu chí như tổn hao truyền dẫn thấp và tốc độ chuyển mạch cao, phù hợp với các ứng dụng chuyển đổi năng lượng như bộ chuyển đổi quang điện, hệ thống lưu trữ năng lượng và các ứng dụng công nghiệp khác Như vậy, đề tài luận án tiến sĩ về công nghệ chế tạo linh kiện GaN HEMT ứng dụng cho lĩnh vực chuyển đổi năng lượng là hướng nghiên cứu rất được quan tâm hiện nay Các kết quả nghiên cứu chính của luận án đã đạt được như sau:

 Bằng phương pháp mô phỏng Nguyên lý ban đầu, luận án đã thu được các kết quả có thể tổng kết lại như sau:

 Việc sử dụng lớp mũ GaN rất mỏng (~ 2 nm) cũng như sử dụng thành phần hợp kim Al25Ga75N đã làm gia tăng phẩm chất của linh kiện.

 Cấu trúc HEMT có thể làm việc ở điều kiện nhiệt độ và mật độ hạt tải cao.

 Đã xây dựng thành công mô hình phù hợp để mô hình hóa linh kiện HEMT và MOS-HEMT Do đó, mô hình đã xây dựng có thể sử dụng để đưa ra các dự đoán cho các linh kiện cũng như các hệ vật liệu high-k sử dụng cho cấu trúc MOS trước khi tiến hành chế tạo thử nghiệm.

 Bằng phương pháp mô phỏng MD, luận án thu được kết quả như sau:

 Chiều dài liên kết Al-N và Ga-N trong các mẫu trong khoảng 1.82±0.05A 0 và 1.87±0.05A 0

 Số phối trí (với nguyên tử N) chiếm ưu thế của Al và Ga đều bằng 4.

 Tỷ lệ thể tích lỗ hổng chiếm chỗ trong các mẫu nằm trong khoảng từ 21- 26%.

 Sự tương đồng về mặt cấu trúc cho thấy sự hình thành vật liệu vô định hình đa nguyên với phân bố đều đặn, không có tự tích tụ của các nhóm cấu trúc riêng.

 Nghiên cứu đánh giá tác động của áp suất lên cấu trúc và tính chất cơ học của ô-xít HfO2.

 Đã thiết lập được quy trình chế tạo linh kiện GaN HEMT và chế tạo thành công linh kiện với các thông số cơ bản của linh kiện như sau:

 Điện trở tiếp xúc 𝑅𝑡𝑥 = 8.34 × 10 −7 Ωcmcm 2

 Dòng máng bão hòa 𝐼 𝐷 = 80 mA tại 𝑉 𝑔 = 2 V và 𝑉 𝐷𝑆 = 4.5 V.

 Điện thế bắt đầu bão hòa 𝑉𝑝𝑖𝑛𝑐ℎ𝑜𝑓𝑓 ~ 5 V.

 Công suất cực đại / đơn vị chiều dài kênh dẫn : > 1 W/mm.

 Độ hỗ dẫn 𝐺𝑚 = 165 mS/mm tại 𝑉𝐷𝑆 = 10 V.

 Mật độ dòng máng bão hòa 𝐼 𝐷𝑆 ~ 215 mA/mm tại 𝑉 𝐺 = 2 V.

 Tỉ số dòng máng / dòng máng bão hòa khoảng 15%.

 Đã chế tạo tiếp xúc Ohmic với 4 màng kim loại Ti/Al/Pd/Au Ti(20nm)/Al(200nm)/Pd(60nm)/Au(100nm) bằng phương pháp bay hơi chùm điện tử Edwards và ủ nhiệt nhanh (RTA) Qua đó, đã xác định được điện trở tiếp xúc là ρc = 1.08 × 10 −7 Ωcmcm 2 với độ sâu ăn mòn là 18.35 nm tại nhiệt độ ủ tối ưu là

650 º C trong khi các nghiên cứu phải dùng tới nhiệt độ ủ lên đến hơn 800 º C.

 Đã chế tạo tiếp xúc Schottky có diện tích 50 × 100 μm m 2 gồm có 2 lớp kim loại Pd/Au (50nm/150nm) bằng phương pháp bay hơi chùm điệm tử.

 Đã nghiên cứu, tìm hiểu và đưa ra quy trình công nghệ chế tạo linh kiện HEMT cải tiến, trong đó sử dụng lớp n+-GaN làm nắp nhằm tạo ra tiếp xúc Ohmic tốt hơn.

 Đã chế tạo được các cấu trúc MOS Au/ALD-HfO2/GaN/In trên đế bán dẫn Si

(111) dày 200 m với lớp màng mỏng epitaxy n-GaN dày 200 nm và khảo sát các đăng trưng điện của linh kiện.

 Đã chế tạo thành công lớp điện môi high-k Al2O3 trên đế Si bằng phương phápALD Qua đó, chiều dày của lớp ô-xít được xác định bằng phương pháp ellipsometry Trong đó, bề dày màng tăng tuyến tính với tốc độ tạo màng là 1.0 Å / chu kỳ ALD.

DANH MỤC CÁC CÔNG TRÌNH ĐÃ CÔNG BỐ CỦA LUẬN ÁN

1 Đô Nguyễn-Trung, Thoan Nguyễn-Hoàng*, Trung Nguyễn-Ngọc, Vinh Lê-Văn,

Nghiên cứu vi cấu trúc và tính chất của vật liệu Al1-xGaxN vô định hình bằng phương pháp động lực học phân tử, Tuyển tập báo cáo hội nghị Vật lý chất rắn và Khoa học vật liệu toàn quốc lần thứ 10 (SPMS2017-Huế), trang 400, ISBN 9778- 604-95-0325-2

2 Nguyễn Trung Đô, Nguyễn Hoàng Thoan * , Trần Minh Quang, Đào Anh Tuấn, Nguyễn Ngọc Trung, “Xây dựng mô hình điện của transistor có độ linh động điện tử cao trên cơ sở chuyển tiếp dị thể AlGaN/GaN”, Hội nghị Vật lý Chất rắn và Khoa học Vật liệu Toàn quốc – SPMS 2019 (600 – 607) ISBN 978-604-98-7506-

3 Nguyễn Trung Đô, Nguyễn Hoàng Thoan * , Nguyễn Ngọc Trung, Vũ Ngọc Tước,