Giáo trình thí nghiệm Điện tử tương tự docx

Simpo PDF Merge and Split Unregistered Version - http://www.simpopdf.com G TRƯỜNG ĐẠI HỌC KỸ THUẬT CÔNG NGHỆ KHOA ĐIỆN - ĐIỆN TỬ GIÁO TRÌNH THÍ NGHIỆM Họ tên MSSV Lớp Nhóm Lưu hành nội Năm 2007 : : : : Bài : Diode Bán Dẫn Simpo PDF Merge and Split Unregistered Version - http://www.simpopdf.com BÀI : DIODE BÁN DẪN MỤC ĐÍCH THÍ NGHIỆM Giúp sinh viên thực nghiệm khảo sát : Đặc tuyến Volt - Ampère (V-A) loại diode (Si, Ge, Zener) Khảo sát LED Một số ứng dụng diode chỉnh lưu : ♦ Mạch chỉnh lưu bán kỳ ♦ Mạch chỉnh lưu toàn kỳ dùng diode ♦ Mạch chỉnh lưu toàn kỳ dùng diode (chỉnh lưu cầu) ♦ Mạch lọc ♦ Mạch nhân áp Mạch ổn áp sử dụng IC ổn có điện áp cố định dùng LM7805 Mạch ổn áp sử dụng IC ổn có điện áp thay đổi dùng LM317 THIẾT BỊ SỬ DỤNG Bộ thí nghiệm ATS-11 Module thí nghiệm AM-01 Dao động ký, đồng hồ VOM dây nối PHẦN I : CƠ SỞ LÝ THUYẾT Phần nhằm tóm lược vấn đề lý thuyết thật cần thiết phục vụ cho thí nghiệm câu hỏi chuẩn bị để sinh viên phải đọc kỹ trả lời trước nhà I.1 DIODE BÁN DẪN : Anode P Cathode N A Hình 1-1 I.1.1 DIODE + Trạng thái dẫn : Phân cực thuận A DIODE + A V K - Ngắn mạch K DIODE + Diode lý tưởng - 0,6V (Si) VD ≥ 0,5 - 0,6V (Si) VD ≥ 02 - 0,3V (Ge) Hình 1-2 0,3V (Ge) K - Bài : Diode Bán Dẫn Simpo PDF Merge and Split Unregistered Version - http://www.simpopdf.com I.1.2 Trạng thái tắt : Phân cực nghịch A DIODE K A + Hở mạch ID = K DIODE - Khi VD < 0,5V (Si), VD < 0,2V (Ge) : Diode tắt + Hình 1-3 DIODE ZENER I.2 ZENER A ♦ ♦ - I.3 P K N A K Hình 1-4 Ký hiệu diode Zener hình 1-4 Là diode Si chế tạo đặc biệt có đặc tính : Khi phân cực thuận diode Zener hoạt động giống diode bình thường Khi phân cực nghịch, lúc đầu có dịng điện thật nhỏ qua diode Nhưng điện áp nghịch tăng đến giá trị thích ứng: Vngược = Vz (Vz : điện áp Zener) dịng qua diode tăng mạnh, hiệu điện hai đầu diode không thay đổi, gọi hiệu Zener Đặc tính khiến diode Zener thông dụng mạch ổn định điện áp DIODE PHÁT QUANG (LED) LED1 A K Hình 1-5 ♦ Ký hiệu LED vẽ hình 1-5 ♦ Là diode Si chế tạo đặc biệt có đặc tính: Diode hoạt động chế độ dẫn phân cực thuận (VD ≥ 0,7V), có dịng ID đủ lớn LED phát sáng, lúc điện áp hai đầu LED (VLED) = 1,4 - 2V LED có màu thông dụng: đỏ, xanh, vàng I.4 I.4.1 MỘT SỐ ỨNG DỤNG CƠ BẢN CỦA DIODE BÁN DẪN Chỉnh lưu : Vì nối P-N dẫn điện phân cực thuận nên dùng để chỉnh lưu, nghĩa đổi dòng điện xoay chiều AC thành dòng chiều DC a Chỉnh lưu bán kỳ (Haft wave rectifier) : 220V N1:N2 -220/220V Vs A Vi 50 0Hz B K Vom =Vim-Vγ R Hình 1-6 Điện chiều (hay điện trung bình) tải : V0 DC = Π Vom Vom Π ∫ Vom sin ω tdωt = 2Π cos ωt = π = 0.318Vom 2Π Bài : Diode Bán Dẫn Simpo PDF Merge and Split Unregistered Version - http://www.simpopdf.com b Chỉnh lưu toàn kỳ (Full wave rectifier) : b1 Chỉnh lưu toàn kỳ dùng diode : (sử dụng biến có điểm giữa) 220V -9/9V N1:N2 Vi Vs Vi 50 0Hz D1 Vom =Vim-Vγ D2 R Hình 1-7 Điện chiều (hay điện trung bình) tải: Π 2Vom V0 DC = ∫ Vom sin ωtdωt = Π = 0.636Vom 2Π Chỉnh lưu toàn kỳ dùng diode: (Chỉnh lưu cầu) Cơng thức tính VODC tương tự mạch chỉnh lưu toàn kỳ dùng diode 220V -9/9V BRIDGE N1:N2 Vi Vs D4 D1 50 0Hz D3 D2 Vom =Vim-2Vγ R Hình 1-8 I.4.2 Mạch chỉnh lưu có tụ lọc : Sau chỉnh lưu, tín hiệu DC nhấp nhô nên người ta thường gắn tụ lọc để lọc thành phần nhấp nhô Người ta thường chọn tụ C lớn để tạo tín hiệu DC phẳng - 220/220V -9/9V D1 N1:N2 D2 50 0Hz C R Hình 1-9 Vr,pp Vom iện trung bình) V = V − Vrpp DC om V AC Điện chiều (hay Độ gợn sóng : k r = V DC % = fR L C % VDC hay V DC = fR L C Vom + fR L C Bài : Diode Bán Dẫn Simpo PDF Merge and Split Unregistered Version - http://www.simpopdf.com PHẦN II : TIẾN TRÌNH THÍ NGHIỆM Sau hiểu kỹ vấn đề lý thuyết nhắc lại nhấn mạnh PHẦN I, phần bao gồm trình tự bước phải tiến hành phịng thí nghiệm Như vậy, SV cần nhanh chóng thực hiện, mắc mạch, đo đạc, hiểu kỹ ghi nhận kết Sau thí nghiệm, GV hướng dẫn kiểm tra đánh giá kết thí nghiệm SV II.1 KHẢO SÁT ĐẶC TUYẾN V-A CỦA DIODE Si Mạch thí nghiệm : Mạch A1-1 Cấp nguồn 0->15V cho mạch A1-1 : Nguồn (0 ->15V) nối với chốt +Vcc, GND nguồn với chốt GND mạch Hình 1-1 II.1.1 Phân cực nghịch D1 : II.1.1.A Sơ đồ nối dây: Ngắn mạch mA-kế : mA ♦ Xác định rõ chân Anode (A1) chân Cathode (C1) diode D1 Mắc mạch phân cực nghịch D1 hình 1-1: Ngắn mạch J2 J4 ♦ Bật cơng tắc nguồn khối thí nghiệm ATS - 11 ♦ SV dùng đồng hồ để đo điện áp (Lưu ý: Để giai đo thích hợp) II.1.1.B Các bước thí nghiệm : ♦ Lần lượt hiệu chỉnh biến trở nguồn để có giá trị điện áp nguồn cung cấp Vcc theo Bảng A1-1, ghi nhận giá trị điện áp VD1 tính dịng ID1 tương ứng Bảng A1-1 Thông số cần đo Vcc = 12V Giá trị điện áp nguồn VS (Volt) Vcc = 10V Vcc = 8V Vcc = 6V Vcc = 4V Điện áp đầu diode D1 : VD1 (V) Dòng qua diode D1 : ID1 (mA) (Chú ý, với Si-Diode đại, dịng ngược cỡ nA, nên không đo cách đơn giản.) II.1.2 Phân cực thuận D1 : II.1.2.A Sơ đồ nối dây: Bài : Diode Bán Dẫn ♦ Mắc mạch phân cực thuận D1 http://www.simpopdf.com Simpo PDF Merge and Split Unregistered Version -hình 1-1 : Ngắn mạch J1 J3 ♦ Bật điện cơng tắc khối thí nghiệm ATS - 11 II.1.2.B Các bước thí nghiệm: Chỉnh biến trở nguồn để có giá trị điện áp nguồn Vcc theo Bảng A1-2, ghi nhận giá trị điện áp VD1 tính dịng ID1 tương ứng Bảng A1-2 Giá trị điện áp nguồn Vcc (Volt) Thông số cần đo Điện áp hai đầu D1 : Dòng qua diode ID1 (mA) 0,2 V 0,4 V 0,6 V 0,8 V 1V 2V 3V 4V 5V VD1 (V) Với kết đo bảng A1-1 A1-2, vẽ đồ thị biểu diễn đặc trưng Volt-Ampere Si-Diode ID1 = f(VD1), dịng ID1 biểu diễn trục y VD1 trục x Từ xác định điện áp ngưỡng dẫn Vγ = ……… D1? (Là điện áp diode mà lúc có dịng qua diode ID1 ≥ 0.1mA) II.2 KHẢO SÁT ĐẶC TUYẾN V-A CỦA DIODE ZENER (Vẫn Mạch A1-1) II.2.1 Phân cực nghịch diode Zener D3: II.2.1.A Sơ đồ nối dây: ♦ Mắc mạch phân nghịch cho D3 hình 1-1: Ngắn mạch J6 J8 II.2.1.B Các bước thí nghiệm: ♦ Chỉnh biến trở nguồn để có giá trị điện áp nguồn Vcc theo Bảng A1-3, ghi nhận giá trị áp VD3 tính dịng ID3 tương ứng Bảng A1-3 Thơng số cần đo Điện áp hai đầu D3 : Dòng qua diode D3 : 2V 3V Giá trị điện áp nguồn VCC (Volt) 4V 5V 6V 7V 8V 9V 10V 12V VD3 (V) ID3 (mA) Từ xác định điện áp ổn áp D3 phân cực nghịch Vz = ……………… II.2.2 Phân cực thuận diode Zener D3 : II.2.1.A Sơ đồ nối dây: ♦ Mắc mạch phân cực thuận D3 hình 1-1: Ngắn mạch J5 J7 II.1.2.B Các bước thí nghiệm: Chỉnh biến trở nguồn để có giá trị điện áp nguồn Vs theo Bảng A1-4, ghi nhận giá trị áp VD3 tính dịng ID3 tương ứng Bảng A1-4 Thơng số cần đo Điện áp hai đầu D3 : Dòng qua diode ID3 (mA) Giá trị điện áp nguồn Vcc (Volt) 0,2 V 0,4 V 0,6 V 0,8 V 1V 2V 3V 4V 5V VD3 (V) Với kết đo bảng A1-3 A1-4, vẽ đồ thị biểu diễn đặc trưng Volt-Ampere Si-Zener ID3 = f(VD3), dịng ID3 biểu diễn trục y sụt VD3 - trục x Từ xác định điện áp ngưỡng dẫn Vγ = …… D3 phân cực thuận? Bài : Diode Bán Dẫn Simpo PDF Merge and Split Unregistered Version - http://www.simpopdf.com II.3 KHẢO SÁT LED (Vẫn Mạch A1-1) II.3.1 Sơ đồ nối dây: ♦ Phân cực thuận cho LED hình 1-1 : Nối chốt J9, cực catode LED nối đất sẵn ♦ Bật điện công tắc khối thí nghiệm ATS - 11 II.3.2 Các bước thí nghiệm : Chỉnh biến trở nguồn để có trạng thái LED theo Bảng A1-5, ghi nhận giá trị áp Vled dòng Iled tương ứng Bảng A1-5 Trạng thái LED Thông số cần đo Điểm bắt đầu sáng Điểm sáng trung bình Điểm sáng rõ Giá trị điện áp nguồn VS (V) Điện áp hai đầu Led : Vled (V) Dòng qua LED : Iled (mA) Căn kết ghi bảng A1-5, cho biết khoảng dòng Iled = ………………… Vled = ………………… ……… sử dụng để LED phát sáng? II.4 KHẢO SÁT MỘT SỐ ỨNG DỤNG CỦA DIODE CHỈNH LƯU : Mạch A1-2 II.4.1 Mạch chỉnh lưu bán kỳ : II.4.1.A Sơ đồ nối dây: ♦ Mắc mạch chỉnh lưu bán kỳ sử dụng diode : - Nối chốt A ⇔ chốt 9V - AC SOURCE - thiết bị ATS-11 - Nối chốt D ⇔ chốt 0V - AC SOURCE - thiết bị ATS-11 ♦ Nối chốt JA mảng A1-2 để lấy tải ngõ R1 ♦ Bật cơng tắc nguồn thiết bị Hình 1-2 : Mạch chỉnh lưu dùng diode Bài : Diode Bán Dẫn II.4.1.B Simpo PDF Merge and SplitChuẩn bị dao động ký: - http://www.simpopdf.com Unregistered Version - Bật điện dao động ký - Đặt TIME/DIV VOLT/DIV kênh 1, kênh vị trí thích hợp - Kẹp GND dao động ký D (GND) - Tia đo ngõ vào A - Tia đo ngõ T (trên R1) II.4.1.C Các bước thí nghiệm: Vẽ dạng sóng vào A dạng sóng T đồ thị (Ghi đầy đủ) Chú y : đọc biên độ tín hiệu vào kênh CH1 chế độ AC tín hiệu ngõ kênh CH2 chế độ DC Đo biên độ đỉnh VA, VT tần số fA, fT tín hiệu ngõ vào A ngõ T, ghi kết qủa vào bảng A1-6 (Phần chỉnh lưu bán kỳ) Dùng đồng hồ đo điện áp (Đo DC) tải R1, ghi nhận vào bảng A1-6 Chỉnh lưu bán kỳ Ngõ vào A Ngõ T VA fA VT fT VDC Chỉnh lưu toàn kỳ diode Ngõ vào A Ngõ T VA fA VT fT VDC Bảng A1-6 Chỉnh lưu cầu Ngõ vào A Ngõ T VC fC VT fT VDC II.4.2 Mạch chỉnh lưu toàn kỳ dùng diode : Vẫn mạch A1-2 II.4.2.A Sơ đồ nối dây: ♦ Mắc mạch chỉnh lưu toàn kỳ sử dụng diode : - Nối chốt A ⇔ chốt 9V nguồn AC SOURCE - Nối chốt B ⇔ chốt 9V lại nguồn AC SOURCE - Nối chốt D ⇔ chốt 0V nguồn AC SOURCE ♦ Nối chốt JA mảng A1-3 để lấy tải ngõ R1 ♦ Bật công tắc nguồn thiết bị II.4.2.B Các bước thí nghiệm: Vẽ dạng sóng ngõ vào A, B ngõ T đồ thị Chú ý : đọc biên độ tín hiệu vào AC, tín hiệu ngõ DC Bài : Diode Bán Dẫn Simpo PDF Merge and Split Unregistered Version - http://www.simpopdf.com Đo biên độ đỉnh VA, VT tần số fA, fT tín hiệu ngõ vào ngõ ra, ghi kết qủa vào bảng A1-6 (Phần chỉnh lưu toàn kỳ diode) Dùng đồng hồ đo điện áp (Đo DC) tải R1, ghi nhận vào bảng A1-6 II.4.3 Mạch chỉnh lưu toàn kỳ dùng diode (Chỉnh lưu cầu) : Vẫn mạch A1-2 II.4.3.A Sơ đồ nối dây: ♦ Mắc mạch chỉnh lưu toàn kỳ sử dụng diode : - Nối chốt C ⇔ chốt 9V nguồn AC SOURCE - Nối chốt E ⇔ chốt 0V nguồn AC SOURCE ♦ Nối JA, JB để lấy tải ngõ T II.4.3.B Chuẩn bị dao động ký: Lưu ý: sử dụng kênh để quan sát tín hiệu vào điểm mass ngõ vào ngõ khác Khi quan sát tín hiệu vào kẹp que đo mass với đất ~0V, cịn quan sát tín hiệu kẹp que đo mass theo đất lối (GND) II.4.3.C Các bước thí nghiệm: Vẽ dạng sóng vào C T đồ thị (Ghi đầy đủ) Chú ý : đọc biên độ tín hiệu vào (AC), tín hiệu ngõ (DC) Bài : Diode Bán Dẫn Simpo PDF Merge and Split Unregistered Version - http://www.simpopdf.com Đo biên độ đỉnh VC, VT tần số fC, fT tín hiệu ngõ vào ngõ ra, ghi kết qủa vào bảng A1-6 (Phần chỉnh lưu toàn kỳ diode) Dùng đồng hồ đo điện áp (Đo DC) tải R1, ghi nhận vào bảng A1-6 Dựa vào bảng kết qủa bảng A1-6 cho biết ưu điểm mạch chỉnh lưu toàn kỳ so với bán kỳ độ gợn sóng, điện áp VDC ngõ ra? II.5 MẠCH LỌC NGUỒN (Vẫn Mạch A1-2) II.5.1 Sơ đồ nối dây : ♦ Mắc mạch chỉnh lưu toàn kỳ sử dụng diode : - Nối chốt A ⇔ chốt 9V nguồn AC SOURCE - Nối chốt B ⇔ chốt 9V lại (đối xứng) nguồn AC SOURCE - Nối chốt D mảng A1-2 với chốt 0V nguồn AC SOURCE ♦ Bật công tắc nguồn thiết bị ♦ Sử dụng dao động ký để quan sát tín hiệu ngõ OUT kiểu bảng A1-7 Lưu ý: Với J = 1, nghĩa ngắn mạch J Còn J = 0, nghĩa hở mạch Bảng A1-7 Kiểu Nội dung J1 J2 J3 J4 J5 J6 Vm Vr,pp VDC Không tải 1 0 Có tải 2K 1 Có tải 1K 1 0 Tăng tụ lọc 1 0 1 1 Bộ lọc hình π Bài : Khuếch Đại Hồi Tiếp Simpo PDF Merge and Split Unregistered Version - http://www.simpopdf.com Bài : Khuếch đại đa tầng Simpo PDF Merge and Split Unregistered Version - http://www.simpopdf.com BÀI : KHUẾCH ĐẠI ĐA TẦNG (Multistage Amplifier) MỤC ĐÍCH THÍ NGHIỆM Giúp sinh viên thực nghiệm khảo sát : Các đặc tính (độ lợi Av, tổng trở vào/ra,) mạch khuếch đại đa tầng ghép RC (ghép cascading) kiểu CE – CE CE – CC Tìm hiểu nguyên tắc hoạt động mạch khuếch đại vi sai (Differential Amplifier) THIẾT BỊ SỬ DỤNG Bộ thí nghiệm ATS-11 Module thí nghiệm AM-103 Dao động ký, đồng hồ VOM (DVM) dây nối PHẦN I : CƠ SỞ LÝ THUYẾT Phần nhằm tóm lược vấn đề lý thuyết thật cần thiết phục vụ cho thí nghiệm câu hỏi chuẩn bị để sinh viên phải đọc kỹ trả lời trước nhà I.1 KHÁI NIỆM VỀ MẠCH KHUẾCH ĐẠI ĐA TẦNG Các tầng khuếch đại đơn ghép lại với theo cách để tạo nên mạch khuếch đại đa tầng (Multistage Amplifier) nhằm đạt đến mục tiêu thiết kế cụ thể (chẳng hạn đáp ứng độ lợi, cải thiện đáp tuyến tần số, pha, triệt nhiễu, phối hợp trở kháng, ) Ii1 + Vi - Zi1 Io1 Av1 Ai1 Vo Zo Ii2 Vi Zi2 Io2 Av2 Ai2 Zo Iin Zin Avn Ain Z Hình 4-1 Độ lợi tổng cộng mạch : AvΣ = ± Av1 Av2 ….Avn AiΣ = ± Ai1 Ai2 ….Ain Có cách ghép : - Ghép gián tiếp (tức cách liên lạc AC) : dùng RC, biến áp, Optocouple, - Ghép trực tiếp (tức cách liên lạc DC) : ghép Darlington, ghép chồng (Cascode) Ghép gián tiếp : a Ghép RC (Hình 4.2) Dùng tụ C để cách ly mặt DC tầng ghép, điều dễ dàng cho việc tính tốn thiết kế Tuy nhiên, cách ghép thích hợp với dạng tín hiệu có tần số đủ cao, lúc dung kháng XC tụ nhỏ độ tổn hao điện áp tín hiệu tụ thấp Đối với loại tín hiệu có tần số q thấp, biến đổi chậm khơng có tính chu kỳ tín hiệu tổn hao tụ lớn phải dùng tụ ghép có trị số điện dung lớn Hơn nữa, cách ghép gây độ dịch pha mạch khuếch đại bị giới hạn tần số cắt thấp fCL qua mắc lọc RC Bài : Mạch ghép đa tầng Simpo PDF Merge and Split Unregistered Version - http://www.simpopdf.com VCC + VCC Rc1 Rc2 Rb1-2 Rb1-1 T2 C3 Vo + C2 R1 T2 + C1 C1 T1 + T1 Rb2-2 Rb2-1 Vi + Re1 Re2 Ce1 + R3 Ce2 C2 R2 Hình 4-3: Mạch ghép biến áp Hình 4-2: Mạch ghép RC b Ghép biến áp (Hình 4.3) Giống cách ghép RC, cách ghép dùng biến áp để cách ly mặt DC tầng, dễ phối hợp trở kháng cải thiện đáp ứng tần số cao Cách ghép thường dùng tầng khuếch đại cao tần, trung tần khuếch đại công suất cung cấp tải Hạn chế cách ghép kích thước trọng lượng cồng kềnh Ghép trực tiếp : Một giải pháp dễ dàng hữu ích ghép trực tiếp DC Với cách ghép biến động điểm làm việc tĩnh Q tầng có liên hệ với (hiện tượng trơi mức DC), vấn đề đặt điểm làm việc tĩnh Q phải chọn cho phù hợp với nhiều tầng, tức cách xếp hình thức ghép công việc quan trọng Ở xuất nhiều đòi hỏi trái ngược mà nhà thiết kế cần phải thỏa mãn BJT-Si thường dùng ICBO nhỏ, ổn định tiên đoán thơng số, độ lợi dịng lớn dịng collector nhỏ Tuy nhiên BJT-Si có điểm bất lợi : β nhạy với nhiệt độ, Với BJT loại, có 32 = cách xếp sau : cách ghép Cascode : CC-CB, CB-CC, CE-CB, CB-CE, CC-CE, CE-CC cách ghép Darlington : CE-CE, CB-CB, CC-CC a Ghép Cascode : + VCC + VCC + VCC R1 R1 R2 R1 T2 vo vo T2 T1 vi R2 vo T1 vi R1 R1 Ghép CE-CC T2 R1 T1 vi Ghép CC-CB Ghép CE-CB + VCC + VCC + VCC R2 R2 T1 T1 vi T2 R1 Ghép CC-CE R1 R1 vo T1 T2 vi vo T2 vi vo R3 Ghép CB-CE Hình 4-4 R2 Ghép CB-CC Bài : Khuếch đại đa tầng b Ghép Darlington : T1 Simpo PDF Merge and Split Unregistered Version - http://www.simpopdf.com vo vi vi vo T2 T1 vo T2 T1 vi T2 CE-CE CC-CC CB-CB Hình 4-5 I.2 PHÂN TÍCH MẠCH KHUẾCH ĐẠI ĐA TẦNG GHÉP RC KIỂU CECE Hình 4-6a sơ đồ mạch khuếch đại đa tầng ghép RC kiểu CE-CE VCC = 12V Rc1 1K Rb1-2 100K 10K C5 T2 T1 + β1 =250 22MF Rb2-2 + 4K7 Re1 470 Vi ib1 Rb1-1//Rb2-1 C1 Vo1 Rc1 hie1 RBB1 C2 4,7MF 27K Re2 hfe1.ib1 Zi2 + 120 Hình 4-6a B1 Vo β2 =250 22MF Rb2-1 Vi C7 22MF + C1 Zi Rc2 1K + Rb1-1 C6 0,1MF ib2 B2 C2 Rb1-2//Rb2-2 hie2 RBB2 E1 E2 Hình 4-6b Mạch tương đương AC Khảo sát DC : - Với T1 : VBB1 = R b 2−1 VCC R b1−1 + R b 2−1 VBB1 − V BE RBB1 + (1 + β ) Re1 h fe1 = 25 mV I C1 (mA) I B1 = ⇒ - Với T2 : hie1 R b 2− VCC R b1− + R b 2− VBB − V BE = R BB + (1 + β ) Re h fe = 25 mV I C (mA) VBB2 = ⇒ I B2 hie RBB1 = Rb1−1 Rb 2−1 Rb1−1 + Rb 2−1 I E1 ≈ I C1 = βI B1 R BB = Rb1− Rb 2− Rb1− + Rb 2− I E ≈ I C = βI B2 Vo2 Rc2 hfe2.ib2 Zo Bài : Mạch ghép đa tầng Simpo PDFKhảo sátand Split Unregistered Version - http://www.simpopdf.com Merge AC : - Tổng trở ngõ vào tầng T2 : Z in = R BB // hie = Rb1− Rb 2− hie - Độ lợi điện áp Av1 tầng T1 : h fe1 ( Rc1 // R BB // hie ) v v i Av1 = out1 = o1 b1 = − vin1 ib1 vi1 hie1 - Độ lợi điện áp Av2 tầng T2 : ⎛ vout vo ib = = (− h fe RC )⎜ ⎜h vin ib v i ⎝ ie - Độ lợi điện áp toàn mạch : Avo = Av1 x Av2 Av = Hay: Av = ⎞ ⎟ ⎟ ⎠ ⎛ RC1 // R BB vout vo ib ib1 = = (− h fe RC )⎜ − h fe1 ⎜ RC1 // RBB + hie vin ib ib1 vi ⎝ - Tổng trở vào toàn mạch : Zi = Zi1 = RBB1//hie1= Rb1-1 // Rb2-1 //hie1 - Tổng trở toàn mạch : ⎞⎛ ⎞ ⎟⎜ ⎟⎜ h ⎟ ⎟ ⎠⎝ ie1 ⎠ Zo = RC2 I.3 PHÂN TÍCH MẠCH KHUẾCH ĐẠI ĐA TẦNG GHÉP RC KIỂU CECC Hình 4-7a sơ đồ mạch khuếch đại đa tầng ghép RC kiểu CE-CC VCC = 12V Rc1 1K Rb1-1 Rb1-3 27k 10K C3 T3 22MF + T1 Vo β1=250 22MF Rb2-3 Rb2-1 Vi + 4K7 Re1 470 Zi Vi β3=250 + C1 B1 ib1 Rb1-1//Rb2-1 RBB1 Hình 4-7a C1 hie1 C2 4,7MF Vo1 Rc1 hfe1 ib1 47k Re3 1K ib3 hie3 Zi3 B3 Rb1-3//Rb2-3 Vo2 Re3.hfe3 RBB3 E1 Zo Hình 4-7b: Mạch tương đương tín hiệu nhỏ Giải tích tương tự khảo sát mạch mục I.2, ta dễ dàng tìm kết sau : Khảo sát DC : - Với T1 : - Với T3 : hie1 = 25 mV hie3 = 25 mV h fe1 I C1 (mA) h fe I C (mA) Bài : Khuếch đại đa tầng Khảo sát Split Simpo PDF Merge andAC : Unregistered Version - http://www.simpopdf.com - Tổng trở ngõ vào tầng T3 : Z in = R BB [hie3 + Re3 h fe ] - Độ lợi điện áp Av1 tầng T1 : [ ] h fe1 ( Rc1 Z in ) ⎡ ⎤ vout1 vo1 ib1 = − h fe1 [ Rc1 RBB //( hie + Re3 h fe3 )] ⎢ ⎥ = − = vin1 ib1 vi1 hie1 ⎣ hie1 ⎦ - Độ lợi điện áp Av2 tầng T2 mắc theo kiểu CC : Av = - Độ lợi điện áp toàn mạch : Avo = Av1 x Av3 Av1 = - Tổng trở vào toàn mạch : - Tổng trở toàn mạch : Zi = Zi1 = RBB1//hie1= Rb1-1 // Rb2-1 //hie1 ⎛ h + ( RC1 // RBB ) ⎞ ⎟ Z o = Re3 // ⎜ ie ⎜ ⎟ h fe ⎝ ⎠ Bài : Mạch ghép đa tầng TIẾN TRÌNH - http://www.simpopdf.com Simpo PDFPHẦN II Split Unregistered VersionTHÍ NGHIỆM Merge and : Sau hiểu kỹ vấn đề lý thuyết nhắc lại nhấn mạnh PHẦN I, phần bao gồm trình tự bước phải tiến hành phịng thí nghiệm II.1 KHUẾCH ĐẠI GHÉP ĐA TẦNG RC (Mạch A4-1) Mạch thí nghiệm : (Hình 4-1) Cấp nguồn +12V nguồn DC POWER SUPPLY cho mạch A4-1 II.1.1 Khảo sát DC tầng đơn : 100 100uF 10K 27K 1K 100K IN 22uF J4 J2 T 1K C7 T J3 330p 22uF J1 T 22uF 22uF J5 4K7 470 4u7 27K 1K T1:T3 - C1815 A 27K 120 0.1 Hình 4-1: Mạch khuếch đại ghép đa tầng (Mạch A4-1) (Chú ý: Khi có tín hiệu nhiễu cao tần, tụ C6 để tạo mạch phản hồi âm khử nhiễu) Tầng T1 : Xác định điểm làm việc tĩnh Q1 (ICQ1, VCEQ1) transistor T1 : Đo điện áp điểm A : VA = Đo điện áp VCEQ1 = ⇒ I CQ1 = Vậy : VA − VCEQ1 R3 + R4 = Q1 (ICQ1, VCEQ1) = Tầng T2 : Xác định điểm làm việc tĩnh Q2 (ICQ2, VCEQ2) transistor T2 : Đo điện áp VCEQ2 = ⇒ I CQ = Vậy : VA − VCEQ1 R10 + R11 = Q2 (ICQ2, VCEQ2) = Tầng T3 : Xác định điểm làm việc tĩnh Q3 (ICQ3, VCEQ3) transistor T3 : Đo điện áp VCEQ3 = VA − VCEQ ⇒ I CQ = = R7 Vậy : Q3 (ICQ3, VCEQ3) = Bài : Khuếch đại đa tầng Simpo PDFII.1.2 Khảo sát AC tầng đơn: Vẫn cấp nguồn +12V cho mạch A4-1 Merge and Split Unregistered Version - http://www.simpopdf.com II.1.2.A Khảo sát AC tầng T1 : Xác định độ lợi điện áp Av1 độ lệch pha ΔΦ1 tầng T1 : ♦ Khảo sát riêng tầng T1 hình 4-2 ♦ Dùng tín hiệu AC từ máy phát sóng (FUNCTION GENERATOR) để đưa đến ngõ vào IN tầng T1 chỉnh máy phát để có: Sóng Sin, f= 10Khz Điều chỉnh biên độ máy phát tín hiệu đưa vào ngõ vào IN cho biên độ tín hiệu ngõ OUT T1 không bị méo dạng 10K Function Generator ATS-11N OUT 1K C1815 22uF Osciloscope In 4K7 470 Ext 4u7 Hình 4-2: Mạch khuếch đại dùng tầng T1 (Mạch A4-1) ♦ Dùng dao động ký để quan sát tín hiệu ghi nhận điện áp ngõ vào VIN ngõ VOUT (tại cực C T1) ghi kết qủa vào bảng Thông số cần đo VOUT Độ lợi điện áp Av1= Trị số điện áp vào VIN (p-p) = VOUT(p-p) VIN(p-p) Độ lệch pha ΔΦ Xác định tổng trở vào tầng T1 : (Hình 4-3) Bước 1: Giữ nguyên biên độ tín hiệu vào VIN1 , Bước 2: Mắc biến trở VR 10K (trên thiết bị ATS) với ngõ vào IN T1 hình 43 Bước 3: Chỉnh biến trở VR biên độ tín hiệu VIN = 0,5 VIN1 Bài : Mạch ghép đa tầng Bước 4: Tắt nguồn, dùng VOM (DVM) http://www.simpopdf.com Simpo PDF Merge and Split Unregistered Version -đo giá trị VR Đây giá trị tổng trở vào Zin1 = …………… 10K 1K 10K Function Generator ATS-11N VR OUT C1815 22uF Osciloscope In 4K7 470 Ext 4u7 Hình 4-3: Cách xác định tổng trở vào Zi T1 Xác định tổng trở tầng T1 : : (Hình 4-4) Bước 1: Giữ nguyên biên độ tín hiệu vào VIN1 Đo VOUT1 = ……… Bước 2: Mắc biến trở VR10K (trên thiết bị ATS) với ngõ OUT T1 hình 4- Bước 2: Chỉnh VR biên độ tín hiệu VOUT = 0,5 VOUT1 Bước 3: Tắt nguồn, dùng VOM (DVM) đo giá trị VR Đây giá trị tổng trở Zout1 = ……… 10K Function Generator ATS-11N OUT 1K C1815 22uF Osciloscope 10K 4K7 470 VR In Ext 4u7 Hình 4-4: Cách xác định tổng trở Zo T1 So sánh giá trị đo với kết qủa tính phần Câu hỏi chuẩn bị nhà (Phần I) Báo Cáo Thí Nghiệm Ghi nhận xét vào bảng A4-1 Bài : Khuếch đại đa tầng Simpo PDF Merge and Split Unregistered Version - http://www.simpopdf.com Thơng số Tính tốn lý thuyết Bảng A4-1 Đo đạc thực nghiệm Av1 ΔΦ1 Zin1 Zout1 Nhận xét II.1.2.B Khảo sát AC tầng T2 : Vẫn cấp nguồn +12 V cho mạch A4-1 ♦ Ngắn mạch J2 để khảo sát tầng T2 hình 4-5 100K 22uF OUT IN 1K J2 22uF Funct i on Gener at or ATS- 1N Osci l oscope C1815 27K 120 In Ext 0.1 Hình 4-5 Mach khuếch đại dùng tầng T2 (Mạch A4-1) ♦ Tương tự đo thông số Av2, ΔΦ2, Zin2, Zout2 ghi kết qủa vào bảng A4-2 ♦ So sánh giá trị đo với kết qủa tính phần Câu hỏi chuẩn bị nhà (Phần I) Báo Cáo Thí Nghiệm Ghi nhận xét vào bảng A4-2 Bảng A4-2 Thông số Av2 ΔΦ2 Zin2 Zout2 Nhận xét Tính tốn lý thuyết Đo đạc thực nghiệm Bài : Mạch ghép đa tầng Simpo PDF Merge and Split Unregistered Version - http://www.simpopdf.com II.1.2.C Khảo sát AC tầng T3 : Vẫn cấp nguồn +12 V cho mạch A4-1 ♦ Nối tín hiệu AC từ máy phát vào tụ C3 để khảo sát riêng tầng T3 ♦ Tương tự đo thông số Av3, ΔΦ3, Zin3, Zout3 ghi kết qủa vào bảng A4-3 ♦ So sánh giá trị đo với kết qủa tính phần Câu hỏi chuẩn bị nhà (Phần I) Báo Cáo Thí Nghiệm Ghi nhận xét vào bảng A4-3 Bảng A4-3 Thơng số Tính tốn lý thuyết Đo đạc thực nghiệm Av3 ΔΦ3 Zin3 Zout3 Nhận xét ♦ Dựa vào kết qủa đo bảng A4-1, 2, tính Av (Av tính) ghép liên tầng : - T1&T2 : Av1,2 (tính) = Av1.Av2 ………………………………… = - T1&T3&T2 : Av1,3,2 (tính) = Av1.Av3 Av2 = ………………………………… II.1.3 Khảo sát mạch khuếch đại ghép tầng RC (dùng transistor T1 & T2) : ♦ Vẫn cấp nguồn +12 V cho mạch A3-1 (Hình 4-6) ♦ Ngắn mạch J1, J4 để ghép tầng khuếch đại T1 & T2 mạch C5-R8//R9 100 100uF 10K 27K 1K 100K J4 IN 22uF J2 T J1 1K C7 T J3 330p 22uF T 22uF 22uF J5 4K7 470 4u7 47K 1K 27K 120 0.1 T1:T3 - C1815 Hình 4- 6: Mach khuếch đại đa tâng ghép RC dùng T1 & T2 ♦ Đưa tín hiệu AC từ máy phát sóng để đưa đến ngõ vào IN mạch khuếch đại Chỉnh máy phát tín hiệu : Sóng Sine, f= 10 Khz, điều chỉnh biên độ máy phát tín hiệu ngõ vào IN cho biên độ tín hiệu ngõ OUT T2 không bị méo Ghi nhận độ lợi Av1,2 độ lệch pha ΔΦΣ1,2 ngõ vào ngõ ghi kết qủa vào bảng A4-4 Đo tổng trở ngõ vào mạch liên tầng T1& T2 : Zin1,2 = ………………… Đo tổng trở ngõ mạch liên tầng T1& T2 : Zout1,2 = ………………… Bảng A4-4 Bài : Khuếch đại đa tầng Thông số cần đo Trị số điện áp vào V Simpo PDF Merge and Split Unregistered Version - http://www.simpopdf.comIN (p-p) = VOUT Độ lợi điện áp Av1,2 = VOUT(p-p) VIN(p-p) Độ lệch pha ΔΦΣ1,2 Tổng trở vào tồn mạch Zín1,2 Tổng trở vào toàn mạch Zout1,2 ♦ So sánh hệ số khuếch đại Av (tính) ghép liên tầng T1,T2 với kết qủa Av đo thực nghiệm Giải thích ♦ Tính hệ số mát nối liên tầng: ΔAv (CR) [%] = [Av (tính) –Av (đo)].100/ Av(tính) = II.1.4 Khảo sát mạch khuếch đại ghép tầng T1,T2 qua tầng lặp Emitter T3 (T1,T3& T2) : ♦ Vẫn cấp nguồn +12 V cho mạch A3-1, (Hình 4-7) ♦ Ngắn mạch J1, J3, J5 để ghép tầng khuếch đại T1, T2 qua tầng lặp T3 100 100uF 10K 27K 1K 100K J4 IN 22uF J2 C7 T T J1 1K J3 330p 22uF T 22uF 22uF J5 4K7 470 4u7 27K 1K 27K 120 0.1 T1:T3 - C1815 Hình 4-7 : Bộ khuếch đại với lặp lại emitter ghép tầng ♦ Đưa tín hiệu AC từ máy phát tín hiệu để đưa đến ngõ vào IN mạch khuếch đại Chỉnh máy phát tín hiệu : Sóng Sine, f= 10 Khz, điều chỉnh biên độ máy phát tín hiệu ngõ vào IN cho biên độ tín hiệu ngõ OUT T2 khơng bị méo Ghi nhận độ lợi Av độ lệch pha ngõ vào ngõ ghi kết qủa vào bảng A4-5 Đo tổng trở ngõ vào mạch liên tầng T1, T3 & T2 : Zin,1,3,2 = ………………… Đo tổng trở ngõ mạch liên tầng T1, T3 & T2 : Zout1,3,2 = ………………… Bài : Mạch ghép đa tầng Bảng A4-5 Trị số điện áp vào VIN (p-p) = Simpo PDF Merge and Split Unregistered Version - http://www.simpopdf.com Thông số cần đo VOUT Độ lợi điện áp Av1,3,2 = VOUT(p-p) VIN(p-p) Độ lệch pha ΔΦΣ1,3,2 Tổng trở vào toàn mạch Zin1,3,2 Tổng trở vào toàn mạch Zout1,3,2 ♦ So sánh kết qủa Av1,3,2 (tính) ghép liên tầng T1,T3,T2 với kết qủa Av1,3,2 đo thực nghiệm Giải thích ♦ Tính hệ số mát nối liên tầng: ΔAv (T3) [%] = [Av1,2,3 (tính) –Av (đo)].100/ Av(tính) = ♦ So sánh giá trị hệ số mát hệ số khuếch đại hai trường hợp nối tầng mạch CR tầng lặp lại emitter Giải thích kết ♦ Giải thích vai trị tầng đệm mạch ghép liên tầng II.2 KHUẾCH ĐẠI VI SAI (Mạch A3-2) II.2.1 Sơ đồ nối dây : (Hình 4-8) ♦ Cấp nguồn +12V cho mạch A3-2 ♦ Ngắn mạch cực E1 E2 để bỏ qua vai trò biến trở P2 ♦ Nối J3, J4 để sử dụng biến trở P1, P4 = 20K chỉnh phân cực cho T1, T2 Bài : Khuếch đại đa tầng Simpo PDF Merge and Split Unregistered Version - http://www.simpopdf.com R2 10K B R6 2K R5 2K C1 100 OUT 0.1 R10 1K R7 5K1 V P1 20K R1 A J4 P2 100K R3 47K P3 5K P4 20K R9 47K R8 1K5 D 390 T1:T3,T5:T6 -C1815 Hình 4-8: Sơ đồ khuếch đại vi sai II.2.2 Các bước thí nghiệm: II.2.2A Sử dụng tải điện trở R4 : ♦ Nối J1 để sử dụng tải R4 Vặn hai biến trở nối đất UB(T1) = UB (T2) = Dùng đồng hồ đo chênh lệch hai collector (C1 C2) cặp transistor vi sai T1 - T2 Ghi giá trị Ura = ……………… Nếu Ura = Uoffset ≠ , giải thích ngun nhân sao? Xác định chiều Ura, để xem transistor T1 –T2 cấm Vặn từ từ biến trở lối vào Ura= Đo UB0 tương ứng ghi vào bảng A4-6 Ura =0v UB0 (T1) Bảng A4-6 UB0 (T2) Vặn biến trở P1 P4 để tăng dần bước UB (T1) UB (T2) Ở bước, đo giá trị lối vào UB (T1) UB (T2) giá trị Ura tương ứng Xác lập giá trị hệ số khuếch đại vi sai ứng với cặp UB (T1), UB (T1) theo biểu thức : Av = (Ura-Uoffset) / UB (T1) - UB (T2) Bảng A4-7 UB (T1) UB (T2) Ura Av Xác định khoảng UB (T1) UB (T2) mà hệ số Av không đổi Bài : Mạch ghép đa tầng II.2.2B Sử dụng tải nguồn dòng: Simpo PDF Merge and Split Unregistered Version - http://www.simpopdf.com ♦ Ngắt J1, nối J2 để sử dụng tải nguồn dịng T3 ♦ Lặp lại thí nghiệm (bước 4, 5) ghi vào bảng A4-8 Bảng A4-8 UB (T1) UB (T2) Ura Av ♦ So sánh kết cho trường hợp Giải thích vai trị T3 ... TIẾN TRÌNH THÍ NGHIỆM Sau hiểu kỹ vấn đề lý thuyết nhắc lại nhấn mạnh PHẦN I, phần bao gồm trình tự bước phải tiến hành phịng thí nghiệm II.1 KHUẾCH ĐẠI GHÉP CE HỒI TIẾP DẠNG 1 Mạch thí nghiệm. .. ♦ Bật điện cơng tắc khối thí nghiệm ATS - 11 II.1.2.B Các bước thí nghiệm: Chỉnh biến trở nguồn để có giá trị điện áp nguồn Vcc theo Bảng A1-2, ghi nhận giá trị điện áp VD1 tính dịng ID1 tương. .. http://www.simpopdf.com PHẦN II : TIẾN TRÌNH THÍ NGHIỆM Sau hiểu kỹ vấn đề lý thuyết nhắc lại nhấn mạnh PHẦN I, phần bao gồm trình tự bước phải tiến hành phịng thí nghiệm Như vậy, SV cần nhanh chóng