ldo detailed design review

Sơ đồ mạch khối Current limit...9Hình 4.. Schematic mạch Current Limit trong LT Spice...15Hình 14.. 1 OVERVIEW1.1 GENERALDESCRIPTIONBộ điSu chỉnh lượng điện áp th Āp LDO – Low Dropout Vo

LDO_ Detailed Design Review

Cao Châu Thảo Phạm Hồng Bảo Ngọc Trần Hải Đăng Văn Thế Tùng

1 Overview 3

1.1 General description 3

1.2 Pin Configuration and descriptions 3

2 PIN DESCRIPTIONS 3

3 Block Diagram 4

4 Functional Descriptions 4

4.1 Hsene 4

4.1.1 Structure 4

4.1.2 Nguyên lý hoạt động 5

4.1.3 Chọn giá trị trở 6

4.2 Current Limit 6

4.2.1 Structure 6

4.2.2 Nguyên lý hoạt động 6

4.3 Soft – Start 8

4.4 Comparator 8

4.4.1 Comparator cho POK 8

4.4.2 Comparator cho VOUT_OV 8

4.4.3 Comparator cho ILIM………9

4.5 Bias 9

5 Kết quả mô phỏng 10

7.1 DFT 10

LIST OF FIGURES

Hình 1 Sơ đồ khối cho LDO 6

Hình 2 Sơ đồ mạch khối Hsense 7

Hình 3 Sơ đồ mạch khối Current limit 9

Hình 4 Sơ đồ mạch theo c Āu tr甃Āc R2 10

Hình 5 Sơ đồ mạch soft-start 11

Hình 6 Sơ đồ mạch comparator 11

Hình 7 Đồ thị đăRc tuyến truySn đạt khối comparator 12

Hình 8 Sơ đồ mạch cho VOUT_OV……….12

Hình 9 Sơ đồ mạch cho ILIM……….13

Hình 8 Sơ đồ mạch khối Bias 13

Hình 9 Sơ đồ khối mạch EA 13

Hình 10 Schematic khối Error Amplifier trong LT Spice 14

Hình 11 T椃Ān hiêRu Vout 14

Hình 12 Đồ thị Bode cVa Vout 15

Hình 13 Schematic mạch Current Limit trong LT Spice 15

Hình 14 Schematic mạch soft start 17

Hình 15 Kết quả mô phỏng khối soft-start 18

LIST OF TABLES Bảng 1 Bảng mô tả các chân IC 4

Bảng 2 Thông số kW thuâRt 5

1 O VERVIEW 1.1 G ENERAL DESCRIPTION

Bộ điSu chỉnh lượng điện áp th Āp (LDO – Low Dropout Voltage) là một cách đơn giản để điSu chỉnh điện áp đầu ra được c Āp điện từ đầu vào có giá trị cao hơn LDO được sử dụng làm PoL cho thiết bị di động và IoT, là IC c Āp nguồn tối ưu cho các mạch tương tự yêu cầu độ ch椃Ānh xác điện áp cao và tạp âm th Āp LDO được thiết kế ở đây có dải điêRn áp đầu vào rôRng và điêRn áp dropout th Āp Thiết kế bao gồm khối Soft start gi甃Āp mạch tránh stress khi khởi đôRng bhng cách giảm điêRn dung din đến giảm djng khi khởi đôRng

1.2 P IN C ONFIGURATION AND DESCRIPTIONS

DESCRIP TIONS

1 VCC Input pin Supply voltage for internal cells (2.7V to 5.5V)

2 LDO LDO output pin Place 2.2uF or large ceramic between this pin and AGND

3 LDO_IN Input pin Supply voltage for LDO Connect a minimum 1uF capacitor from this pin toAGND pin.

4 VREF Input pin for LDO’s reference voltage Free to select VREF value

5 ICONST Input pin for LDO’s bias current Free to select the value and current path

6 IREF Note: IREF = VREF/R >> (IREF*R) is constant when R varies by process Input pin for LDO’s bias current Free to select the value and current path

7 VSET[5:0] Input pin Configuration bits for LDO output voltage setting

8 ILIM[1:0] Input pin Configuration bits for LDO output current limit setting

9 AGND Analog Ground Kelvin connect AGND to the PGND plane

10 POK Output pin Indicate LDO’s POK: High when LDO > POK_rising threshold

11 VOUT_OV Output pin Indicate LDO’s VOUT_OV High when LDO > VOUT_OV threshold

12 ILIM Output pin Indicate LDO meets output current limit

13 SS_DONE Output pin Indicate LDO soft start is done

1414 ON Input pin 1: turn on LDO, 0: turn off LDO

Bảng 1 Mô tả các chân cVa IC

2 E LECTRICAL

(VIN_LDO = 5V, T = 25°C, unless otherwise specified.)A

PARAMETER TEST CONDITIONS M IN TYP MAX UNIT

Input Voltage Range 2.4 3.3 5.5 V

Output Voltage Range – VSET Configurable in 50mV steps 0.6 3.75 V

Output voltage range (When Input-output

voltage gap is small [dropout voltage]) @300mA Load Min (3.3, Vin –150mV) mV

Output Voltage Accuracy VIN_LDO - VLDO_OUT >0.4V

Line Regulation

V VIN_LDO - VLDO_OUT >

0.4V VIN_LDO = 2.8V to 5.5V ILDO_OUT = 1mA

Load Regulation ILDO_OUT = 1mA to 100mA,LDO_ILIM=1X -1 % / A

Supply Current per Output Regulator Disabled 0.02 1 µA

Supply Current per Output Regulator Enabled, No load 30 µA

Soft-Start Period

VLDO_OUT = 1.8V Setting (10% to 90%)

LDO SS_RAMP=00 LDO SS_RAMP=10 LDO SS_RAMP=1iu1

7.5 15 22.5 30

mV/µs

Power Good Threshold VLDO_OUT Rising 91 93 95 %VNOM

Power Good Hysteresis VLDO_OUT Falling 3 %VNOM

Overvoltage Fault Threshold VLDO_OUT Rising 105 110 114 %VNOM

Overvoltage Fault Hysteresis VLDO_OUT Falling 3 %VNOM

Discharge Resistance 20 50 125 Ω

Dropout Voltage ILDO_OUT = 30mA 20 90 mV

Dropout Voltage ILDO_OUT LDO_ILIM=01 = 50mA, 33 150 mV

Dropout Voltage ILDO_OUT = 100mA,LDO_ILIM=1x 68 310 mV

Dropout Voltage ILDO_OUT = 150mAVIN_LDO23 > 2.8 285 500 mV

Output Current Limit LDO_ILIM=10

LDO_ILIM=11 400

mA

Minimum Output Capacitance Effective capacitance 1.5 uF

Bảng 2 Thông số kW thuâRt

Hình 1 Sơ đồ khối cho LDO

4 F UNCTIONAL

4.1 Hsene

4.1.1 Structure

Hình 2 Sơ đồ mạch khối Hsense

4.1.2 Nguyên lý hoạt động

Sử dụng 6 bit điSu khiển: SET[5:0] để thay đổi giá trị tương đương cVa dãy trở

000000: 6 MOS đSu On => Rsen = 0 => Vref = Vout = 0.6 V

000001: Mos 0 off, Mos [5:1] onl => Rsen = Runit

000010: Mos 2 off, Mos 1 và Mos[5:3] on => Rsen = 2 Runit

000011: Mos 1,2 off, Mos [5:3] on => Rsen = 3 Runit

Tương tự như vậy đến dãy bit 111111 ứng với trường hợp t Āt cả các Mos đSu off=> Rsen = 63 Runit

Như vậy, bhng các 6 bit điSu khiển ch甃Āng ta có thể thay đổi Rsen trong dải từ [Runit;63 Runit] với step bhng Runit

6.1.1 Chọn giá trị trở

Vref =

=>

=>

Do Ron cVa Nmos trong thư viện khoảng 40� Nên cần chọn giá trị trở đV lớn

=>Chọn Runit =10k và R1 = 120k�

4.2 Current Limit

4.2.1 Structure

Hình 3 Sơ đồ mạch khối Current limit 4.2.2 Nguyên lý hoạt động

M2 được sử dụng như một nhánh sense djng với tỉ lệ IM1:IM2=k:1

Djng đi qua điện trở M2 được xác định bhng một nguồn djng lý tưởng Như vậy, bhng cách so sánh điện áp VR2 và VR3 ta có thể so sánh djng điện đi qua M1 với nguồn djng

Một Error Amplifier được sử dụng để tạo thành một Current Regulation Loop

Một Switch điSu khiển bởi ILIM được đặt vào đầu ra cVa Current Limit EA để khi djng vượt quá

I limit, loop hoạt động và ngược lại loop sẽ được ngắt ra khỏi mạch

ILIM =(1) IM1 - => IM1= (ILIM+)

V3 = VDD – R3

V2 = VDD – R2 ICONST

=>R3 = R2 ICONST => (ILIM+) =

Do => ILIM =

=>

Trong mạch sử dụng ICONST = 90u ; Chọn k = 5000 , R3 = 90K

Do ILIM nhận các giá trị 100m, 200m, 400m, 600m => R2 nhận các giá trị tương ứng : 20K, 40K, 80K, 120K

C Āu tr甃Āc R2 có thể làm như sau

Hình 4 Sơ đồ mạch theo c Āu tr甃Āc R2

Với 2 bit điSu khiển ILIM[1]ILIM0 sẽ được 4 giá trị trở tương đương

00 : Cunit

01: 2Cunit

10: 4Cunit

11: 6Cunit

Với Runit = 20K

4.3 Soft – Start

4.3.1 Structure

Hình 5 Sơ đồ mạch soft-start 4.3.2 Nguyên l椃Ā hoạt động

Thời gian để là

Chọn C = 10 pF

Slew rate:

4.4 Comparator

4.4.1 Comparator cho POK

4.4.1.1 Structure cho POK

Hình 6 Sơ đồ mạch comparator

4.4.1.2 Nguyên l椃Ā hoạt động

Khi nhỏ, POK = 0, S1 đóng, S2 mở

Khi

Khi lớn, POK =1, S1 mở, S2 đóng

Khi

Hình 7 Đồ thị đăRc tuyến truySn đạt khối comparator 4.4.2 Comparator cho VOV

Hình 8 Sơ đồ mạch cho VOUT_OV Nguyên l椃Ā hoạt động cho VOUT_OV giống với POK

VOUT_OV = 1 khi Vfb tăng quá 1.1 Vref

VOUT_OV =0 khi Vfb giảm dưới 1.05 Vref

4.4.3 Comparator cho Ilim

Hình 9 Sơ đồ mạch cho ILIM Khi I qua M1 tăng thì I qua M2 cũng tăng làm cho Vsense giảm

4.5 Bias

Vlim

Vsense

Hình 10 Sơ đồ mạch khối Bias

5.1 Khối Error Amplifier

Hình 11 Sơ đồ khối mạch EA

Hình 12 Schematic khối Error Amplifier trong LT Spice

Hình 13 T椃Ān hiêRu Vout

Tại tần số f = 500Hz, gain

Hình 14 Đồ thị Bode cVa Vout

Vout có GBW = 1.28 MHz, phase margin = 81°

5.2 Current Limit

Hình 15 Schematic mạch Current Limit trong LT Spice

Trong báo cáo này chỉ đưa ra kết quả mô phỏng cho trường hợp ILIM = 100m và Vout = 0.6V

Khi chọn Rload = 0.6 �

Khi không có current limit thì djng output bhng

Khi có current limit djng output bị giới hạn bhng 100mA, do đó Vout buộc phải kéo xuống 60mV

Kết quả mô phỏng đ甃Āng với dự đoán

Khối current limit hoạt động

Khi chọn Rload=60 �

Djng đi ra tải chưa vượt quá limit Loop không hoạt động Mạch LDO chạy bình thường

5.3 Soft Start

Hình 16 Schematic mạch soft start

Kết quả mô phỏng cho 4 trường hợp

Hình 17 Kết quả mô phỏng khối soft-start