báo cáo bài tập lớn đề tài thiết kế bộ khuếch đại tạp âm thấp lna ở tần số 2 1ghz cho thiết bị thu mạng 3g 4g

Chính điều này dẫnđến việc phát triển bộ Khuếch đại tạp âm thấp LNA – Low Noise Amplifier, với yêu cầu ngày càng nhỏ gọn, hệ số khuếch đại cao hơn là rất cần thiết.. Chính vì vậy, ở Bài

TRƯỜNG ĐẠI HỌC BÁCH KHOA HÀ NỘI

VIỆN ĐIỆN TỬ - VIỄN THÔNG

BÁO CÁO BÀI TẬP LỚN

Môn học : Điện Tử Tương Tự II

Đề tài : Thiết kế Bộ khuếch đại tạp âm thấp LNA

ở tần số 2.1GHz cho thiết bị thu mạng 3G/4G

Giảng viên hướng dẫn : TS Nguyễn Anh Quang Nhóm sinh viên thực hiện:

Trần Văn Chung 20182388

Lê Quốc Việt 20182885

Hà Nội, 6/2021

LỜI NÓI ĐẦU

Hiện nay, Các mạng 3G/4G với băng tần 2.1Ghz đang được sử dụng phổ biến rộng rãi trong hệ thống thông tin vô tuyến Các bộ thu đòi hỏi ngày càng nhỏ gọn, tiếp nhận thông tin nhanh và chính xác Vì vậy, yêu cầu phần cứng cho các thiết bị này ngày càng gắt gao hơn Đóng vai trò là một bộ tiếp nhận thông tin, các thiết bị radar là một bộ thu phát sóng Tín hiệu thu được phải là các tín hiệu vô tuyến, biên độ tín hiệu thu được thường rất nhỏ, trong môi trường đầy tạp âm, sóng nhiễu Chính điều này dẫnđến việc phát triển bộ Khuếch đại tạp âm thấp (LNA – Low Noise Amplifier), với yêu cầu ngày càng nhỏ gọn, hệ số khuếch đại cao hơn là rất cần thiết Bài toán thiết kế, ứng dụng Bộ khuếch đại tạp âm thấp tại băng tần 2.1Ghz trở nên cấp thiết và có ý nghĩa quan trọng.

Chính vì vậy, ở Bài tập lớn môn Điện Tử Tương Tự II nhóm chúng em đã quyết định chọn đề tài “Mô phỏng bộ khuếch đại tạp âm thấp LNA ở tần số 2.1GHz” để nghiên cứu và cố gắng làm rõ hơn các nguyên lý thiết kế, tìm hiểu mô phỏng bộ khuếch đại tạp âm thấp LNA ở tần số 2.1GHz.

1.2 Phương pháp nghiên cứu 2

CHƯƠNG 2 CƠ SỞ LÝ THUYẾT 3

2.1 Khái niệm bộ khuếch đại tạp âm thấp LNA 3

2.2 Vị trí bộ khuếch đại tạp âm thấp LNA 3

2.3 Các thông số quan trọng của bộ khuếch đại LNA 4

2.3.1 Hệ số tạp âm Noise figure 4

3.3 Giới thiệu phần mềm ADS 9

3.4 Giới thiệu Transistor cao tần ATF – 58143 10

3.5 Tính toán, thiết kế và mô phỏng 12

3.5.1 Thiết kế khối Block 12

3.5.2 Thiết kế mạch phối hợp trở kháng lối vào 13

3.5.3 Thiết kế mạch phối hợp trở kháng lối ra 15

3.5.4 Sơ đồ nguyên lý mạch LNA với mạch phối hợp trở kháng lối vào và lối ra 18

KẾT LUẬN 21

DANH MỤC HÌNH VẼ

Hình 2.1 Sơ đồ khối một phần bộ thu phát tín hiệu vô tuyến 3

Hình 2.2 Sơ đồ của mạng 2 cửa 5

Hình 2.3 Điểm nén 1-dB và điểm chặn bậc 3 6

Hình 3.1 Transistor ATF-58143 10

Hình 3.2 ATF - 58143 hoạt động ở 2 GHz 11

Hình 3.3 Sơ đồ nguyên lý ATF-58143 12

Hình 3.4 Sơ đồ khối mạch khuếch đại 13

Hình 3.5 Sơ đồ nguyên lý mạch phối hợp lối vào 15

Hình 3.6 Kết quả mô mạch lối vào trên ADS 15

Hình 3.7 Sơ đồ nguyên lý mạch phối hợp lối ra 17

Hình 3.8 Kết quả mô phỏng mạch lối ra 18

Hình 3.9 Sơ đồ nguyên lý mạch LNA với mạch phối hợp trở kháng lối vào và lối ra 18Hình 3.10 Kết quả mô phỏng tham số S và hệ số sóng đứng VSWR 19

Hình 3.11 Hệ số khuếch đại lớn nhất 20

Hình 3.12 Kết quả mô phỏng hệ số ổn định của mạch LNA thiết kế 20

DANH MỤC BẢNG BIỂU

Bảng 3.1 Các thông số thiết kế mạch LNA………9Bảng 3.2 Bảng tham số S- Parameter trích xuất từ file S2P……….12

CHƯƠNG 1 GIỚI THIỆU ĐỀ TÀI

Hệ thống truyền thông sử dụng sóng siêu cao tần đóng vai trò quan trọng trongsự phát triển của việc truyền thông tin Trong hệ thống siêu cao tần, bộ khuếch đại làthành phần cơ bản và phổ biến Các transistor trong bộ khuếch đại có thể hoạt độngtrong khoảng tần số rất rộng lên tới 100 GHz ở những ứng dụng yêu cầu kích thướcnhỏ gọn, nhiễu hình thấp, dải thông rộng và tiêu hao năng lượng thấp Kỹ thuật thiếtkế mạch khuếch đại sử dụng BJT và FET dựa trên các khái niệm được nghiên cứu vềđường truyền sóng siêu cao tần, mạng hai cổng và giản đồ Smith Trong lĩnh vực siêucao tần, lý thuyết mạch thông thường không thể sử dụng trực tiếp để giải quyết các vấnđề của mạng siêu cao tần Trong trường hợp đó, lý thuyết mạch thông thường đượcgần đúng hoặc sử dụng lý thuyết trường điện từ được mô tả bằng các phương trìnhMaxwell Điều đó có nghĩa cách thức thiết kế ở mạch siêu cao tần khác biệt so với khithiết kế mạch ở tần số thấp Điều này được gọi là kỹ thuật phối hợp trở kháng Khithiết kế mạch khuếch đại dùng transistor chúng ta phải dựa trên tham số S Khối xử lýtín hiệu đầu tiên của bộ thu trong hệ thống truyền thông sau anten là bộ khuếch đại tạpâm thấp Low Noise Amplifier (LNA) Mạch LNA sẽ khuếch đại tín hiệu thu được vớihệ số khuếch đại hợp lý và có tạp nhiễu nhỏ nhất có thể.

Trong bài này, chúng em xin trình bày việc thiết kế, mô phỏng một mạch khuếchđại LNA hoạt động ở tần số 2,1 GHz, sử dụng transistor ATF-58143 với hệ số khuếchđại lớn và nhiễu nhỏ sử dụng phần mềm Advanced Design System 2020 (64-bitSimulations).

1.1 Mục tiêu đề tài

- Về lý thuyết:

+ Trình bày tổng quan về bộ khuếch đại tạp âm thấp; + Trình bày cơ sở lý thuyết thiết kế bộ khuếch đại tạp âm thấp - Về thực tiễn:

+ Mô phỏng thiết kế đo đạc thông số bộ khuếch đại tạp âm thấp hoạt động ở băng tầnX dùng phần mềm ADS 2020.

1.2 Phương pháp nghiên cứu

Để thực hiện đề tài trên, phương pháp nghiên cứu được sử dụng gồm: - Phương pháp nghiên cứu lý thuyết: Sử dụng phương pháp phân tích và tổnghợp lý thuyết; cập nhật và xử lý tài liệu liên quan về thiết kế mạch khuếch đạitạp âm thấp; nghiên cứu phần mềm mô phỏng mạch siêu cao tần ADS 2020- Phương pháp mô phỏng: Trên cơ sở thiết kế đã có thực hiện mô phỏng trênphần mềm chuyên dụng ADS.

CHƯƠNG 2 CƠ SỞ LÝ THUYẾT

2.1 Khái niệm bộ khuếch đại tạp âm thấp LNA

LNA là chữ viết tắt của Low Noise Amplifier, là bộ khuếch đại tạp âm thấp - Biên độ các tín hiệu phát bằng vô tuyến đến phía đầu thu nhận được thường rất nhỏ.Chính vì vậy cần có bộ khuếch đại tạp âm thấp để nhằm thu được các tín hiệu nhỏchính xác

- Các mạch cao tần là phi tuyến, và rất nhạy cảm với nhiệt Chính tạp âm này ảnhhưởng rất nhiều trong quá trình thu và khôi phục lại tín hiệu dữ liệu,

- Việc khuếch đại thông thường giúp khuếch đại công suất tín hiệu, nhưng đồng thờicũng khuếch đại tạp âm

Chính vì vậy, bộ LNA được dùng để khuếch đại tín hiệu cần thiết để đạt được một độlợi Gain (G) tốt nhất, đồng thời hạn chế tối đa khuếch đại Tạp âm (Noise).

2.2 Vị trí bộ khuếch đại tạp âm thấp LNA

Bộ khuếch đại tạp âm thấp LNA là rất cần thiết trong hệ thống thông tin di động đặcbiệt là bộ phận thu (Receiver) Vị trí LNA đặt càng gần anten thu càng tốt, vì khi đó,tín hiệu vô tuyến thu được từ anten – tín hiệu rất yếu (về công suất) – sẽ được khuếchđại thông qua LNA Đồng thời, với thiết kế đặc biệt, LNA sẽ khuếch đại công suất tínhiệu với mức tạp âm là tối ưu Lúc này hệ số tạp âm Noise Figure (NF) sẽ là thấp nhất.Từ đây, dựa vào công thức Friiss hệ số tạp âm NF toàn máy thu sẽ là thấp nhất, do ảnhhưởng nhiều nhất từ tầng khuếch đại đầu tiên.

Hbnh 2.1 Sơ đồ khối một phần bộ thu phát tín hiệu vô tuyến

2.3 Các thông số quan trọng của bộ khuếch đại LNA

2.3.1 Hệ số tạp âm Noise figure

Khi mạch điện được cấp nguồn, các điện tử dao động một cách ngẫu nhiên.Sự dao động này tạo ra nhiệt Đối với mạch cao tần, chuyển động này là vôcùng lớn, lượng nhiệt tỏ ra là đáng kể Lúc này nó hình thành một kênh tạp âmvà ảnh hưởng đến tín hiệu truyền trên hệ thống Trong hệ thống RF, tạp âmđược kết hợp từ nhiều nguồn khác nhau.

Tạp âm nội: tạp âm được tạo ra bên trong hệ thống, nên được gọi là tạp âm nội.Có ba loại tạp âm nội chính trong hệ thống RF là: Thermal Noise, Shot Noise,Flicker Noise

-Tạp âm nhiệt (Thermal noise)

Đây là loại tạp âm được sinh ra từ sự chuyển động của các điện tử trong các vật

dẫn điện hoặc các chất bán dẫn gây ra bởi các hiệu ứng nhiệt Trong các linh kiệnđiện tử, các tín hiệu ngẫu nhiên được tạo ra trong các cấu kiện điện tử có côngsuất tỉ lệ thuận với nhiệt độ của cấu kiện này.

-Shottkey noise

Là một loại tạp âm điện, xảy ra khi có một số phần tử xác định mang nănglượng như electron trong các mạch điện ly, photon trong các thiết bị quang đủnhỏ để gây ra những sự dao động có thể dò được trong các thiết bị đo lường haycác thiết bị bán dẫn.

Giá trị của loại tạp âm này tăng theo độ lớn trung bình của dòng điện haycường độ của ánh sáng Shot Noise tương tự Thermal Noise, cũng có phân bốdạng Gaussian (tạp âm trắng)

-Hệ số tạp âm Noise figure

Ta có công thức như sau:

F = SNRinSNRout

NF(db) = 10log(F) = 10log(SNRin

Với Fx, Gx lần lượt là hệ số tạp âm và độ lợi tại tầng thứ x

Từ công thức, ta nhận thấy độ lợi khuếch đại và tạp âm tại tầng thứ nhất ảnhhưởng đến toàn bộ hệ thống.

2.3.3 Tính ổn định của hệ thống

Hệ thống ổn định là mạch luôn khuếch đại với mọi tín hiệu đưa vào màkhông trở thành một mạch dao động Mạch cao tần được đặc trưng bởi 1 hệ sốổn định K, được định nghĩa bởi thức:

Hbnh 2.3 Điểm nén 1-dB và điểm chặn bậc 3

Để đánh giá mức tuyến tính của mạch, người ta dùng thông số Điểm chặn bậc 3(Third Order Intercept Point) – hay còn gọi là IIP3 (Input 3rd Order InterceptPoint) Điểm chặn bậc 3 là điểm mà ở đó biên độ phổ bậc 3 trùng với biên độphổ bậc 1.

Theo định nghĩa, giá trị của điểm nén 1-dB và điểm chặn bậc 3 như sau:

- Biên độ điểm nén 1-dB: A1−dB=√0,145 α1

α3- Biên độ điểm IIP3: AIIP3=√4

Đối với mạng phân phối công suất siêu cao tần (ví dụ: mạng tiếp điện chodàn ăngten gồm nhiều phần tử), phối hợp trở kháng sẽ làm giảm sai số về biênđộ và pha khi phân chia công suất.

¿.Ls

CHƯƠNG 3 THIẾT KẾ VÀ MÔ PHỎNG

Chúng em có các thông của mạch LNA hoạt động ở tần số 2.1 GHz dùng đểthiết kế trong trường hợp này:

3.3 Giới thiệu phần mềm ADS

Advanced Design System (ADS) là một hệ thống phần mềm tự động hóa thiết

kế điện tử được sản xuất bởi Keysight EEsof EDA, một bộ phận của KeysightTechnologies Phiên bản này giới thiệu giải pháp mô phỏng DDR5 / LPDDR5hàng đầu thế giới Luồng công việc của Trình thiết kế bộ nhớ đã được mở rộngđể bao gồm các tiêu chuẩn bộ nhớ mới nhất và trình giả lập DDR Bus đã đượccải tiến để xử lý các mô hình IBIS-AMI ở chế độ từng bit.

Các tính năng của Keysight Advanced Design System (ADS)Hoàn thành sơ đồ và môi trường bố trí

Mô phỏng hệ thống và mạch sáng tạo và công nghiệp hàng đầu

Truy cập trực tiếp, tự nhiên vào máy bay 3D và bộ giải quyết trường EM 3Dđầy đủ

Số lượng lớn nhất của bộ dụng cụ thiết kế quy trình (PDK) được phát triểnvà duy trì bởi các đối tác công nghiệp và xưởng đúc hàng đầu

EDA và Thiết kế tích hợp dòng chảy với các công ty như Cadence, Mentorvà Zuken

Tối ưu hóa Buồng lái để phản hồi và kiểm soát thời gian thực khi sử dụngbất kỳ 12 trình tối ưu hóa mạnh mẽ nào

Tạo mô hình tham số X từ sơ đồ mạch và NVNA của Keysight cho thiết kếtần số cao phi tuyến

Thư viện không dây cập nhật cho phép thiết kế và xác minh các tiêu chuẩnkhông dây mới nhất

3.4 Giới thiệu Transistor cao tần ATF – 58143

Transistor ATF - 58143 có dải tần hoạt động rộng, hệ số khuếch đại lớn thíchhợp dùng chế tạo các mạch khuếch đại tạp âm thấp.

Hbnh 3.4 Transistor ATF-58143

Thông số kỹ thuật:

Tần số hoạt động 2 GHz; điện áp 3V, 30 mA• Đầu ra thứ tự 30,5 dBm

• Công suất đầu ra 19 dBm ở 1 dB• Độ lợi liên quan 16,5 dB

Hbnh 3.5 ATF - 58143 hoạt động ở 2 GHz

Các tham số S-Parameter của chip ATF – 58143:

Bpng 3.2 Bpng tham số S- Parameter trích xuất từ file S2P

Các tham số quan trọng tại tần số 2 GHz:S11= 0.65S11Ang= -169.3

S22=0.22S22Ang= -106.0

Từ các tham số này ta có thể tính toán được trở kháng lối vào và trở kháng lốira của transistor:

Zin= 10.7-j*4.5Zout= 40.7-j*18.1

Hbnh 3.6 Sơ đồ nguyên lý ATF-581433.5 Tính toán, thiết kế và mô phỏng

3.5.1 Thiết kế khối Block

Hbnh 3.7 Sơ đồ khối mạch khuếch đại

3.5.2 Thiết kế mạch phối hợp trở kháng lối vào

Tính toán:

Trên cơ sở giá trị S11 tại tần số 2 GHz, xác định được trở kháng lối vào của transistor.Ta có:

S11 = 0.65ZIN = 10.7 - j*4.5

Với mục đích thiết kế mạch LNA có dải thông rộng trước hết ta cần di chuyển vị trí trởkháng lối vào của ATF-58143 tới vị trí có giá trị thực (phần phức bằng không).Sử dụng “L-matching”:

Tại tần số f=2.1GHz ω = 2πf = 1,32.1010 (rad/s)Xét Z , tách Z thành R và C : R = 10,7 Ωinin

Triệu tiêu C0 và L0 do phối hợp trở kháng

Ta có : RP = (1 + QS2¿RS 50 = 10,7.(1 + QS2) Qs= 1,92 QS = L1ω

L-matching sẽ bao gồm L = 0,34 + 1,56 = 1,9(nH) C = 2,9pF

Thu được kết quả mô phỏng

Kết quả mô phỏng tham số S11 và S21 đưa ra dưới hình 3.7

Theo đó tham số phản xạ lối vào S11 nhỏ hơn -20 dB trong 1 dải thông

rất rộng từ 2 GHz - 2,2GHz và thấp nhất ở 2.1GHz điều đó chứng tỏ mạch được phốihợp trở kháng tốt Hệ số S21 của mạch phối hợp trở kháng lối vào đạt giá trị lý tưởnggần bằng 0 dB Nghĩa là năng lượng siêu cao tần đưa vào không bị tổn hao.

Như vậy mạch phối hợp trở kháng lối vào đã được thiết kế đạt yêu cầu đề ra.

Hbnh 3.9 Kết qup mô mạch lối vào trên ADS

3.5.3 Thiết kế mạch phối hợp trở kháng lối ra

Tính toán:

Tương tự như với trường hợp thiết kế mạch phối hợp trở kháng lối vào, tra cứuS22 của ATF-58143 tại tần số 2 GHz, xác định được trở kháng lối ra củatransistor

Ta có: S = 0.2222 Z = 40.7 - j*18.1out

Tại tần số f = 2.1GHz ω = 2πf = 1,32.10 (rad/s) Xét Zin, tách Zin thành R và C : R = 10,7 Ω 1

¿RS 50 = 40,7.(1 + QS

2) QS❑= 0,48

QS = L2ωRL

C = 0,73pF

Mô phỏng:

Sơ đồ nguyên lý mạch phối hợp trở kháng lối ra được đưa ra ở hình dưới đây:

Hbnh 3.10 Sơ đồ nguyên lý mạch phối hợp lối ra

Kết quả mô phỏng tham số S11 và S21 đưa ra dưới hình 3.8

Theo đó tham số phản xạ lối ra s11 nhỏ hơn -20 dB trong 1 dải thông rất rộng từ 2 –2.2 GHz và thấp nhất ở 2.1GHz điều đó chứng tỏ mạch được phối hợp trở kháng tốt.Hệ số s21 của mạch phối hợp trở kháng lối vào đạt giá trị lý tưởng bằng 0 dB Nghĩa lànăng lượng siêu cao tần đưa ra không bị tổn hao.

Như vậy mạch phối hợp trở kháng lối ra đã được thiết kế đạt yêu cầu đề ra.

Hbnh 3.11 Kết qup mô phỏng mạch lối ra

3.5.4 Sơ đồ nguyên lý mạch LNA với mạch phối hợp trở kháng lối vào và lối ra Từ các thiết kế trên, cuối cùng đạt được sơ đồ mạch bộ khuếch đại LNA hoànchỉnh như hình 3.9 Sử dụng file S2P chứa thông tin về các tham số S của ATF –58143 giúp việc mô phỏng dễ dàng.

Hbnh 3.12 Sơ đồ nguyên lý mạch LNA với mạch phối hợp trở kháng lối vào và lốira

Sau khi thiết kế, mạch LNA được mô phỏng trên phần mềm ADS và được hiệu chỉnhđể đạt kết quả tốt hơn Kết quả mô phỏng các tham số S được đưa ra ở hình 3.10 Cáctham số mô phỏng bao gồm hệ số truyền đạt lối vào ra, hệ số sóng đứng.

Hbnh 3.13 Kết qup mô phỏng tham số S và hệ số sóng đứng VSWR

Theo đó tham số phản xạ lối vào S11 nhỏ hơn -20 dB trong 1 dải thông từ 2 GHz – 2.2GHz điều đó chứng tỏ mạch được phối hợp trở kháng tốt Hệ số S21 của mạch khuếchđại tạp âm thấp đạt giá trị 18.976 dB ở tần số 2.1 GHz Trong khoảng 2 – 2.2 GHzmạch có hệ số khuếch đại lớn hơn 18 dB như vậy mạch LNA có hệ số khuếch đại lớn Giá trị này thỏa mãn điều kiện thiết kế đặt ra.

Hệ số sóng đứng (VSWR) của mạch ở mức 1.148 dB tại tần số 2.1 GHz gần bằng hệsố lí tưởng (hệ số lý tưởng là 1) Điều đó chứng tỏ, mạch gần như không có sự phản xạsóng siêu cao tần trên đường truyền sóng là các đoạn mạch dải dùng để phối hợp trởkháng Như vậy cùng với các thông số đạt được trong dải thông này, mạch LNA có thểhoạt động trong một dải tần lớn

Kết quả mô phỏng của hệ số khuếch đại lớn nhất được đưa ra ở hình 3.11 dưới đây.Theo đó, mạch có hệ số khuếch đại lớn nhất trong dải thông từ 2 – 2.2 GHz lớn hơn 19dB Đây là giá trị lớn nhất đối với một mạch khuếch đại đơn tần sử dụng transistor.