Nghiên cứu quá trình thiết kế và sản xuất microcantilever trong vi cơ điện tử (mems microelectromechanical systems)

Mục tiêu:  Nghiên cứu hình dáng cấu tạo của microcantilever  Thiết kế các thanh microcantilever trên máy tính  Nghiên cứu quy trình các bước trong sản xuất microcantilever  Thực hiện

ĐẠI HỌC ĐÀ NẴNG TRƯỜNG ĐẠI HỌC SƯ PHẠM KỸ THUẬT

BÁO CÁO TỔNG KẾT

ĐỀ TÀI KHOA HỌC VÀ CÔNG NGHỆ CẤP TRƯỜNG

NGHIÊN CỨU QUÁ TRÌNH THIẾT KẾ VÀ SẢN XUẤT MICROCANTILEVER TRONG VI CƠ ĐIỆN TỬ (MEMS-MICROELECTROMECHANICAL SYSTEMS)

Mã số: T2021-06-16

Chủ nhiệm đề tài: ThS Phạm Thị Thảo Khương

Đà Nẵng, 11/2022

ĐẠI HỌC ĐÀ NẴNG TRƯỜNG ĐẠI HỌC SƯ PHẠM KỸ THUẬT

BÁO CÁO TỔNG KẾT

ĐỀ TÀI KHOA HỌC VÀ CÔNG NGHỆ CẤP TRƯỜNG 2018

NGHIÊN CỨU QUÁ TRÌNH THIẾT KẾ VÀ SẢN XUẤT MICROCANTILEVER TRONG VI CƠ ĐIỆN TỬ (MEMS-MICROELECTROMECHANICAL SYSTEMS)

Mã số: T2021-06-16

Xác nhận của cơ quan chủ trì đề tài Chủ nhiệm đề tài

(ký, họ tên, đóng dấu) (ký, họ tên)

2

MỤC LỤC

DANH MỤC BẢNG BIỂU ii

DANH MỤC HÌNH ẢNH iii

THÔNG TIN KẾT QUẢ NGHIÊN CỨU vi

INFORMATION ON RESEARCH RESULTS x

MỞ ĐẦU 1

CHƯƠNG 1 3

TỔNG QUAN 3

1.1 Nguyên lý vi chế tạo 3

1.2 Chất nền 5

1.3 Vật liệu 6

1.4 Bề mặt và giao diện 7

1.5 Quy trình chế tạo 8

1.6 Microcantilever trong y học 10

CHƯƠNG 2 14

QUY TRÌNH CHUẨN CHẾ TẠO MICROCANTILEVER 14

2.1 Chế tạo vật liệu cantilever 14

2.2 Quy trình gia công chi tiết 15

2.3 Chi tiết quá trình sản xuất 16

2.4 Chế tạo Polysilicon cantilever 25

CHƯƠNG 3 29

THIẾT KẾ VÀ SẢN SUẤT THANH MICROCANTILEVEL 29

3.1 Thông tin chung 29

3.2 Thiết kế 30

3.2.1 Phần mềm L-edit 30

3.2.2 Yêu cầu thiết kế 31

3.2.3 Thiết kế mặt nạ 31

3.3 Các bước sản xuất thanh microcantilevel 33

3.3.1 Quang khắc 33

3.4 Sự bay hơi của đồng 38

3.5 Khắc ướt cho đồng 40

3.6 Khắc ướt cho Photoresist 40

3.7 Khắc khô cho đồng 40

i

CHƯƠNG 4 42

KẾT QUẢ THỰC NGHIỆM 42

4.1 Kết quả quá trình quang khắc cho lần thứ nhất 42

4.2 Quá trình bay hơi đồng 44

4.3 Quang khắc với mặt nạ thứ hai 45

4.4 Khắc cho đồng 47

4.5 Giải phóng chất cản quang 48

KẾT LUẬN VÀ HƯỚNG NGHIÊN CỨU TIẾP THEO 51

Kết luận 51

Hướng nghiên cứu tiếp theo 51

TÀI LIỆU THAM KHẢO

ii

DANH MỤC HÌNH ẢNH

Hình 1-Các lĩnh vực con của Công nghệ vi mô[1] 4

Hình 2 -Vật liệu và giao diện trong cấu trúc 7

Hình 3- Quá trình tạo khuôn in thạch bản: (a) lắng đọng màng oxit; (b) ứng dụng cản quang; (c) Phơi nhiễm tia cực tím qua mặt nạ quang; (d) phát triển hình ảnh phản kháng; (e) ăn mòn oxit và (f) loại bỏ chất cản quang [1] 10

Hình 4 - Quá trình khuếch tán: Có thể dễ dàng vượt qua rào cản 2,2 eV ở 900 ◦C nhưng tần suất vượt qua rào cản 3,5 eV là thấp Nhiệt độ cao hơn, ví dụ, 1050 ◦C, sẽ cần thiết để vượt qua rào cản 3,5 eV một cách dễ dàng[1] 10

Hình 5 - Micocantilever trong mô hình uốn tĩnh[2] 11

Hình 6 - Sự dịch chuyển tần số khi cantilever bắt cặp với virut[2] 12

Hình 7- Minh họa ứng dụng phát hiện các chất sinh học, hóa học[2] 13

Hình 8 - Sơ đồ tổng quát hóa quy trình chế tạo microcantileve 14

Hình 9 - Sơ đồ quy trình từng bước cho sản xuất thanh cantilever[7] 15

Hình 10 - Thiết kế mặt nạ cho các cấp độ mặt nạ khác nhau[7] 15

Hình 11 - Quy trình RCA[7] 17

Hình 12- Lò 2[7] 17

Hình 13- Thiết bị bay hơi nhiệt 18

Hình 14- Mức 1 của tạo khuôn Al 19

Hình 15- Double Sided mask Aligner (DSA) 19

Hình 16- Máy Spinner 20

Hình 17- Resist S1813 lần thứ 2 20

Hình 18- Tạo neo ở cấp độ thứ 3 21

Hình 19- Hình ảnh của microcantilever sau khi tro hóa plasma (a) Ảnh bề mặt (b) Ảnh SEM 22

Hình 20- Tro hóa plasma ở các watt và khoảng thời gian khác nhau 23

Hình 21- Quá trình tro hóa được thực hiện ở 100 watt trong 40 phút 23

Hình 22- Tro hóa plasma với độ nghiêng của mẫu ở 450 24

Hình 23- Ảnh SEM cho thấy chùm tia bị treo nhưng dính vào điện cực phía dưới 24

Hình 24- Lớp resist đã bị loại bỏ sau khi bay hơi Acetone 25

Hình 25- Quá trình vi chế tạo thanh microcantilevel 30

Hình 26- Cửa sổ thiết lập 31

Hình 27- Yêu cầu cho thiết kế thanh 100x40 µm 32

Hình 28- Thiết kế vật phẩm 32

Hình 29- Thiết kế Alignment 32

Hình 30- Tấm gia nhiệt 33

Hình 31- Các bước quang khắc [8][9][10] 34

Hình 32- (a) Hai loại chất cản quang sử dụng trong thí nghiệm;(b) Sơ đồ thể hiện mối liên quan giữa vận tốc và thời gian 35

Hình 33- Máy aligner 36

iv

Hình 34- Ba phương pháp phơi sáng 37

Hình 35- Buồng chứa chân không 39

Hình 36- Máy dùng để khắc khô 41

Hình 37-Wafer sau khi quay bao phủ và phát triển 42

Hình 38- Độ dày của chất cản quang của wafer 1 43

Hình 39- Độ dày của chất cản quang của wafer 2 43

Hình 40- Tốc độ lắng đọng và độ dày của lớp đồng 44

Hình 41- Độ dày của lớp Cu được đo bằng profilomete 44

Hình 42- Các tấm bán dẫn sau khi phủ chất cản quang (tấm bán dẫn 1 ở bên phải, tấm bán dẫn 2 ở bên trái) 45

Hình 43- Độ dày của chất cản quang của wafer 1 45

Hình 44- Độ dày của chất cản quang của wafer 2 45

Hình 45- Cấu trúc của wafer 1 46

Hình 46- Cấu trúc của wafer 2 47

Hình 47- Trước khi khắc cho wafer1 và wafer2 47

Hình 48- Sau khi khắc cho wafer1 (hình thứ nhất) và wafer2 (hình thứ 2) 48

Hình 49- Trước và sau quang khắc cho wafer 1 48

Hình 50- Độ dày của thanh trước và sau khi quang khắc 49

Hình 51 - wafer 1: 1813 sau khi khắc khô 25min 50

Hình 52 - wafer 2: 1813 sau khi khắc khô 30min 50

Hình 53 – Sản phẩm thu được trước và sau khi etching 50

v

THÔNG TIN KẾT QUẢ NGHIÊN CỨU

1 Thông tin chung:

 Tên đề tài: Nghiên cứu quá trình thiết kế và sản xuất Microcantilever trong vi

cơ điện tử (MEMS-Microelectromechanical Systems)

 Mã số: T2021-06-16

 Chủ nhiệm: ThS Phạm Thị Thảo Khương

 Cơ quan chủ trì: Trường ĐH Sư Phạm Kỹ Thuật

 Thời gian thực hiện: 12/2021-11/2022

2 Mục tiêu:

 Nghiên cứu hình dáng cấu tạo của microcantilever

 Thiết kế các thanh microcantilever trên máy tính

 Nghiên cứu quy trình các bước trong sản xuất microcantilever

 Thực hiện các bước để sản xuất ra microcantilever

 Kiểm tra đánh giá các microcantilever thu được để hoàn thiện chu trình sản xuất

3 Tính mới và sáng tạo:

 Phát triển một phương pháp rút gọn cho quá trình chế tạo ra thanh microcantilever

 Kiểm tra đánh giá các microcantilever thu được có đúng như thiết kế ban đầu đưara

4 Tóm tắt kết quả nghiên cứu:

 Nghiên cứu hình dáng cấu tạo của microcantilever ứng dụng nhiều trong y học

 Thiết kế các thanh microcantilever trên máy tính bằng phần mềm L-edit

 Nghiên cứu thành công quy trình rút gọn các bước trong sản xuất microcantilever

 Thực hiện các bước để sản xuất ra microcantilever

 Kiểm tra đánh giá các microcantilever thu được để hoàn thiện chu trình sản xuất

5 Tên sản phẩm:

vi

 Bài báo “Micro cantilever beam fabrication and characterization chế tạo và kiểmtra đặc điểm của thanh mềm công xôn ở kích thướt micro”, đăng trên tạp chí của Đạihọc Đà Nẵng 2022

 Báo cáo

6 Hiệu quả, phương thức chuyển giao kết quả nghiên cứu và khả năng áp dụng:

 Chương trình mới được công bố có tính hiệu quả cao, bền vững và có tính ứngdụng cao

 Kết quả kiểm tra đánh giá chu trình chứng minh được tính đúng đắn của nó

 Kết quả đạt được dùng làm cơ sở cho các nghiên cứu khác có liên quan

7 Hình ảnh, sơ đồ minh họa chính

vii

viii

INFORMATION ON RESEARCH RESULTS

1 General information:

Project title: MICRO CANTILEVER BEAM DESIGN AND FABRICATION

Code number:T2021-06-16

Coordinator: Pham Thi Thao Khuong

Implementing institution: University of Technology and Education, DanangUniverisity

Duration: from 12/2021 to 11/2022

2 Objective(s):

 Studying the shape and structure of microcantilever

 Designing microcantilever bars on a computer

 Studying the process and steps in producing microcantilever

 Taking steps to produce microcantilever

 Checking and evaluating the obtained microcantilever to complete improve theproduction cycle

3 Creativeness and innovativeness:

 Development of a reduced method for the fabrication of microcantilever rods

 Check and evaluate the obtained microcantilever is correct as the original designgiven

4 Research results:

 Studying the structural shape of microcantilever with many applications inmedicine

 Designing microcantilever bars on a computer using L-edit software

 Successfully studying the process of shortening the steps in microcantileverproduction Implementing the steps to produce microcantilever

 Test and evaluate the obtained microcantilever to complete the production cycle

5 Products:

 Article published in the journal the University of Da Nang 2022

 Report

x

6 Effects, transfer alternatives of research results and applicability:

 The newly announced program is highly effective, sustainable and highlyapplicable

 The cycle evaluation test results prove its correctness

 The obtained results are used as the basis for other related studies

xi

MỞ ĐẦU

TÍNH CẤP THIẾT CỦA ĐỀ TÀI

Ngày nay, microcantilever đang nổi lên là cảm biến với nhiều ứng dụng trongphát hiện các chất hóa học, sinh học Nó được xem như là cảm biến có dạng thích hợp

để sử dụng trong các hệ vi cơ điện tử (MEMS – Microelectromechanical systems)kích thước micro Độ nhạy của microcantilever phụ thuộc vào tần số cộng hưởng của

nó, tần số cộng hưởng cao sẽ cho độ nhạy cao Tuy nhiên, tần số cộng hưởng củamicro/nanocantilevers lại phụ thuộc vào kích cỡ, cấu trúc của nó, kích cỡ càng nhỏ thìtần số càng cao Như vậy độ nhạy của microcantilever phụ thuộc vào kích cỡ của nó,kích cỡ càng nhỏ thì cho độ nhạy càng cao Việc cung cấp các microcantilever có kíchthướt cỡ micro, độ nhạy chất lượng cao, đảm bảo độ trung thực và ổn định trong cácthiết kế là một yêu cầu hết sức cần thiết

Vì vậy, việc nghiên cứu thiết kế và phương pháp sản xuất đóng vai trò quantrọng hàng đầu trong việc đảm bảo chất lượng của microcantilever Trong nghiên cứunày, tác giả và nhóm nghiên cứu sẽ trình bày quá trình thiết kế và các bước để chế tạocác microcantilever tại phòng lab Sau đó, microcantilever sẽ được quan sát với cácthiết bị chuyên dụng để đưa ra nhận xét cuối cùng về chất lượng của sản phẩm

MỤC TIÊU ĐỀ TÀI

- Nghiên cứu hình dáng cấu tạo của microcantilever

- Thiết kế các thanh microcantilever trên máy tính

- Nghiên cứu quy trình các bước trong sản xuất microcantilever

- Thực hiện các bước để sản xuất ra microcantilever

- Kiểm tra đánh giá các microcantilever thu được để hoàn thiện chu trình sảnxuất

ĐỐI TƯỢNG PHẠM VI NGHIÊN CỨU

xii

Đối tượng nghiên cứu: Đề tài tập trung thiết kế và chế tạo thanh microcantilever.Sau

đó quan sát thanh đã chế tạo được bằng các máy chuyên dụng

Phạm vi nghiên cứu: Nghiên cứu cấu trúc thanh, phần mềm L-edit, quy trình chế tạo

thành công thanh microcantilever, cách sử dụng các máy chuyên dụng để kiểm tra kếtquả

CÁCH TIẾP CẬN, PHƯƠNG PHÁP NGHIÊN CỨU

Phương pháp nghiên cứu

- Nghiên cứu quy trình sản suất chuẩn

- Thu thập, tổng hợp đưa ra quy trình riêng phù hợp cho thiết kế

- Đánh giá, quan sát kết quả đạt được

NỘI DUNG NGHIÊN CỨU

Chương 1: Tổng quan

Chương 2: Quy trình chế tạo chuẩn

Chương 3: Thiết kế, chế tạo thanh Cantilever

Chương 4: Kết quả nghiên cứu

xiii

CHƯƠNG 1 TỔNG QUAN

1.1 Nguyên lý vi chế tạo

Các ngành mạch tích hợp và các ngành liên quan như vi hệ thống/MEMS, pin mặttrời, màn hình phẳng và quang điện tử đều dựa vào các công nghệ chế tạo vi mô Kíchthước điển hình thường gặp là khoảng 1 µm trong mặt phẳng của wafer (phạm vi khárộng; từ 0,1 µm đến 100 µm) Kích thước dọc dao động từ độ dày lớp nguyên tử (0,1nm) đến hàng trăm micromet nhưng độ dày từ 10 nm đến 1 µm là điển hình

Lịch sử phát triển của các ngành liên quan đến chế tạo vi mô được trình bày ởHình 1.1 Việc phát minh ra transistor (bóng bán dẫn) vào năm 1947 đã châm ngòi chomột cuộc cách mạng Transistor được sinh ra từ sự kết hợp của công nghệ radar (máy

dò tinh thể nhanh cho bức xạ điện từ) và vật lý chất rắn Việc áp dụng các phươngpháp chế tạo vi mô cho phép chế tạo nhiều transistor trên một miếng bán dẫn duynhất, và vài năm sau, chế tạo mạch tích hợp được ra đời; nghĩa là, transistor được kếtnối với nhau trên tấm wafer chứ không phải được tách ra khỏi nhau và kết nối lại trênbảng mạch

Các thiết bị vi điện tử và quang điện tử sử dụng các đặc tính bán dẫn của silicon.Việc pha tạp silicon có thể thay đổi điện trở suất của nó theo tám bậc về độ lớn, chophép tạo ra một số lượng lớn các vi cấu trúc và thiết bị Các thiết bị vi điện tử siliconngày nay được đặc trưng bởi sự phức tạp và thu nhỏ to lớn của chúng; một trăm triệuTransistor nằm gọn trong một con chip có kích thước bằng móng tay

Gali arsenua và các chất bán dẫn hợp chất III–V khác được sử dụng để chế tạo cácthiết bị phát xạ ánh sáng như laze Các thiết bị quang điện tử silicon có thể được sửdụng làm máy dò ánh sáng, nhưng gần đây, sự truyền ánh sáng từ silicon đã đượcchứng minh trong các thí nghiệm trong phòng thí nghiệm Quang học vi mô sử dụngsilicon theo một cách khác: bề mặt silicon hoạt động như gương, hoặc như giá đỡ cực

xiv

phẳng và nhẵn cho gương kim loại hoặc gương điện môi Silicon có thể được gia công

để tạo ra các gương di động và các bộ phận quang học thích ứng Silicon dioxide vàsilicon nitride có thể được lắng đọng và ăn mòn để tạo thành các ống dẫn sóng vớichiết suất phân cấp hoặc từng bước giống như sợi quang học

Cơ học vi mô sử dụng các tính chất cơ học của silicon Silicon cực kỳ chắc chắn và

có thể tạo ra các chùm và màng ngăn linh hoạt từ nó Cảm biến áp suất , bộ cộnghưởng, con quay hồi chuyển, công tắc và các thiết bị cơ và điện khác sử dụng các tínhchất cơ học tuyệt vời của silicon

Cơ học vi mô, cũng như nhiều bộ cảm biến siêu nhỏ và bộ truyền động hiện đang

sử dụng các vật liệu tích cực, chẳng hạn như vật liệu áp điện hoặc hợp kim nhớ hìnhdạng Silicon đóng vai trò là nền tảng chính xác để xây dựng các thiết bị này Các thiết

bị siêu dẫn được chế tạo trên silicon vì silicon tương thích với rất nhiều công nghệ xửlý

Công nghệ nano là sự phát triển và mở rộng của chế tạo vi mô Một số công cụgiống nhau, chẳng hạn như máy in thạch bản chùm tia điện tử, đã được sử dụng để vẽcác cấu trúc có kích thước nano mét từ rất lâu trước khi thuật ngữ công nghệ nanođược đặt ra Một số phương pháp dựa trên các thiết bị thăm dò quét như kính hiển vilực nguyên tử (AFM), đây là một công cụ quan trọng để mô tả đặc tính cấu trúc vi mô.Các màng mỏng có độ dày bằng lớp nguyên tử đã được phát triển và lắng đọng trongcác cộng đồng chế tạo vi mô trong nhiều thập kỷ Các cách mới để lắng đọng phim,như lớp đơn lớp tự lắp ráp (SAM), đã được giới thiệu bởi các nhà công nghệ nano,vàmột số trong những kỹ thuật đó đang được nghiên cứu bởi cộng đồng chế tạo vi mô đãthành lập như là công cụ để tiếp tục thu nhỏ các cấu trúc vi mô

xv

Hình 1-Các lĩnh vực con của Công nghệ vi mô[1]

1.2 Chất nền

Silicon là linh hồn của chế tạo vi mô Các mạch tích hợp (IC) sử dụng các tínhchất điện của silicon, nhưng nhiều nguyên tắc chế tạo vi mô sử dụng silicon để thuậntiện: silicon có sẵn ở nhiều kích cỡ, hình dạng và điện trở suất khác nhau; nó nhẵn,phẳng, mạnh mẽ về mặt cơ học và khá rẻ Hơn nữa, các tấm bán dẫn silicon theo mặcđịnh tương thích với thiết bị chế tạo vi mô vì hầu hết các máy chế tạo vi mô ban đầuđược phát triển cho IC silicon

Các tấm wafer silicon số lượng lớn là các miếng đơn tinh thể được cắt và đánhbóng từ các thỏi đơn tinh thể lớn hơn Silicon cực kỳ bền, ngang với thép và nó cũnggiữ được tính đàn hồi ở nhiệt độ cao hơn nhiều so với kim loại Tuy nhiên, các tấmbán dẫn silicon đơn tinh thể (SCS) rất dễ vỡ: một khi vết đứt gãy bắt đầu, nó sẽ ngaylập tức phát triển trên tấm bán dẫn vì các liên kết cộng hóa trị không cho phép chuyểnđộng lệch vị trí

Điện trở suất của tấm silicon nằm trong khoảng từ 0,001 đến 20 000 ohm-cm.Silicon có điện trở suất cao đôi khi có thể được sử dụng thay cho các tấm điện môi,nhưng điều này phụ thuộc vào ứng dụng Các tấm wafer silicon trên chất cách điệnmang lại điều tốt nhất của cả hai thế giới: một lớp cách điện (thường là SiO2) giữa haimiếng silicon giúp cách ly điện môi Oxit ở giữa có thể hoạt động như một lớp dừng

để hai phần silicon có thể được xử lý độc lập Các lớp mỏng có thể được cắt từ bề mặtwafer silicon và chuyển sang một chất nền khác, có thể hoàn toàn là một vật liệu khác

xvi

Tấm silicon có các đường kính 3′′, 100, 125, 150, 200 và 300 mm Ngoài kíchthước, điện trở suất và loại tạp chất, các thông số kỹ thuật của wafer bao gồm độ dày

và sự thay đổi của nó, hướng tinh thể, số lượng hạt và nhiều thứ khác

Các tấm wafer có thể là đơn tinh thể, đa tinh thể hoặc vô định hình Silic, thạchanh (SiO2) gali arsenua (GaAs), cacbua silic (SiC), gali arsenua (GaAS), liti niobat(LiNbO3) và saphia (Al2O3) là những ví dụ về chất nền đơn tinh thể Silic đa tinh thểđược sử dụng rộng rãi trong sản xuất pin mặt trời và bóng bán dẫn màng mỏng đãđược chế tạo trên thép Chất nền vô định hình cũng phổ biến: thủy tinh (là SiO2 trộnvới các oxit kim loại như Na2O); silica nung chảy (SiO2, về mặt hóa học, nó giống vớithạch anh) và alumina (Al2O3), là chất nền phổ biến cho các mạch vi sóng Ngay cảcác tấm nhựa đã được sử dụng làm chất nền Các chất nền ngoại lai phải được đánhgiá về kích cỡ, độ tinh khiết,độ mịn, ổn định nhiệt, độ bền cơ học, v.v Các đế tròn dễlắp đặt nhưng các đế vuông và chữ nhật cần được xử lý đặc biệt vì các công cụ chế tạo

vi mô được thiết kế dành cho các tấm silicon tròn

dụ, trong quá trình xử lý nhiệt; màng films vô định hình có thể ở trạng thái vô địnhhình hoặc chúng có thể kết tinh, thường ở trạng thái đa tinh thể và trong những trườnghợp rất đặc biệt ở trạng thái đơn tinh thể

Chất nền và màng films mỏng rất đơn giản và chúng có nhiều công dụng khácnhau; silicon, nhôm, đồng và vonfram được sử dụng rộng rãi Các hợp chất đưa ranhững khả năng và thách thức mới: silicon dioxide (SiO2), silicon nitride (Si3N4),

xvii

hafnium dioxide (HfO2), titan silicide (TiSi2), titan nitride (TiN) và nhôm nitride(AlN) không nhất thiết phải cân bằng hóa học khi lắng đọng Ví dụ, titan nitride được

mô tả chính xác hơn là TiNx, với giá trị chính xác của x được xác định bởi các chi tiếtcủa quá trình lắng đọng

Thêm vào đó, vật liệu nguyên tố và hợp chất, hợp kim được sử dụng rộng rãi.Thay vì sử dụng nhôm nguyên tố để kim loại hóa, sẽ có lợi khi sử dụng hợp kim Al–1% Si hoặc Al–0,5% Si–2% Cu, để ổn định quá trình kim loại hóa Các hợp kim củacác nguyên tử có kích thước khác nhau thường dẫn đến kết quả trong màng vô địnhhình, và trong một số ứng dụng, việc duy trì tính vô định hình khi chờ và ngăn chặn sựkết tinh là có lợi Các điều kiện lắng đọng ảnh hưởng mạnh đến tính chất của màngmỏng, ví dụ thông qua sự kết hợp tạp chất hoặc nhiệt độ xử lý: silicon sẽ ở dạng vôđịnh hình nếu lắng đọng ở nhiệt độ thấp, đa tinh thể ở nhiệt độ trung bình và có thểthu được vật liệu đơn tinh thểở nhiệt độ cao trong điều kiện được kiểm soát chặt chẽ.Các vật liệu trong quá trình chế tạo vi mô phải tuân theo các công nghệ tạo vi mô, cónghĩa là khắc hoặc đánh bóng Đôi khi, chỉ cần đặt phim lên các tấm phẳng, phẳng là

đủ, nhưng thông thường, phim phải kéo dài qua các bậc và vào các rãnh, có thể sâuhơn 40 lần so với rộng Những địa hình nghiêm trọng này giới thiệu thêm sự tinh tếphụ thuộc vào quá trình lắng đọng

1.4 Bề mặt và giao diện

Cấu trúc vật liệu chung của một thiết bị vi chế tạo được hiển thị bên dưới Các giaodiện giữa màng mỏng, và giữa hai màng, rất quan trọng đối với sự ổn định của cấutrúc Các tấm wafer được xử lý bằng một số phương pháp xử lý nhiệt trong quá trìnhchế tạo và các quá trình vật lý và hóa học khác nhau tại các bề mặt tiếp xúc: ví dụ:phản ứng hoặc khuếch tán

Film 1 của Hình 1.2 có thể là một dây dẫn nhôm, và film 2 là lớp thụ động củasilicon nitride, hoặc film 1 là oxit đường hầm bộ nhớ flash và film 2 là cổng nổipolysilicon, hoặc film 1 là lớp cách điện oxit và film 2 là màng SnO2 nhạy khí

xviii

Hình 2 -Vật liệu và giao diện trong cấu trúc

Các tính chất vật lý bề mặt như độ nhám và độ phản xạ phụ thuộc vào vật liệu vàquy trình chế tạo Bản chất hóa học của bề mặt cũng quan trọng không kém: nhiều bềmặt được bao phủ bởi các màng oxit tự nhiên (ví dụ: silic, nhôm và titan dễ dàng hìnhthành các oxit bề mặt) và bởi các màng còn lại Khí và độ ẩm bị hấp phụ ảnh hưởngđến quá trình xử lý thông qua thay đổi độ bám dính hoặc tạo mầm Chất nền dày ảnhhưởng rất lớn đến màng film mỏng: một màng film mỏng vài chục nanomet có thể cóứng suất cao đến mức một tấm wafer silicon dày 500µm bị cong; hoặc ô nhiễm sắtnhỏ trên bề mặt sẽ khuếch tán qua một tấm wafer dày 500µm trong quá trình xử lýnhiệt vừa phải

1.5 Quy trình chế tạo

Các quy trình chế tạo vi mô bao gồm bốn hoạt động cơ bản:

1 Quy trình nhiệt độ cao

2 Quy trình lắng đọng màng film mỏng

3 Tạo khuôn

4 Chuyển lớp và liên kết

Chuẩn bị bề mặt và làm sạch tấm bán dẫn có thể được gọi là hoạt động cơ bản thứ

5 nhưng không giống như bốn thao tác khác, làm sạch tấm bán dẫn không bao giờđược thực hiện riêng lẻ: nó luôn được kết nối chặt chẽ với cả bước trước và bước saucủa quy trình Dưới mỗi thao tác cơ bản lại có nhiều công nghệ đặc thù, phù hợp vớitừng thiết bị, chất nền nhất định, băng thông nhất định hay mức chi phí nhất định.Các bước ở nhiệt độ cao thay đổi sự phân bố nguyên tử tạp chất bên trong silicon

và chúng rất quan trọng đối với các đặc tính của transistor Các thiết bị như cảm biến

xix

áp suất điện trở áp điện cũng dựa trên các bước nhiệt độ cao, với sự khuếch tánepitaxy và điện trở là các quá trình chính Các bước ở nhiệt độ cao có thể được môphỏng rộng rãi bằng cách giải các phương trình khuếch tán trên máy tính Chế độnhiệt độ cao trong chế tạo vi mô là ca 900 ◦C trở lên, nhiệt độ mà các tạp chất dễ dàngkhuếch tán Các quy trình ở nhiệt độ thấp giúp giao diện giữa kim loại và silicon ổnđịnh và nói chung, 450 ◦C được coi là giới hạn trên đối với nhiệt độ thấp Trongkhoảng từ 450 đến 900 ◦C, có một dải trung bình phải được thảo luận với các vật liệu

và giao diện cụ thể

Chế độ nhiệt độ cao còn được gọi là mặt trước của dây chuyền (FEOL) trong kinhdoanh vi mạch silicon và chế độ nhiệt độ thấp là mặt sau của dây chuyền (BEOL).Nhưng những thuật ngữ này cũng có ý nghĩa khác: đối với nhiều người trong ngànhcông nghiệp điện tử bên ngoài các nhà máy chế tạo tấm bán dẫn silicon , phần đầu baogồm tất cả quá trình xử lý trên tấm bán dẫn và phần cuối là cắt hạt lựu, thử nghiệm,đóng gói và lắp ráp Chúng tôi sẽ sử dụng định nghĩa đầu tiên

Các bước tạo màng film mỏng được sử dụng để tạo cấu trúc của màng kim loại,điện môi và bán dẫn Nhiều bước màng mỏng có thể được thực hiện giống hệt nhautrên các tấm silicon và các chất nền khác; theo định nghĩa, chúng là các lớp được lắngđọng trên bề mặt của chất nền Các bước của màng mỏng film không ảnh hưởng đến

sự phân bố tạp chất bên trong silicon, nghĩa là điốt và transistor không bị ảnh hưởngbởi chúng

Các quy trình hoạt động trên toàn bộ tấm wafer; đây là tiền đề cơ bản Nếu vậtliệu không cần thiết ở mọi nơi, nó phải được khắc hoặc đánh bóng cục bộ Quá trìnhtạo khuôn xác định cấu trúc thường theo hai bước: tạo khuôn quang khắc cho màngđiện trở, sau đó hoạt động như một mặt nạ để khắc hoặc sửa đổi vật liệu bên dưới(Hình 1.3 và 1.4) Mặt nạ quang xác định các khu vực mà film cảm quang (chất cảnquang) sẽ được phơi sáng Chất cản quang này sau đó sẽ đóng vai trò là mặt nạ chocác bước tiếp theo

Liên kết wafer và chuyển lớp cho phép tạo ra các cấu trúc phức tạp hơn Cácchồng tấm wafer được sử dụng trong các thiết bị chất lỏng để làm vỏ kênh, trong cácdạng liên kết của hệ thống vi cơ điện tử (MEMS) tạo thành các khoang kín cho các

xx

thiết bị cộng hưởng và liên kết cho phép silicon đơn tinh thể được gắn trên oxit vôđịnh hình để cách điện.

Các hoạt động cơ bản này được kết hợp nhiều lần để tạo ra các thiết bị Độphức tạp của quy trình thường được thảo luận về số lượng các bước in thạch bản: sáubước in thạch bản là đủ cho một transistor- Chất bán dẫn Oxit kim loại loại P (PMOS)đơn giản (công nghệ cuối những năm 1960 và vẫn được sử dụng như một quy trìnhtrong phòng thí nghiệm của sinh viên ở nhiều trường đại học) , và nhiều thiết bịMEMS, pin mặt trời và màn hình phẳng có thể được thực hiện với hai đến sáu bướcquang khắc ngay cả ngày nay nhưng các mạch 0,18 µm CMOS (Chất bán dẫn oxitkim loại bổ sung) của năm 2000 cần 25 bước in thạch bản Các hệ thống kết hợpCMOS với các chức năng khác, như transistor lưỡng cực, màn hình hoặc cảm biếntích hợp, ví dụ: 0,5 đến 0,8 µm CMOS với 15 mức mặt nạ và thêm nửa tá bước inthạch bản ngoài quy trình CMOS

Hình 3- Quá trình tạo khuôn in thạch bản: (a) lắng đọng màng oxit; (b) ứng dụng cản quang; (c) Phơi nhiễm tia cực tím qua mặt nạ quang; (d) phát triển hình ảnh phản kháng; (e)

ăn mòn oxit và (f) loại bỏ chất cản quang [1]

xxi

Hình 4 - Quá trình khuếch tán: Có thể dễ dàng vượt qua rào cản 2,2 eV ở 900 ◦C nhưng tần suất vượt qua rào cản 3,5 eV là thấp Nhiệt độ cao hơn, ví dụ, 1050 ◦C, sẽ cần thiết để vượt

độ nhạy của microcantilever phụ thuộc vào kích cỡ của nó, kích cỡ càng nhỏ cho độnhạy càng cao Tùy thuộc vào mục đích sửdụng, giới hạn phát hiện khác nhau,microcantilever có thể có các định dạng vàcấu trúc khác nhau Ở một cấu trúc đơngiản nhất, microcantilever có cấu trúc thanh hình chữ nhật

Microcantilever có hai mô hình hoạt động: Mô hình tĩnh và mô hình động

Ở mô hình tĩnh, microcantilever bị uốn cong do ảnh hưởng của ứng suất bề mặthoặc hấp phụ khối lượng hoặc bị ảnh hưởng ở cả hai yếu tố Dưới đây là hình ảnhminh họa mô hình uốn tĩnh

Hình 5 - Micocantilever trong mô hình uốn tĩnh[2]

xxii

Nếu microcantilever hấp phụ các chất trên toàn thanh, độ lệch của thanh sẽ đượcbiểu diễn theo công thức:

Khối lượng của chất hấp phụ lên thanh có mối liên hệ với độ lệch tần số được biểudiễn bởi biểu thức:

Hình 6 - Sự dịch chuyển tần số khi cantilever bắt cặp với virut[2]

Nguyên lý hoạt động cơ bản của microcantilever dựa trên dịch chuyển tần số cóthể được giải thích như sau: Tần số cộng hưởng ban đầu của microcantilever là f0, khi

nó hấp phụ một chất sinh học hay hóa học nào đó sẽ làm cho khối lượng của nó thayđổi, khối lượng thay đổi sẽ dẫn tới tần số thay đổi Như vậy, dựa vào sự thay đổi tần

số của microcantilever có thể phát hiện ra được có chất nào bị hấp phụ trên thanh haykhông Tần số dịch chuyển càng nhiều thì chất hấp phụ /gắn kết trên thanh càng nhiều

và ngược lại

Microcantilever được ứng dụng rất nhiều trong các ứng dụng phát hiện các chấtsinh học, hóa học Dưới đây là một số hình ảnh mình họa việc bắt cặp các chất trênthanh

xxiv

Hình 7- Minh họa ứng dụng phát hiện các chất sinh học, hóa học[2]

I.P Burg và S.R Manalis đã báo cáo rằng, những thay đổi về khối lượng trêncantilever của nhóm chế tạo có thể phát hiện được khối lượng xuống tới 10-19 g/𝜇m2.Microcantilever có lớp áp điện có thể phát hiện được độ nhạy nồng độ xuống tới 10pg/ml Bằng việc sử dụng polysilicon nanocantilever hoạt động trong chân không,B.Ilic và Y.Yang có thể phát hiện được khối lượng 1,5 fg các đơn virut Đặc biệt, sửdụng SiN Cantilever để phát hiện DNA, nhóm của B.Ilic và Y.Yang phát hiện đượckhối lượng xuống tới 1,65 ag

xxv

CHƯƠNG 2 QUY TRÌNH CHUẨN CHẾ TẠO MICROCANTILEVER

Quá trình chế tạo rất phức tạp và quan trọng, bao gồm chủ yếu ba bước xử lý lắng đọng film, in thạch bản, sau đó là khắc Công nghệ quy trình chế tạo được mô tảtrong [3-5] Quy trình chế tạo công cụ sản xuất siêu nhỏ sử dụng quy trình gia công vi

-mô bề mặt đã được phát triển bao gồm quy trình in thạch bản năm cấp độ Sơ đồ tổngquát hóa quy trình chế tạo cho microcantilever sử dụng vi gia công bề mặt được thểhiện trong Hình 8 Các phương pháp khác nhau đã được thử để loại bỏ các lớp khôngcần thiết Việc tối ưu hóa về mặt này đã được thực hiện và cuối cùng các công cụ sảnxuất siêu nhỏ đã được phát triển thành công Lớp kim loại đơn, Polysilicon và thiết bịmicrocantilever hai lớp đã được chế tạo thành công sau khi tối ưu hóa các thông sốquy trình Các cơ sở chế tạo và mô tả đặc tính có sẵn tại IIT, Bombay được cung cấptheo Chương trình INUP [6]

Hình 8 - Sơ đồ tổng quát hóa quy trình chế tạo microcantileve

2.1 Chế tạo vật liệu cantilever

Quá trình chế tạo kết hợp năm cấp độ để tạo mặt nạ ảnh khác nhau Quá trình chếtạo được thực hiện trên tấm wafer silicon loại p có điện trở suất cao bắt đầu bằng việclắng đọng một lớp cách ly trên bề mặt đế silicon bằng quy trình oxy hóa nhiệt Nhômđược sử dụng làm vật liệu kết cấu cho công xôn cũng như cho điện cực đáy và đượclắng đọng bằng quá trình bay hơi nhiệt Trong quy trình chế tạo này, điện cực đáyđược hình thành trước Tiếp theo, lớp nền (PPR) được lắng đọng trên đỉnh của điệncực dưới cùng và được tạo hoa văn Tiếp theo bước này là lắng đọng và tạo khuôn một

xxvi

lớp Nhôm dày 0,5 μm để tạo thanh cantilever Cuối cùng, các thanh đã được giảim để tạo thanh cantilever Cuối cùng, các thanh đã được giảiphóng bằng cách loại bỏ điện trở.

2.2 Quy trình gia công chi tiết

Cảm biến cantilever nhôm được chế tạo & các vấn đề liên quan đến quy trình đãđược nghiên cứu Quá trình chế tạo được phát triển được thể hiện trong Hình 9

Hình 9 - Sơ đồ quy trình từng bước cho sản xuất thanh cantilever[7]

Mặt nạ được sử dụng trong quá trình in thạch bản được hiển thị trong Hình 10

Hình 10 - Thiết kế mặt nạ cho các cấp độ mặt nạ khác nhau[7]

xxvii

2.3 Chi tiết quá trình sản xuất

Định hướng wafer loại P có điện trở suất cao cho phép khả năng tích hợp vớiCMOS cho các tổ hợp đa chức năng cho biết hơn 10Ωcm được sử dụng để chế tạo cm được sử dụng để chế tạo

1 Làm sạch wafer → Công việc vệ sinh của Radio Corporation of America(RCA) đã được thực hiện để loại bỏ các chất gây ô nhiễm khỏi wafer RCA loại bỏcác chất gây ô nhiễm hữu cơ (chẳng hạn như các hạt bụi, dầu mỡ hoặc silica gel) khỏi

bề mặt wafer; sau đó loại bỏ bất kỳ lớp oxit nào có thể đã tích tụ và cuối cùng, loại bỏmọi chất gây ô nhiễm ion hoặc kim loại nặng Đây là một tập hợp tiêu chuẩn các bướclàm sạch wafer cần được thực hiện trước bất kỳ quy trình nhiệt độ cao nào Làm sạchRCA là một quy trình gồm hai bước:

 SC 1 - tiêu chuẩn sạch 1 được thực hiện để loại bỏ các chất bẩn hữu cơ Sau SC

1, nhúng HF được đưa vào wafer để loại bỏ lớp oxit có thể đã được hình thành trong quá trình này

 SC 2 - tiêu chuẩn sạch 2 được thực hiện để loại bỏ dấu vết của chất gây ô nhiễm kim loại

SC 1 → 180 ml nước DI + 25 ml NH4OH ở 70°C, 5 phút

Thêm 50 ml H2O2 và đun nóng trong 6 - 8 phút

Để wafer nguội trong 10 - 20 phút Nhúng nước DI, nhúng HF 30 giây, nhúng DI

SC 2 → 180 ml nước DI + 25 ml HCl ở 70°C trong 5 phút

Thêm 50 ml H2O2 và đun nóng trong 3 - 6 phút

Để nguội trong 10 - 12 phút Nhúng nước DI, nhúng HF 30 giây, nhúng

DI

Làm sạch RCA được thể hiện trong Hình 11

xxviii

Hình 11 - Quy trình RCA[7]

2 Oxy hóa nhiệt (SiO2)

Quá trình oxy hóa wafer được thực hiện để cải thiện sự cách ly giữa các thiết bị vàcung cấp khả năng bảo vệ chống lại bất kỳ mô cấy và khuếch tán nào Một lớp oxit

100 nm đã được phát triển trên tấm wafer silicon đã làm sạch RCA bằng quá trình oxyhóa nhiệt Quá trình oxy hóa lát silicon có thể được thực hiện bằng cách cho nó tiếpxúc với oxy hoặc hơi nước, trong khi nó được duy trì ở nhiệt độ cao Công thức quytrình:

Hình 12- Lò 2[7]

3 Lắng đọng nhôm cấp 1

Công thức quy trình:

 Độ dày: 100 nm

 Khối lượng kim loại: ~100mg

 Áp suất buồng: 4,3 x 10-6 torr

 Sử dụng kỹ thuật Flash Deposition

Thiết bị bay hơi nhiệt được sử dụng để lắng đọng nhôm như trong Hình 13

Hình 13- Thiết bị bay hơi nhiệt

Việc tạo khuôn nhôm ở mức 1 được thực hiện để tạo ra một điện cực phía dưới cótiếp xúc như trong Hình 14

Quá trình quang khắc được thực hiện để tạo khuôn cho các lớp của thiết bị Đó làquá trình chuyển các hình dạng/vết hình học trên mặt nạ lên bề mặt của tấm wafersilicon Nó sử dụng các đặc tính quang học của vật liệu cảm quang để chuyển các mẫutrên bề mặt mong muốn

Quy trình thực hiện:

 Khử nước - 110°C trong 30 phút

 Lớp phủ PPR - 500 vòng/phút trong 10 giây, 3000 vòng/phút trong 30 giây

 Nướng sơ bộ (nướng mềm) - 90°C trong 2 phút

xxx

 Căn chỉnh mặt nạ.

 Tiếp xúc – 7-8 giây tiếp xúc với tia cực tím

 Phát triển – MF319, 30 đến 45 giây

 Post Prebake (nướng cứng) - 90°C trong 2 phút

 Loại bỏ PPR chưa phơi sáng bằng Acetone sau khi ăn mòn

Hình 14- Mức 1 của tạo khuôn Al

Đối với kỹ thuật in thạch bản được sử dụng trong Double Sided mask Aligner được sử dụng như trong Hình 15

xxxi

Hình 15- Double Sided mask Aligner (DSA)

 Khử nước 110°C for 25-30 mins

 Drop cast resist S1813

 Quay tại a) 500 rpm cho 15 giây

b) 6000 rpm cho 30sec or 4000 rpm cho 50 sec

 Resist thickness = 1 micron

Máy Spinner sử dụng như trong Hình 16

Hình 16- Máy Spinner

Tạo mẫu PPR cấp 2 được thực hiện để tạo khoang cho neo như trong Hình 17

xxxii