Trang 1 BỘ GIÁO DỤC VÀ ĐÀO TẠOTRƯỜNG ĐẠI HỌC BÁCH KHOA HÀ NỘI--- CHU BÁ THÀNHĐÁNH GIÁ HIỆU NĂNGCÁC KIẾN TRÚC VI XỬ LÝ ĐA LÕIChuyên ngành: CÔNG NGHỆ THÔNG TIN LUẬN VĂN THẠC SĨ KỸ THUẬT CÔ
BỘ GIÁO DỤC VÀ ĐÀO TẠO TRƯỜNG ĐẠI HỌC BÁCH KHOA HÀ NỘI - CHU BÁ THÀNH ĐÁNH GIÁ HIỆU NĂNG CÁC KIẾN TRÚC VI XỬ LÝ ĐA LÕI Chuyên ngành: CÔNG NGHỆ THÔNG TIN LUẬN VĂN THẠC SĨ KỸ THUẬT CÔNG NGHỆ THÔNG TIN NGƯỜI HƯỚNG DẪN KHOA HỌC: TS HỒ KHÁNH LÂM Hà Nội - 2013 Tai ngay!!! Ban co the xoa dong chu nay!!! 17061131650811000000 BỘ GIÁO DỤC VÀ ĐÀO TẠO TRƯỜNG ĐẠI HỌC BÁCH KHOA HÀ NỘI - CHU BÁ THÀNH ĐÁNH GIÁ HIỆU NĂNG CÁC KIẾN TRÚC VI XỬ LÝ ĐA LÕI Chuyên ngành: CÔNG NGHỆ THÔNG TIN LUẬN VĂN THẠC SĨ KỸ THUẬT CÔNG NGHỆ THÔNG TIN NGƯỜI HƯỚNG DẪN KHOA HỌC: TS HỒ KHÁNH LÂM Hà Nội - 2013 LỜI CẢM ƠN Để hoàn thành Luận văn thạc sỹ này, nỗ lực, cố gắng thân, tơi cịn nhận giúp đỡ nhiệt tình thầy, cơ, gia đình bè bạn Để bày tỏ lòng biết ơn mình, tơi xin gửi lời cảm ơn chân thành sâu sắc đến tập thể Ban lãnh đạo cán bộ, giáo viên Viện Công nghệ thông tin & truyền thông, Viện Đào tạo sau đại học - trường Đại học Bách khoa Hà Nội; Ban lãnh đạo trường Đại học SPKT Hưng Yên tạo điều kiện cho theo học bảo vệ luận văn khoá học thạc sỹ 20112013 Tơi xin bày tỏ lịng cảm ơn trân trọng đến TS Hồ Khánh Lâm - người trực tiếp hướng dẫn, tận tình, tận tâm bảo, góp ý, giúp đỡ mặt để tơi hồn thành luận văn Tơi xin bày tỏ lịng cảm ơn đến gia đình, bạn bè, đồng nghiệp động viên, quan tâm, tạo điều kiện giúp đỡ suốt thời gian theo học Xin chân thành cảm ơn ! Hà Nội, ngày 19 tháng năm 2013 Học viên Chu Bá Thành LỜI CAM ĐOAN Tôi Chu Bá Thành, xin cam đoan luận văn “Đánh giá hiệu kiến trúc vi xử lý lõi”, sản phẩm nghiên cứu cá nhân Các cơng thức, hình vẽ,…là xác Kết mơ thực Microsoft Excel JMT (Java Modelling Tools) MỤC LỤC MỤC LỤC LỜI CẢM ƠN LỜI CAM ĐOAN DANH MỤC CÁC KÝ HIỆU, CÁC CHỮ VIẾT TẮT DANH MỤC CÁC BẢNG DANH MỤC CÁC HÌNH VẼ, ĐỒ THỊ MỞ ĐẦU 12 I LÝ DO CHỌN ĐỀ TÀI 12 II LỊCH SỬ NGHIÊN CỨU 12 III MỤC ĐÍCH NGHIÊN CỨU CỦA LUẬN VĂN, ĐỐI TƯỢNG, PHẠM VI NGHIÊN CỨU 12 IV TÓM TẮT CƠ BẢN CÁC LUẬN ĐIỂM CƠ BẢN VÀ ĐÓNG GÓP MỚI CỦA TÁC GIẢ 12 V PHƯƠNG PHÁP NGHIÊN CỨU 12 NỘI DUNG 14 CHƯƠNG I: TỔNG QUAN VỀ CHIP ĐA LÕI 14 1.1 KHÁI NIỆM VI XỬ LÝ ĐA LÕI 14 1.1.1 Khái niệm chip đa lõi 14 1.1.2 Kiến trúc chip đa lõi đa luồng 15 1.2 MẠNG KẾT NỐI CÁC LÕI XỬ LÝ TRONG CHIP 17 1.2.1 Mạng liên kết tĩnh lõi 17 1.2.2 Các loại cấu hình kết nối động mạng kết nối N 30 CHƯƠNG II: LUẬT AMDAHL CHO CÁC CHIP ĐA LÕI 40 2.1 TÍNH TỐN SONG SONG 40 2.1.1 Khái niệm tính tốn song song 40 2.1.2 Công thức mức tăng tốc thực song song 43 2.1.3 Phân tích hiệu thực song song 43 2.2 LUẬT AMDAHL 44 2.2.1 Công thức luật Amdahl tổng quát 44 2.2.2 Luật Amdahl với tăng tốc chương trình 47 2.2.3 Luật Amdahl cho chip đa lõi 48 2.2.4 Hiệu ứng Amdahl 52 2.2.5 Hạn chế luật Amdahl 52 CHƯƠNG III: MẠNG HÀNG ĐỢI 53 3.1 PHÂN LOẠI MẠNG CÁC HÀNG ĐỢI 53 3.1.1 Mạng mở hàng đợi 53 3.1.2 Mạng đóng hàng đợi 54 3.13 Mạng kếp hợp 55 3.1.4 Mạng có ràng buộc số lượng khách hàng 55 MẠNG HÀNG ĐỢI NHIỀU LỚP CÔNG VIỆC 55 3.2.1 Các mạng lớp công việc 55 3.2.2 Các mạng nhiều lớp công việc 57 3 CÁC SỐ ĐO HIỆU NĂNG CỦA MẠNG HÀNG ĐỢI 59 3.3.1 Các mạng lớp công việc 59 3.3.2 Các mạng nhiều lớp công việc 61 CÁC MẠNG HÀNG ĐỢI CĨ NGHIỆM DẠNG TÍCH CÁC XÁC SUẤT63 3.4.1 Cân toàn cục mạng hàng đợi 64 3.4.2 Cân cục 64 CHƯƠNG IV: PHÂN TÍCH, ĐÁNH GIÁ HIỆU NĂNG CỦA CHIP ĐA LÕI 68 4.1 ĐÁNH GIÁ HIỆU NĂNG THEO LUẬT AMDAHL 68 4.1.1 Phân tích hiệu vi xử lý đa lõi dựa luật Amdahl 68 4.1.2 Đánh giá hiệu dựa luật Amdahl 75 4.2 ĐÁNH GIÁ HIỆU NĂNG THEO MẠNG XẾP HÀNG ĐĨNG CĨ NGHIỆM DẠNG TÍCH CÁC XÁC SUẤT 82 TÀI LIỆU THAM KHẢO 95 DANH MỤC CÁC KÝ HIỆU, CÁC CHỮ VIẾT TẮT TT Từ viết tắt Giải nghĩa SMC Symmetric Multi Core AMC Asymmetric Multi Core DMC Dynamic Multi Core CTMC Continuous Time Markov Chain DANH MỤC CÁC BẢNG Bảng 1.1: Các đặc tính kim tự tháp 24 Bảng 1.2: Các đặc tính siêu lập thể 29 Bảng 1.3: Các đặc tính kết nối đầy đủ 30 Bảng 1.4: So sánh số cấu hình mạng kết nối động 38 DANH MỤC CÁC HÌNH VẼ, ĐỒ THỊ Hình 1.1: Các kiến trúc chip đa lõi ứng dụng chung 15 Hình 1.2:Chip đa lõi với L2 cache chia sẻ 16 Hình 1.3:Chip đa lõi L2 cache riêng 16 Hình 1.4: Kiến trúc kiểu ngói lợp chip đa lõi (tiled architecture) với 16 tiles 17 Hình 1.5: Mạng kết nối N: bus đơn 18 Hình 1.6: Mạng nối N: nhiều bus 19 Hình 1.7: Mạng kết nối N: bus giao 19 Hình 1.8: chuỗi kết nối đa xử lý 20 Hình 1.9:Cây nhị phân 21 Hình 1.11:Cây béo 22 Hình 1.10: Cây tam phân 22 Hình 1.12: Cây X 22 Hình 1.13: Cây chuỗi hạt 23 Hình 1.14: Cây kim tự tháp 23 Hình 1.15: Các cấu trúc không thống 24 Hình 1.16: Vịng đa xử lý 25 Hình 1.17: Vịng sợi dây 25 Hình 1.19: Các cấu trúc lưới 26 Hình 1.20: Vịng 3D (3D torus) 4x4x4 28 Hình 1.21: Mạng hình 28 Hình 1.22: Các mạng cấu trúc siêu lập thể (Hypercubes) 29 Hình 1.23: Các cấu mạng kết nối đầy đủ 30