Thiết kế mạch đếm nghịch, nhị phân, đồng bộ Kđ = 10, sử dụng JKFF hiển thị kết quả đếm trên LED 7 thanh, có đầu ra báo khi gặp số đếm 4, 7 Để thiết kế bộ đếm ta tiến hành theo các bước sau: Bước 1: Xác định các yêu cầu của bài toán Phân tích yêu cầu đầu bài tìm ra số trạng thái trong Bước 2: Lập đồ hình trạng thái Căn cứ vào yêu cầu của bộ đếm cần thiết kế như: hệ số đếm và một số các yêu cầu khác để xây dựng đồ hình mô tả hoạt động của bộ đếm. Bước 3: Xác định số phần tử nhớ cần sử dụng, mã hóa các trạng thái trong của bộ đếm theo mã đã cho. Số phần tử nhớ được xác định như sau: Mã nhị phân và mã Gray n ≥ log2 Kđ Mã vòng n = Kđ Mã Johnson n=12 Kđ Bước 4: Xác định hàm kích của các FF và hàm ra: Dựa vào bảng chuyển đổi trạng thái, bảng ra để xác định phương trình kích cho các FF và phương trình hàm ra. Bước 5: Vẽ sơ đồ mạch thực hiện. Từ các phương trình đầu vào kích các FF và phương trình hàm ra đưa ra sơ đồ mạch thực hiện.
TRƯỜNG ĐẠI HỌC CÔNG NGHIỆP HÀ NỘI KHOA CƠ ĐIỆN TỬ - BÀI TẬP LỚN MÔN HỌC KĨ THUẬT XUNG SỐ ĐỀ TÀI: Thiết kế mạch đếm nghịch, nhị phân, đồng Kđ = 10, sử dụng JK-FF hiển thị kết đếm LED thanh, có đầu báo gặp số đếm 4, Giáo viên hướng dẫn: Hà Thị Phương Sinh viên thực hiện: Lương Văn Huy Đào Quang Hòa Nguyễn Văn Được Hà Nội - 2023 LỜI NÓI ĐẦU Ngày nay, phát triển mạnh mẽ khoa học công nghệ,cuộc sống người có thay đổi ngày tốt hơn, với trang thiết bị đại phục vụ công cơng nghiệp hố, đại hố đất nước Đặc biệt góp phần vào phát triển ngành kĩ thuật điện tử góp phần khơng nhỏ nghiệp xây dựng phát triển đất nước Những thiết bị điện,điện tử phát triển mạnh mẽ ứng dụng rỗng rãi đời sống sản suất Từ thời gian đầu phát triển kĩ thuật số cho thấy ưu việt ngày tính ưu việt ngày khẳng định thêm Những thành tựu biến tưởng chừng khơng thể thành có thể, góp phần nâng cao đời sống vật chất tinh thần cho người Để góp phần làm sáng tỏ hiệu ứng dụng thực tế môn kĩ thuật xung số chúng em sau thời gian học tập thầy cô giáo khoa giảng dạy kiến thức chuyên nghành, “Thiết kế mạch đếm nghịch, nhị phân, đồng Kđ = 10, sử dụng JK-FF hiển thị kết đếm LED thanh, có đầu báo gặp số đếm 4, “ thời gian, kiến thức kinh nghiệm chúng em cịn có hạn nên khơng thể tránh khỏi sai sót Chúng tơi mong giúp đỡ tham khảo ý kiến thầy bạn nhằm đóng góp phát triển thêm đề tài MỤC LỤC LỜI NÓI ĐẦU .2 MỤC LỤC DANH MỤC HÌNH ẢNH .5 DANH MỤC BẢNG BIỂU CHƯƠNG TỔNG QUAN VỀ HỆ THỐNG 1.1 Giới thiệu đề tài .7 1.1.1 Lý chọn đề tài 1.1.2 Mục tiêu nhiệm vụ đề tài 1.1.3 Đối tượng nghiên cứu 1.1.4 Phạm vi nghiên cứu .8 1.1.5 Ý nghĩa nghiên cứu .8 1.1.6 Phương pháp nghiên cứu .8 1.2 Tổng quan đếm 1.2.1 Khái niệm 1.2.2 Đồ hình trạng thái 1.2.3 Phân loại 10 CHƯƠNG THIẾT KẾ MẠCH ĐẾM NGHỊCH, NHỊ PHÂN, ĐỒNG BỘ KĐ = 10, SỬ DỤNG JK-FF HIỂN THỊ KẾT QUẢ ĐẾM TRÊN LED THANH, CÓ ĐẦU RA BÁO KHI GẶP SỐ ĐẾM 4, 12 2.1 Sơ đồ tổng quan hệ thống 12 2.2 Các bước để thiết kế đếm 13 2.3 Tính tốn thiết kế hệ thống 14 2.3.1 Tính tốn thiết kế khối tạo xung .14 2.3.2 Tính toán thiết kế đếm 15 2.4 Đồ hình trạng thái .15 2.4.1 Xác định số FF 15 2.4.2 Lập bảng mã hóa bảng kích 16 2.4.3 Sơ đồ mô mạch thực .20 2.4.4 Thiết kế phần mềm altium 22 CHƯƠNG CHẾ TẠO, LẮP RÁP, THỬ NGHIỆM VÀ HIỆU CHỈNH 24 3.1 Lựa chọn linh kiện .24 3.2 Tiến hành chế tạo 25 3.2.1 Chọn mua linh kiện 25 3.2.2 In mạch nhúng mạch 25 3.2.3 Khoan lỗ hàn 26 3.2.4 Thử nghiệm đánh giá 26 CHƯƠNG ĐÁNH GIÁ VÀ KẾT LUẬN 27 4.1 Đánh giá sản phẩm 27 4.1.1 Ưu điểm: 27 4.1.2 Nhược điểm: 27 4.2 Tính thực sản phẩm .27 4.3 Đề xuất cải tiến hướng phát triển 27 DANH MỤC HÌNH ẢNH Hình 1.1 Sơ đồ khối đếm Hình 1.2 Đồ hình trạng thái đếm .9 Hình 2.1 Sơ đồ tổng quan hệ thống 12 Hình 2.2 Sơ đồ khối tạo xung dùng NE555 14 Hình 2.3 Đồ hình trạng thái hệ thống 15 Hình 2.4 Mơ proteus 21 Hình 2.5 Mô proteus đầu .21 Hình 2.6 Mơ proteus đầu 22 Hình 2.7 Sơ đồ nguyên lý mạch altium 22 Hình 2.8 Đi dây altium 23 Hình 2.9 Hình ảnh mơ 3D Altium .23 Hình 3.1 Chọn mua linh kiện phù hợp 25 Hình 3.2 In mạch nhúng mạch in 25 Hình 3.3 Khoan lỗ chỉnh linh kiện phù hợp 26 Hình 3.4 Thành phẩm 26 Hình 3.5 Đèn led báo đầu gặp 27 DANH MỤC BẢNG BIỂU Bảng 2.1 Bảng mã hóa hệ thống 16 Bảng 2.2 Bảng tối thiểu hóa J1 17 Bảng 2.3 Bảng tối thiểu hóa K1 17 Bảng 2.4 Bảng tối thiểu hóa J2 18 Bảng 2.5 Bảng tối thiểu hóa K2 18 Bảng 2.6 Bảng tối thiểu hóa J3 19 Bảng 2.7.Bảng tối thiểu hóa K3 .19 Bảng 2.8 Bảng tối thiểu hóa Z .20 Bảng 3.1 Linh kiện cần dùng hệ thống .24 CHƯƠNG TỔNG QUAN VỀ HỆ THỐNG 1.1 Giới thiệu đề tài 1.1.1 Lý chọn đề tài Chúng ta sống kỉ khoa học-kĩ thuật, tri thức với phát triển nhanh chóng,mạnh mẽ công nghệ thông tin khoa học ứng dụng Kĩ thuật số nằm số đó,nó phát triển nhanh ứng dụng rộng rãi lĩnh vực xã hội Chúng ta chuyển dần từ điều khiển tay sang điều khiển tự động Ngày công nghệ vi điện tử phát triển mạnh mẽ với đời hàng loạt vi mạch Sự phát triển kĩ thuật số khiến cho nhu cầu tiếp xúc với điện tử số thiếu Để xây dựng thiết bị số hồn chỉnh phải có mạch đếm, ghi, nhớ mạch đếm thông số hệ thống Mạch đếm thuận sử dụng JK-FF mạch đếm thông dụng Chính chúng tơi lựa chọn đề tài để báo cáo 1.1.2 Mục tiêu nhiệm vụ đề tài Mục tiêu: Tìm hiểu mạch đếm số vấn đề liên quan Hoàn thành thiết kế-thực nghiệm thực tế,mạch hoạt động ổn định với độ bền cao Nhiệm vụ: Tìm hiểu kiến thức mạch đếm Tìm hiểu vi mạch đếm thông dụng mạch tạo xung sử dụng IC555 Mạch giải mã hiển thị Thiết kế đếm nhị phân, nghịch, đồng Kđ=10, sử dụng JK-FF hiển thị kết đếm LED thanh, có đầu báo gặp số đếm 4, 1.1.3 Đối tượng nghiên cứu Đối tượng nghiên cứu thiết kế đếm mạch đếm thay đổi trạng thái đếm có xung đồng hồ đưa đến, mạch đếm từ đến 0, có chu trình đếm 10 1.1.4 Phạm vi nghiên cứu Lý thuyết mạch đếm Mạch đếm sử dụng IC 1.1.5 Ý nghĩa nghiên cứu Nắm vững,hiểu biết mạch đếm Nâng cao kĩ thực hành,lắp ráp thiết kế mạch đếm 1.1.6 Phương pháp nghiên cứu Nghiên cứu lý thuyết kết hợp thực nghiệm 1.2 Tổng quan đếm 1.2.1 Khái niệm Mạch đếm mạch dãy đơn giảm xây dựng từ phần tử nhớ phần tử tổ hợp, mạch đếm thành phần hệ thống số Bộ đếm mạch dãy tuần hồn có đầu vào đếm đầu ra, mạch có số trạng thái hệ số đếm (Kđ) Dưới tác động tín hiệu vào đếm mạch chuyển từ trạng thái đến trạng thái khác thoe thứ tự định Cứ sau Kđ lần tín hiệu vào đếm, mạch trở trạng thái xuất phát ban đầu Bộ đếm thực việc đếm dãy xung có xung điều khiển có đầu vào Do đó, xung đồng (CLK) xuất khác thời điểm xung đếm (Xđ) xuất việc đếm xung không thực nên mạch đếm phải có xung đếm đưa vào dãy xung đồng hay mạch đếm có đầu vào Hình 1.1 Sơ đồ khối đếm 1.2.2 Đồ hình trạng thái Hình 1.2 Đồ hình trạng thái đếm Đồ hình mơ hình mơ tả chuyển đổi trạng thái mơ tả hoạt động đếm Khi khơng có tín hiệu vào đếm ( ) mạch giữ nguyên trạng thái ban đầu (i i) có tín hiệu vào đếm (Xđ) mạch chuyển đến trạng thái kế tiếp( i i+1) Khi đếm trạng thái tác động tín hiệu vào đếm đếm trở trạng thái ban đầu đồng thời xuất tín hiệu lần Trong trường hợp cần hiển thị trạng thái đếm phải dùng thêm mạch giải mã 1.2.3 Phân loại Có nhiều cách phân loại đếm: * Phân loại theo cách làm việc: Bộ đếm đồng (Synchronous counter): đếm mà chuyển đổi trạng thái FF diễn đồng thời có tác động xung đếm Mọi chuyển đổi trạng thái (từ Si sang trạng thái Sj) không thông qua trạng thái trung gian (Si Sj) Xung đồng tác động đồng thời tới phần tử nhớ Bộ đếm không đồng (Asynchronous counter): đếm tồn cặp chuyển biến trạng thái Si Sj mà FF khơng thay đổi trạng thái đồng thời (Si Si’ Si’’ Sj) Xung đồng tác động không đồng thời tới FF * Phân loại theo hệ s: Bộ đếm có hệ số đếm Kđ = : Bộ đếm có hệ số đếm cực đại, sử dụng n FF để mã hoá trạng thái cho đếm khả mã hố tối đa (Kđ = 2, 4, 8, 16 ) Bộ đếm có hệ số đếm Kđ = : Sử dụng n FF để mã hoá trạng thái cho đếm, có ( - Kđ) trạng thái khơng sử dụng đến Do thiết kế đếm cần phải lưu ý đến trạng thái không sử dụng tức cần phải có biện pháp làm cho đếm khỏi trạng thái cách hợp lý để trở chu trình mà phải đảm bảo đếm thiết kế đơn giản (Kđ = 3, 5, 6, 7, 10 ) * Phân loại theo mã: Quá trình đếm đếm trình thay đổi từ trạng thái đến trạng thái khác trạng thái đếm mã hoá mã cụ thể Cùng đếm có nhiều cách mã hoá trạng thái khác nhau, cách mã hoá khác tương ứng với mạch thực khác 10 2.2 Các bước để thiết kế đếm Để thiết kế đếm ta tiến hành theo bước sau: Bước 1: Xác định yêu cầu tốn Phân tích u cầu đầu tìm số trạng thái Bước 2: Lập đồ hình trạng thái Căn vào yêu cầu đếm cần thiết kế như: hệ số đếm số yêu cầu khác để xây dựng đồ hình mô tả hoạt động đếm Bước 3: Xác định số phần tử nhớ cần sử dụng, mã hóa trạng thái đếm theo mã cho Số phần tử nhớ xác định sau: Mã nhị phân mã Gray n ≥ log2 Kđ Mã vòng n = Kđ Mã Johnson n=1/2 Kđ Bước 4: Xác định hàm kích FF hàm ra: Dựa vào bảng chuyển đổi trạng thái, bảng để xác định phương trình kích cho FF phương trình hàm Bước 5: Vẽ sơ đồ mạch thực Từ phương trình đầu vào kích FF phương trình hàm đưa sơ đồ mạch thực 13 2.3 Tính tốn thiết kế hệ thống 2.3.1 Tính tốn thiết kế khối tạo xung Hình 2.4 Sơ đồ khối tạo xung dùng NE555 Tạo xung vuông theo công thức: F= 1.4 ⋅ C1 ( R1+ R 2) Trong đó: F: tần số (Hz) C1: tụ điện phân cực nối chân chân 2,6 R1, R2: điện trở nối chân 4,8 Dựa vào công thức ta chọn giá trị R1 , R 39 kΩ, giá trị tụ điện C 1là 10uF - Mức thời gian cao (T1) khoảng thời gian xung mức cao sóng đầu Thời gian cao T1 = ln2*(R1 + R2) *C1 = 0,693*(39KΩ +39KΩ) *10uF = 0,54(s) ( Chọn R1= 39kΩ, R2=39kΩ, C1= 10uF) 14 - Thời gian thấp (T2) khoảng thời gian xung mức thấp (0V) sóng đầu Thời gian thấp T2 = ln2*R2*C1 = 0,693*10kΩ*10uF= 0,27(s) - Khoảng thời gian (T) tổng thời gian thấp thời gian cao T = ln2*(R1 +2*R2) *C1 = 0.81(s) - Tần số F = 1,44/(R1+2R2)*C1 = 1.23(Hz) Kết luận: Mạch dao động với tần số 1.23Hz với giá trị R1, R2, C1 là: 39KΩ, 39kΩ, 10uF 2.3.2 Tính tốn thiết kế đếm u cầu toán: Thiết kế mạch đếm nghịch, nhị phân, đồng Kđ = 10, sử dụng JK-FF hiển thị kết đếm LED thanh, có đầu báo gặp số đếm 4, 2.4 Đồ hình trạng thái 0000 0001 0010 0011 0100 1001 1000 0111 0110 0101 Hình 2.5 Đồ hình trạng thái hệ thống 2.4.1 Xác định số FF Vì hệ đếm có Kđ = 10 nên phải sử dụng FF Chọn JK-FF 15 2.4.2 Lập bảng mã hóa bảng kích Bảng 2.1 Bảng mã hóa hệ thống Q3Q2Q1Q0 Q3Q2Q1Q0 J3K3 J2K2 J1K1 J0K0 0000 1001 1X 0X 0X 1X 1001 1000 X0 0X 0X X1 1000 0111 X1 1X 1X 1X 0111 0111 0X X0 X0 X1 0110 0101 0X X0 X1 1X 0101 0100 0X X0 0X X1 0100 0011 0X X1 1X 1X 0011 0010 0X 0X X0 X1 0010 0001 0X 0X X1 1X 0001 0000 0X 0X 0X X1 Tối thiểu hàm kích sử dụng bìa Karnaugh: 16 Z 1 Bảng 2.2 Bảng tối thiểu hóa J1 J1 Q1Q0 0 1 1 X X X X X X X X Q3Q2 00 01 11 X 10 => X J1¿ Q2 Q´ 0+Q Q´ Bảng 2.3 Bảng tối thiểu hóa K1 K1 Q1Q0 00 01 11 10 Q3Q2 00 X X 01 X X 11 X X X X 10 X X X X => K1=Q0 Bảng 2.4 Bảng tối thiểu hóa J2 J2 17 Q1Q0 00 01 11 10 Q3Q2 00 01 X X X X 11 X X X X 10 X X => ´0 J2=Q3 Q Bảng 2.5 Bảng tối thiểu hóa K2 K2 0 1 1 00 X X X X 01 11 X X X X 10 X X X X Q1Q0 Q3Q2 => K2=Q´ Q´ Bảng 2.6 Bảng tối thiểu hóa J3 J3 Q1Q0 0 1 1 Q3Q2 18 00 01 11 X X X X 10 X X X X => J3=Q´ Q´ Q´ Bảng 2.7.Bảng tối thiểu hóa K3 K3 0 1 1 00 X X X X 01 X X X X 11 X X X X 10 X X Q1Q0 Q3Q2 => K3=Q´ Q´ Bảng 2.8 Bảng tối thiểu hóa Z Z Q1Q0 0 1 1 Q3Q2 00 01 11 X 19 X X X 10 X X ´ 1Q ´ +Q2 Q1 Q0 Z=Q2 Q Từ hàm JK ta có phương trình CLK cho FF sau: CLK=CLK0=CLK1=CLK2 Từ bảng kích nhận thấy J0=K0=1 (Vì tất giá trị =1&X) 2.4.3 Sơ đồ mô mạch thực Sơ đồ mô đếm nhị phân, nghịch , đồng Kđ=10, sử dung jk-FF, có đầu báo gặp số đếm 4,7 (Trên phần mềm proteus) Hình 2.6 Mơ proteus Khi gặp đầu 20