Đang tải... (xem toàn văn)
BÀI 1. MÔ PHỎNG ĐẶC TUYẾN IV CMOS 1.1 MỤC TIÊU • Sử dụng được phần mềm thiết kế vi mạch, Cadence. • Thiết kế và mô phỏng đặc tuyến IV của cmos • Phân tích các thông số thiết kế. 1.2 ĐẶC TUYẾN IV NMOS Mô phỏng và vẽ đặc tuyến IV của nMOS và pMOS. Vẽ đặc tuyến của nMOS trên cùng một đồ thị với mức điện áp Vgs = 0.6V, Vgs = 0.8V, Vgs = 1.0V. Vẽ đặc tuyến của pMOS trên cùng một đồ thị với mức điện áp Vgs = –0.6V, Vgs = –0.8V, Vgs = –1.0V. Kết quả đúng giống như để cho
TRƯỜNG ĐẠI HỌC SƯ PHẠM KỸ THUẬT TP HỒ CHÍ MINH KHOA ĐIỆN ĐIỆN TỬ BỘ MÔN KỸ THUẬT MÁY TÍNH - VIỄN THƠNG BÁO CÁO TIỂU LUẬN MƠN HỌC: THIẾT KẾ VI MẠCH VLSI NGÀNH CÔNG NGHỆ KỸ THUẬT MÁY TÍNH Sinh viên: TRẦN ĐỨC VIỆT MSSV: 18149204 VÕ QUANG THÔNG MSSV: 20161267 GVHD: PGS.TS Trương Ngọc Sơn TP HỒ CHÍ MINH – 12/2022 BẢN PHÂN CƠNG Nội dung thực Stt Người thực Mô đặc tuyến I-V nmos Võ Quang Thông Mô đặc tuyến I-V pmos Võ Quang Thông Mơ đặc tính DC Inverter Võ Quang Thông Thiết kế mô cổng AND ngõ vào Trần Đức Việt Thiết kế mô cổng OR ngõ vào Trần Đức Việt Thiết kế mô cổng XOR ngõ vào Trần Đức Việt Thiết kế mô mạch cộng bit toàn phần Trần Đức Việt Thiết kế mạch trừ bit toàn phần Trần Đức Việt Thiết kế mạch nhân bit toàn phần Trần Đức Việt Phiếu chấm điểm Bài Võ Quang Thông Trần Đức Việt 4.1 4.2 4.3 Mục lục BÀI MÔ PHỎNG ĐẶC TUYẾN I-V CMOS 1.1 MỤC TIÊU 1.2 ĐẶC TUYẾN I-V CMOS 1.3 KẾT LUẬN 11 BÀI MƠ PHỎNG ĐẶC TÍNH DC CỦA MỘT BỘ INVERTER 12 2.1 MỤC TIÊU 12 2.2 ĐẶC TÍNH DC CỦA MỘT BỘ INVERTER 12 2.3 KẾT LUẬN 17 BÀI THIẾT KẾ VÀ MÔ PHỎNG CỔNG LOGIC 18 3.1 MỤC TIÊU 18 3.2 CỔNG AND NGÕ VÀO 18 3.3 CỔNG OR NGÕ VÀO 23 3.4 CỔNG XOR NGÕ VÀO 29 3.5 KẾT LUẬN 32 BÀI 4: THIẾT KẾ, MƠ PHỎNG, TÍNH CƠNG SUẤT TIÊU THỤ CỦA CÁC MẠCH SỐ 33 4.1 MỤC TIÊU 33 4.2 MẠCH CỘNG BIT TOÀN PHẦN 33 4.3 MẠCH CỘNG BIT TỪ CÁC MẠCH CỘNG BIT TOÀN PHẦN 42 4.4 MẠCH TRỪ NHỊ PHÂN BIT TỪ MẠCH CỘNG NHỊ PHÂN BIT 46 4.5 MẠCH NHÂN BIT 48 4.6 KẾT LUẬN 52 BÀI MÔ PHỎNG ĐẶC TUYẾN I-V CMOS 1.1 MỤC TIÊU • Sử dụng phần mềm thiết kế vi mạch, Cadence • Thiết kế mơ đặc tuyến I-V cmos • Phân tích thông số thiết kế 1.2 ĐẶC TUYẾN I-V NMOS 1.2.1 Sơ đồ nguyên lý * nMOS Hình Sơ đồ nguyên lý nMOS Các thông số cài đặt cho q trình mơ phỏng: - Chiều dài nMOS: 0.13u - Chiều rộng nMOS: 1.16u - Gán biến “vgs” vào nguồn vào chân G - Nguồn 3.3V nối vào chân S • Cài đặt giá trị vgs thay đổi từ 0.6 đến 1: Hình Cài đặt thống số nMOS • Chọn rõ mơ phỏng: Hình Chọn rõ mơ cho nMOS • pMOS Hình Sơ đồ ngun lý pMOS Các thơng số cài đặt cho q trình mơ phỏng: - Gán biến “vgs” vào nguồn vào chân G - Nguồn 1.2V nối vào chân S • Cài thơng số cho pmos - Hình Cài đặt thơng số cho pMOS Chiều dài pMOS: 0.13um - Chiều rộng pMOS: 1.3um • Cài đặt thông số cho ngõ vào đặt biến ngõ vào vgs: Hình Cài đặt thơng số cho pMOS • Cài đặt thơng số cho nguồn: Hình Cài đặt thơng số cho nguồn: • Chọn ngõ để mơ phỏng: Hình Chọn ngõ để mơ • Chọn giá trị biến thay đổi: Hình Chọn giá trị biến thay đổi: 1.2.2 Kết mơ phỏng: Hình 10: Kết mơ đặc tuyến nmos Hình 11: Kết mơ đặc tuyến pmos 10 • Chọn ngõ vào để mơ phỏng: Hình 48 Chọn ngõ vào để mơ phỏng: • Cho biến B1 10u → số 00000010 Hình 49 Chọn ngõ vào để mơ phỏng: • Cho biến A1 10u → số 00000010 38 • Chọn ngõ để mơ kết Hình 50 Chọn ngõ để mô kết 4.1.2 Kết mô Hình 51 Kết mơ fullader8bit • Từ kết mô ta thấy đường màu trắng lên có nghĩa S2 →00000100 • Như ban đầu ta đặt biến ngõ vào 00000100 39 00000010 + 00000010 = 4.1.3 Công suất mạch cộng bit * Chọn ngõ để tính cơng suất HÌnh 52 Chọn ngõ để tính cơng suất • Kết Hình 53 Kết mơ cơng suất fulladder 8it 40 - Đường màu đỏ đường VDD - Dường màu xanh đường GND - Đường mùa hồng đường Cơng suất mạch • Cơng suất trung bình mạch Hình 54 Cơng suất trung bình mạch fulladder bit 41 4.2 MẠCH TRỪ NHỊ PHÂN BIT TỪ MẠCH CỘNG NHỊ PHÂN BIT 4.2.1 Sơ đồ nguyên lý Hình 55 Sơ đồ nguyên lý mạch trừ 8Bit • Cài đặt thông số: - Cho biến từ A0 – A7: Hình 56 Cho biến từ A0 – A7: 42 - Cho biến từ A0 – A7: Hình 57 Cho biến từ A0 – A7: 4.2.2 Kết mô Thiết lập ngõ vào cho mạch trừ Hình 57 Thiết lập giá trị cho biến ngõ vào mạch trừ 43 Hình 58 Thiết lập giá trị cho biến ngõ vào mạch trừ Hình 59 Thiết lập giá trị cho biến ngõ vào mạch trừ 44 Hình 60 Kết mơ mạch trừ 8bit Phân tích kết mô phỏng: Các giá trị biến ngõ vào thiết lập ban đầu A = 00000010 B = 00000011 kết phép trừ 00000010 tương đồng với kết mô 45 4.2.3 Công suất mạch trừ bit * Biểu đồ cơng suất Hình 61 Biểu đồ cơng suất mạch trừ bit 46 • Cơng suất trung bình: Hình 62 Cơng suất trung bình mạch trừ bit 47 4.3 MẠCH NHÂN BIT 4.3.1 Sơ đồ nguyên lý: * Mạch cộng bit: Hình 63 Sơ đồ nguyên lý mạch nhân bit • Mạch nhân bit: Hình 64 Mạch nhân bit 48 Hình 65 Mạch nhân bit • Thiết lập thông số ngõ vào để mô kết quả: Hình 66 Thiết lập thơng số đo 49 Hình 67 Kết phép nhân bit 50 4.5.3 Công suất mạch nhân bit * Biểu đồ công suất: Hình 68 Biểu đồ cơng suất mạch nhân bit • Cơng suất trung bình: Hình 69.Ảnh tính cơng suất trung bình mạch nhân bit 51 4.6 KẾT LUẬN Từ cổng ta phối hợp tạo thành nhiều mạch đa dạng với chức khác khơng làm dặc tính nMOS pMOS 52