Câu 1 Nêu cấu tạo, ký hiệu, sơ đồ nguyên lý, các cách mắc của transitor lưỡng cực loại PNP Cấu tạo Transitor PNP :
Xét về cau tao transistor PNP gồm 3 thành phần bán dẩn P— N—P ghép với nhau Trong đó cực Base — cực nền nằm giữa tương ứng với bán dẩn N, còn cực Collector — cực thu và cực Emitter — cực phát nằm hai bên
Các cực Base viết tắt là B, cực Collector viết tắt là C, cực Emitter viết tắt là E Các bạn nên chú ý chiều của mũi tên đi vào E qua B ra C
Trang 2B PNP C Sơ đồ nguyên lý hoạt động Nguyên lý vận hành transistor pnp Circuit E Emitter Collector Symbol ÍP|[N|IP|I| - L | > |, Base ys ee lạ Vi = Vee Vee Ic | H|I|I lc = Ie - Te Nguyên lý hoạt động của Transistor PNP tương tự như NPN nhưng cực tính của PNP ngược lại với NPN
Dòng điện đi qua PNP là đi từ E sang C nhưng dòng di qua E và B tỉ lệ nghịch với nhau
Trang 4Sơ đồ mạch :
Câu 3 Nêu cấu tao, ký hiệu, sơ đồ nguyên lý của transistor hiệu ứng trường có lớp tiếp giáp(P-N) cho kênh P
Cấu tạo :
Trang 5Drain I Gate — |n] T Source p channel (b) p channel Ky hiéu :
Đầu mũi tên chỉ từ kênh dẫn loại p đến cực cửa loại n Các đặc tuyến máng và truyền dẫn cho JFET kênh p thì tương tự như của linh kiện kênh n, trừ một điều là các cực tính dòng và các áp thì được đảo ngược
S S
(b) Ky hiéu mach cho JFET kénh p
Trang 6Trong JFET kênh-p, kênh dẫn là vật liệu loại-p và các miền cực cửa là loại-n
Điện áp của máng-nguồn, là đuợc nối dương cho nguồn và âm cho máng Như vậy, một dòng chảy (theo chiều quy ước) từ nguồn đến máng Để phân cực ngược các tiếp xúc giữa cực cửa và kênh dẫn, cực cửa loại n phải được tạo ra dương so với kênh dẫn loại p Do đó, điện áp phân cực được nối dương trên cực cửa và âm ở nguồn Sụt áp dọc theo kênh dẫn là âm ở các vùng nghèo và dương tại cực nguồn, như được minh hoạ Giống như trường hợp của linh kiện kênh n, sụt áp của kênh dẫn hướng đến phân cực ngược các tiếp xúc cực cửa-kênh dẫn
(a) JFET kénhp
Câu 4: Vẽ sơ đồ nguyên lý, giản đồ điện áp theo thời gian của mạch không đồng bộ 1 trạng thai 6n định (đa hài đợi) dung tranzito
Trang 7- +6 Vcc O R1 R2 R3 R4 Output 1 Cl C2 Output 2 ao {| | od IAA Nội AAA b D J TR; Tạ ö 7 | NPN NPN | ~ C1=C2 and R2=R3 0 4 LÍ ©
Mạch điện bao gồm hai tầng khuếch đại có ghép từ colecto tang nay sang bazo tang kia thông qua các tụ điện C¡ và C; Điện trở Rạ, R; là các điện trở tải mắc ở colecto Điện trở Ra, Ra la cdc điện trở định thiên tạo dòng Ib mở cửa để tranzito làm việc
Chính quá rình phóng nạp của hai tụ điện đã làm thay đổi điện áp mở tắt của hai Tranzito
Quá trình cứ như vậy theo chu kì để tạo xung
Giản đồ điện áp theo thời gian
Câu 5 Nêu cấu tạo, ký hiệu quy ước, sơ đồ nguyên lý của tranzito trường có cực cổng cách ly MOSFET với kênh cảm ứng cho kênh P
Trang 8SS
Trong MOSFET kênh gián đoạn(cảm ứng) thì hai vùng bán dẫn loại N pha nồng độ cao không
dính liền nhau nên gọi là gián đoạn, mặt trên kênh dẫn điện cũng được phủ một lớp ô xít cách
điện SiO2 Hai dây dẫn xuyên qua lớp cách điện nối vào vùng bán dẫn P gọi là cực S và D Cực G có tiếp xúc kim loại bên ngồi lớp ơ xít và cách điện đối với cực D và S/
e G (Gate): cực cổng G là cực điều khiển được cách lý hoàn toàn với cấu trúc bán dẫn còn lại bởi lớp điện môi cực mỏng nhưng có độ cách điện cực lớn dioxit-silic
e S (Source): cực nguồn
e D (Drain): cwc mang don cac hat mang điện
Trang 9Sơ đồ nguyên lý hoạt động :
Do câu tạo kênh bị gián đoạn nên bình thường không có dòng điện qua kênh, Id= 0 và điện trở giữa D và S rất lớn
Khi phân cực cho G có UGS>0V, các điện tích dương ở cực G sẽ hút các điện tử của nền N về phía giữa của hai vùng bán dẫn P và khi lực hút đủ lớn thì số điện tử bị hút nhiều hơn, đủ để nối liền hai vùng bán dẫn P và kênh dẫn được hình thành
se Khi đó có dòng điện ID ởi từ D sang S, điện áp phân cực cho cực G càng tăng thì dòng ID càng lớn Điện áp UGS du Ion để tạo thành kênh dẫn điện gọi là điện áp ngưỡng UGS(T) hay UT Khi UGS thì dòng cực mang ID = 0
Câu 6 Vẽ ký hiệu quy ước, bảng trạng thái, sơ đồ mạch của phần từ logic NOR có bốn đầu
vào
Trang 10Bảng trạng thái :