Đây là các bài tập của môn Mạch điện tử số. Gồm có bốn chương, mỗi chương từ 1016 bài, sát chương trình học tại các trường Đại Học. Chương trình này là chương trình được giảng dạy tại trường Đại Học Công Nghệ Thông Tin và Truyền Thông Thái Nguyên. Chúc các bạn học tốt
Trang 1Bµi tËp §iÖn tö sè
Ch−¬ng 1: Kh¸i niÖm c¬ së sè häc cña m¸y tÝnh
1/ §æi nh÷ng sè nhÞ ph©n vµ sè Hexa sau ®©y ra sè thËp ph©n
a 1110111,12
b 100000111110,012
c 46A,8h
d FAE2C,4h
e 1000000111002
f ABC3Eh
g 357,258
2/ §æi nh÷ng sè thËp ph©n sau ®©y
a 1023 ra sè nhÞ ph©n
b 921 ra sè nhÞ ph©n
c 627 ra sè Hexa
d 199,25 ra sè Hexa
e 2002,5 ra sè nhÞ ph©n
f (1990)10 = (……….…… )2
g (1001101000100111)2 = (………)10
h (237,5)8= (………)16
k (2AD,8)16 = (………)10
3/ Thùc hiÖn c¸c phÐp céng sau
a 10011012 + 101112
b 100111110012 +100001111102
c B23CDh + 17921h
d FFFFFh + 123Ah
e 1001110012 + 12Ah
4/ Thùc hiÖn c¸c phÐp trõ sau
a 110112-101112
b 100001012-1110112
c 5FC12h-3AB91h
d F0018h-1F83Fh
e FFFFFh – 1000101102
5/ Thùc hiÖn c¸c phÐp tÝnh sau:
a (11001110)2 x (1100)2
b (3AF)16 + (129)16
c (111001101 )2 / (1100)2
d (B60)16 – (4A5) 16
e 4578 + 2768
f 4578 - 2768
Trang 2Chương2: Cơ sở logic của máy tính điện tử
1/ Một hội đồn giám khảo gồm 3 người Lập bảng chân lí cho hàm báo hiệu thí sinh đạt nếu đa số uỷ viên trong hội đồng giám khảo bỏ phiếu thuận
2/ Hàm logic F(A, B, C) thỏa món tớnh chất sau đõy :
F(A,B,C) = 1 nếu cú một và chỉ một biến bằng 1
a- Lập bảng sự thật cho hàm F
b- Vẽ mạch logic tạo hàm F
3/ Cho mạch như hỡnh vẽ;
a./ Viết biểu thức hàm Y theo cỏc biến đầu vào
b./ Rỳt gọn hàm logic này
4/Rỳt gọn cỏc hàm dưới đõy
5/Viết dưới dạng chớnh tắc tuyển cỏc hàm xỏc định bởi:
a/ f(A,B,C) = 1 nếu số nhị phõn (ABC)
2 là số chẵn b/ f(A,B,C) = 1 nếu cú ớt nhất 2 biến số = 1
c/ f(A,B,C) = 1 nếu số nhị phõn (ABC)
2 >5 d/ f(A,B,C) = 1 nếu số biến số 1 là số chẵn
6/ Lập bảng chân lí cho hàm sau
7/ Hãy chứng minh các đẳng thức sau
Y= ABD + BCD + AC
a A + AB = A + B
b AB +AC +BC = AB + AC
c AB + AC = ( A + C ) ( A + B)
Trang 38/ Hãy chứng minh các đẳng thức sau
9/ Vẽ bảng Karnaugh và tối thiểu hóa các hàm logic sau:
a f (A,B,C) = ∑ (0,2,4,5,7)
b f (A,B,C,D) = ∑ (2,3,4,7,9,10,11,13,15)
c f (A,B,C) = ∏ (0,3 ,4,6,7)
d f(A,B,C,D) = ∏ (1,3,5,7,8,9,12,13)
e f(A,B,C,D) = ∏ (3,4,6,7,8,9,12,13,14)
f f (A,B,C,D) = ∑ (0,3,5,7,8,9,10,11,13,14) & d(1,15)
10/ Tối thiểu hoá hàm sau ở dạng hội theo phương pháp Quine-Mc.Cluskey áp
a f (A,B,C) = ∏ (0,3 ,4,6,7) & N (2,7)
b f(A,B,C,D) = ∏ (1,3,5,7,8,9,12,13)
c f (A,B,C,D) = ∑ (2,3,4,7,9,10,11,13,15)
11/ Tối thiểu hoá các hàm sau đây
a f (A,B,C) = ∑ (0,3,4,6,7)
b f (A,B,C,D) = ∑ (0,3,5,7,8,9,10,11,13,14) & d(12)
Chương 3: Mạch tổ hợp
1 Thiết kế mạch so sánh 4 bít
2 Thiết kế mạch cộng 4 bít
3 Thiết kế mạch trừ 2 số nhị phân
4 Thiết kế mạch mã hoá 10 số thập phân (0,1,2,3,4,5,6,7,8,9) thành số nhị phân
5 Thiết kế mạch chuyển mã nhị phân 3 bit sang mã gray
6 Thiết kế mạch giải mã BCD ra số thập phân hiển thị trên LED 7 đoạn
7 Thiết kế mạch giải mã 3-8
8 Cho hàm logic 3 biến(a,b,c) như hình vẽ
1 AB + BCD +AC +BC = AB +C
2 AB + BD + DCE + DA = AB + D
3 ABC + ABC + ABC + ABC = A ⊕ B ⊕ C
4 AB + AB + BC = AB + AC + AB
Trang 4c
- X©y dùng m¹ch logic tÇng 1 dïng AND tÇng 2 dïng NOR
- X©y dùng m¹ch logic tÇng 1 dïng OR tÇng 2 dïng NAND
- X©y dùng m¹ch logic tÇng 1 dïng AND tÇng 2 dïng OR
- X©y dùng m¹ch logic tÇng 1 dïng NAND tÇng 2 dïngNAND
- X©y dùng m¹ch logic tÇng 1 dïng OR tÇng 2 dïng AND
- X©y dùng m¹ch logic tÇng 1 dïng NOR tÇng 2 dïng NOR
9 ThiÕt kÕ m¹ch tæ hîp thùc hiÖn 3 hµm tæ hîp F(a,b,c,d); g(a,b,c,d);
h(a,b,c,d) ®−îc cho nh− trong b¶ng Karnaugh sau
10
11 ThiÕt kÕ m¹ch ph©n kªnh DEMUX 1-4 vµ 1-8
12 ThiÕt kÕ m¹ch hîp kªnh MUX 4-1 vµ 8-1
11
11
01
Hµm h(a,b,c,d)
ab
cd
ab
cd
ab
cd
ab
Trang 513 Thiết kế mạch so sánh nhị phân 4 bít
14 Thiết kế mạch điều khiển một hệ thống đèn theo kiểu ma trận3x5 Với các lệnh điều khiển khác nhau, mạch sẽ hiện thị các chữ in hoa: C,E,F,P,T trên hình
vẽ đang hiện thị chữ E
15 Thiết kế mạch giải mã nhị phân thành các số 0,1,2,3,4,5,6,7,8,9,10,11, bằng đèn 12 thanh
Chương 4: Mạch dãy
1 Thiết kế bộ đếm đồng bộ dựng cỏc phần tử nhớ RS-FF , cú đồ hỡnh trạng thỏi như hỡnh vẽ
2 Thiết kế mạch đếm đồng bộ dùng phần tử nhớ JK-FF có đồ hình trạng thái như hình vẽ
2 Thiết kế mạch đếm đồng bộ dùng phần tử nhớ RS- FF có đồ hình trạng thái như hình vẽ
00
01
10
11
Trang 63 Thiết kế bộ cộng thực nối tiếp cho hai số hạng số nhị phân đầu vào A và B
đầu ra là Z
- Dùng phần tử nhớ D-FF
- Dùng phần tử nhớ JK-FF
- Dùng phần tử nhớ RS-FF
4 Thiết kế bộ trừ nối tiếp cho hai số nhị phân đầu vào A và B đầu ra là Z
- Dùng phần tử nhớ D-FF
- Dùng phần tử nhớ JK-FF
- Dùng phần tử nhớ RS-FF
5 Phân tích mạch dãy đồng bộ tín hiệu vào x tín hiệu ra z có sơ đồ biểu diễn nh− hình vẽ
6 Phân tích mạch dãy đồng bộ tín hiệu vào x tín hiệu ra z có sơ đồ biểu diễn nh− hình vẽ
Trang 77 Phân tích mạch dãy đồng bộ tín hiệu vào x tín hiệu ra z có sơ đồ biểu diễn nh− hình vẽ
8 Phõn tớch mạch dóy cú 2 tớn hiệu vào x1, x2 và 1 tớn hiệu ra z như hỡnh vẽ
Trang 89 Phân tích mạch dãy có 2 tín hiệu vào x1, x2 và 1 tín hiệu ra z như hình vẽ
10.Thiết kế bộ đếm đồng bộ có dãy đếm sau: 000, 010, 101, 110 và lặp lại Dùng phần tử nhớ D-FF Các trạng thái không sử dụng đều trở về 0 khi có xung đồng
hồ
11 Thiết kế mạch đếm đồng bộ dùng D-FF có đầu vào điều khiển X:
- Khi X=0 mạch đếm theo thứ tự 0, 2, 4, 6 rồi trở về 0
- Khi X=1 mạch đếm 0, 6, 4, 2 rồi trở về 0
Các trạng thái không sử dụng trong hai lần đếm đều trở về 0 khi có xung đồng hồ
12 Thiết kế bộ đếm đồng bộ các chữ số thập phân theo mã BCD
13 Thiết kế bộ đếm nhị phân đồng bộ dùng các phần tử nhớ JK-FF, RS-FF, D-FF, có hệ số đếm Kđ =8
14 Thiết kế bộ đếm 3 bit đồng bộ theo mã nhị phân
15 Thiết kế bộ đếm 3 bit đồng bộ theo mã Gray
16 Thiết kế mạch tự động hiển thị lần lượt từng số trong ngày 13/8/2012