Tong dai dien tu spc 1 131265

Khèi bé nhí 100

Bộ nhớ cố định EPROM 100

Bộ nhớ ROM là nơi để cất giữ chơng trình Trong mạch này sử dụng EPROM 27512 EPROM này có 16 đờng địa chỉ (A0 - A15) và 8 đờng dữ liệu (D0 – D7) đợc nối trực tiếp với các bus địa chỉ và số liệu Do vậy, EPROM này lu giữ 64 Kbyte bộ nhớ (Hình vễ).

Trong mạch này EPROM chiếm giữ không gian địa chỉ từ C000h đến FFFFFh.Tín hiệu MRD từ 74LS245 (U7) đợc đa tới đầu vào OE (Output enable) của ROM 3\7512 Do vậy, mà ROM không thể đa dữ liệu ra khi mà

8088 đang trong quá trình ghi (nếu không sữ phá hỏng cả ROM lẫn đệm đầu ra).

Bé nhí SRAM 100

Trong mạch này sử dụng một bộ nhớ SRAM MH62828 để lu giữ các số liệu trung gian Bộ nhớ SRAM này có 17 đờng địa chỉ (A0 – A16) và 8 đờng số liệu (D0 – D7) nối trực tiếp với các bus địa chỉ và số liệu, do đó dung lợng của mỗi bộ nhớ SRAM MH628128 là 2 17 x8 bit hay 128 Kbtye SRAM này sử dụng hai tín hiệu cho phép CS1 và CS2 Khi CS1 tiách cực ở mức thấp và CS2 tích cực ở mức cao Hai tín hiệu OE và WR đều tích cực ở mức thấp.

Trong MH628128 (U3) tín hiệu cho phép CS2 đợc nối với nguồn do vậy, việc cho phép mạch hoạt động chỉ phụ thuộc vào CS1 Nh đã phân tích ở trên thì những tín hiệu cho phép này đợc bộ giải mã địa chỉ 74LS138 (U12) cung cấp Bộ nhớ SRAM này chiếm không gian nhớ địa chỉ 00000h đến 3FFFFh.

Trờng đại học bách khoa Hà nội tổng đài điện tử SPC

Hai tín hiệu đọc ghi bộ nhớ MRD và MWR từ 74LS245 (U7) tới đợc nối với OE và WR của U3, để đảm bảo RAM đợc đọc ghi trong quá trình CPU đọc ghi bộ nhớ.

Khối giao tiếp đờng dây với trung kế101 1 Giới thiệu IC giao tiếp trung kế số102 2 Hoạt động của khối giao tiếp trung kế số102 4 Khối chuyển mạch và khối điều khiển hai luồng trung kế107 4.1 Giới thiệu IC MT8980 107

Hoạt động của khối chuyển mạch 110

4.3.1 Khối chuyển mạch MT8980 (U15) giao tiếp với trờng chuyển mạch chính BDSN và khối chuyển tiếp đờng dây U33, U34 bằng các luồng ST BUS (DSTi

- Khi thiết lập cuộc gọi, luồng tín hiệu từ MFC đa qua trờng chuyển mạch MT8980 (U15) ở STi0, 1 Vi xử lý 8088 (U1) đọc những thông tin trên luồng dữ liệu này rồi chuyển mạch đến những kênh (do vi xử lý yêu cầu) rồi ra ở STo2,3 đến khối giao tiếp đờng dây (U33, U34) Ngợc lại khi có hai luồng tín hiệu từ khối giao tiếp đờng dây (U33, U34) đa tới khối chuyển mạch (U15) ở STi2,3, vi xử lý cũng sẽ điều khiển MT8980 (U15) chuyển mạch ra ở STo0, 1 đến Card BDSN.

Trờng đại học bách khoa Hà nội tổng đài điện tử SPC

- Kết thúc quá trình chuyển mạch để thiết lập cuộc gọi thì MT8980 (U15) có nhiệm vụ chuyển mạch thoại Luồng tín hiệu thoại từ khối giao tiếp đờng dây (U33, U34) đợc đa tới khối chuyển mạch (U15) này ở STi2, 3 để chuyển mạch thoại ra ở STo0, 1 đến BDSN (dới sự điều khiển của vi xử lý). Hoặc ngợc lại khi có tín hiệu từ BDSN tới U15 ở STo0, 1 khối này sẽ chuyển mạch ra ở STo2,3 đến khối giao tiếp đờng dây (U33, U34).

4.3.2 Giao tiếp với khối tạo tín hiệu âm báo hiệu (tạo tone).

- Đờng tín hiệu DSTi5 nhận về từ khối tạo tone ở chân STi5 của MT8980 (U15) Vi xử lý 808 (U1) sẽ đọc tín hiệu tone tới chân STi5 (U15) này rồi chuyển mạch ra ở STo2, 3 để phục vụ tối đa cho 60 thuê bao của tổng đài đối phơng hoặc chuyển mạch ra ở STo0, 1 để phục vụ tối đa cho 60 thuê bao của tổng đài chủ gọi.

- Tín hiệu từ bộ tạo tone tới DSTi5 chỉ mang một dạng âm chuẩn liên tục với tần số 425Hz Nhng để báo hiệu cho các thuê bao về trạg thái trên đờng trung kế thì cần phải có những âm: âm báo hiệu tắc nghén đờng dây, báo bận, báo rỗi đờng trung kế Để tạo ra những tín hiệu từ dạng tonechuẩn thì DTKI có chơng trình phần mềm xử lý tone nạp trong ROM 27512 (U2) Tuỳ theo từng trạng thái đờng dây mà chơng trình phần mềm sẽ điều khiển khối chuyển mạch MT8980 (U15) cấp cho thuê bao.

Hoạt động của khối điều khối tạo xung thời gian 111

Khối điều khiển MT8980 (U16) giao tiếp với MPU bằng hai luồng ST – BUS (một luồng dành cho Card MPU dự phòng) và khối giao tiếp đờng dây trong Card DTKI (U33, U34) này cũng bằng hai luồng ST – BUS.

Nh vậy Card MPU gửi hay nhận luồng tín hiệu đến này sẽ mang toàn bộ thông tin điều khiển đến để yêu cầu DTKI thực hiện Vi xử lý 8088 (U1) sẽđọc những kênh thông tin điều khiển này Khi thực hiện xong các yêu cầu mà MPU gửi đến DTKI thì vi xử lỳ 8088 sẽ ghi những bit điều khiển lên trên những kênh ra STo0 – 3 theo đờng D0 – D7 rồi đa đến khối giao tiếp đờng dây (U33, U34).

Khi có luồng mang thông tin trạng thái điều khiển từ khối giao tiếp đ- ờng dây (U33, U34) đến ở STi1, 3 của khối điều khiển U16 V xử lý 8088 (U1) sẽ đọc những thông tin trạng thái điều khiển dới dạng bản tin lệnh ra ở STo6,7 đa về MPU thực hiện MPU thực hiện xong các yêu cầu trên luồng dữ liệu đó rồi gửi tín hiệu đến STi6,7 của MT8980 (U16).

5 phân tích hoạt động khối tạo xung thời gian.

Phân hoạt động khối tạo xung thời gian 112

Bộ tạo xung thời gian 112

Để tạo ra xung thời gian ngời ta sử dụng vi mạch 8284 Trong đó 8284A là mạch chuẩn để tạo ra xung đồng hồ cho 8088, IC 8284 có hai cách để tạo ra xung đồng hồ với tần số yêu cầu IC 8284 có thể nối với thạch anh hoặc đợc nối với một nguồn tạo tần số.

Trờng đại học bách khoa Hà nội tổng đài điện tử SPC

5.1.1 Tín hiệu ra CLK, PCLK.

Trong mạch này ngời ta sử dụng thạch anh IC 8284 nối với thạch anh 14,74 MHz qua hai chân X1 và X2 Vì 8284A sử dụng thạch anh nên chân F/C đợc nối đất để cho phép vi xử lý nhận đợc tín hiệu CLK phát ra từ thạch anh.

CSYC: Đây là tích cực mức cao cho phép sử dụng nhiều 8284 và đợc đồng bộ cùng một nguồn Clock Vì vậy, trong mạch chân CSYC đợc nối đất.

Theo cấu tạo của 8284A thì tần số của thạch anh (14,745MHz) sẽ bằng ba lần tần số xung đồng hồ CLK mà 8284A tạo ra để gửi đến 8088 Do vậy, mà tần số xung đồng hồ cấp cho 8088 từ vi mạch này là 4,915MHz Ngoài ra mạch 8284 còn tạo ra một tín hiệu xung đồng hồ khác là PCLK Tín hiệu PCLK có tần số bằng nửa tần số của CLK có nghĩa là tần số của PCLK là 2,45MHz Trong DTKI thì tín hiệu PCLK này đợc đa đến bộ đếm 74LS393 (U18) để có tín hiệu 8253CLK ở đầu ra Q4 với tần số 153600Hz cung cấp cho khối định trình thời gian U9.

5.1.2 Tín hiệu ra ở chân READY.

Tốc độ xử lý của 8088 và MT8980 là khác nhau (8088 nhanh hơn) nên để tạo trạng thái chờ cho chu kỳ máy thì ta phải đa tín hiệu tích cực mức cao từ chân Ready 8284 đến chân Ready của vi xử lý 8088.

ASYNC: Để định ra trạng thái hai chế độ ở đầu ra Ready 8284A thì chân ASYNC trong mạch đợc nối đất.

RDY (tích cực mức thấp): Khi có tín hiệu RDY thì 8284A mới cho phép chân Ready đa ra tín hiệu.

Nh vậy, khi có CS89801,2 ở MT8980 (U15, U16) thì mới có tín hiệu đa vào chân RDY của 8284 để tạo ra tín hiệu Ready cung cấp cho 8088 Điều này có nghĩa khi vi xử lý 8988 giao tiếp với MT8980 thì mới có tín hiệu RDY. Việc điều khiển trạng thái “Wait” ở 8088 còn phụ thuộc vào tín hiệu DTA từ MT8980 ®a dÕn.

Khi MT8980 đang ở trạng thái xử lý nội bộ thì IC này sẽ gửi tín hiệu DTA1,2 = 0 tới 8284A Tín hiệu DTA1,2 = 0 này cùng với tín hiệu tích cực thấp CS89801,2 qua mạch logic NAND (74LS00), ở đầu ra của mạch logic này sẽ là đầu vào tích cực mức cao ở chân RDY Nh vậy, khi RDY có mức tích cực cao thì tín hiệu ra ở chân Ready 8284 (đa vào 8088) sẽ tạm thời ngắt sự điều khiển của vi xử lý và vi xử lý 8088 sẽ không gửi các bit trên bus địa chỉ và dữ liệu đến MT8980 nữa.

Khi MT8980 hết xử lý nội bộ thì tín hiệu DTA1,2 = 1 đợc gửi đến 8284 và tín hiệu đầu ra ở chân Ready 8284 có mức thấp đa vào 8088, vi xử lý tại hoạt động bình thờng với các bit ở bus địa chỉ và bus dữ liệu.

Tín hiệu khởi động lại Reset 114

CPU này yêu cầu độ dài xung khởi động lại ít nhất là bằng 4 lần xung đồng hồ Trong trờng hợp bật nguồn thì chỉ cần yêu cầu xung khởi động là50s Tín hiệu khởi động lại 8088 thờng đợc tạo bởi 8284A 8284A có đầu vào

9 3 trigger schmitt để tạo tín hiệu khởi động lại từ nguồn tín hiệu bên ngoài ở mức thÊp. Để đảm bảo việc khởi động từ lúc bật nguồn, đầu vào RES của 8284A phải giữ đợc mức điện áp dới 1,05V trong khoảng thời gian 50s khi mà điện áp Vcc đã đạt đến mức tối thiểu 4,5V Do vậy mà trong mạch này ta dùng tụ để kéo dài thời gian lên mức cao khi bật nguồn của mạch.

Nh vậy khi RESET (ấn SW), 8284 thực hiện hai công việc là tạo ra tín hiệu RESET để khởi động lại hoạt động của 8088 đồng thời đồng bộ tín hiệu này với sờn lên của xung đồng hồ Khi RESET đợc đi vào đến 8088, lúc này

8088 lập tức kết thúc công việc đang thực hiện.

Bộ tạo tín hiệu Auto Reset 114

Bộ vi xử lý 8088 (U1) của Card DTKI đợc thiết kết cả tính năng tự động khởi động lại khi hệ thống gặp sự cố, đó là một u điểm mạnh của Card Tính năng này đóng vai trò hết sức quan trọng trong khi chơng trình đang chạy gặp sự cố và bị treo Mỗi chơng trình của vi xử lý 8088 đợc quy định thực hiện trong khoảng thời gian nhất định, cho nên khi chơng trình đang chạy gặp sự cố tức là quá thời gian quy định thì lập tức bộ tạo tín hiệu Autoreset sẽ đa tín hiệu khởi động lại hệ thống Việc giám sát thời gian đợc thực hiện bằng bộ đếm.

Bộ tạo dao động NE555 (U19) có nhiệm vụ tạo xung cho bộ đém 74LS393 (U18B) Đầu ra Q3 của bộ đếm (U18B) sẽ là tín hiệu RESET đa đến

Bộ đếm 74LS393 có nhiệm vụ là đếm thời gian thực hiện chơng trình và khi không có tín hiệu xoá bộ đếm thì bộ đếm sẽ đếm MAX (1111) và đa tín hiệu khởi động lại hệ thống.

Khi vi xử lý bắt đầu thực hiện một công việc thì vi xử lý sẽ gửi tín hiệu đến 74LS393 (U18B) để khởi tạo bộ đếm vàkhi kết thúc công việc rồi thì tín hiệu đến chân MR ở U18B lại đợc đa ra để xoá bộ đếm Do đó khi hệ thống hoạt động bình thờng thì bộ đếm 74LS393 cha kịp đếm đến 15 (1111) thì đã có tín hiệu MR của U18 để xoá bộ đếm, vì vậy không có tín hiệu khởi động lại ở đầu ra Q3.

Khối định trình thời gian 115

Hoạt động của vi mạch 8254 trong card 115

Vi mạch này có nhiệm vụ phát ra các dạng xung đồng hồ CLK khác nhau mà ta hoàn toàn có thể chơng trình hoá Nó đợc dùng để tạo ra những tín hiệu thời gian thực cho việc ngắt.

- Dữ liệu 8 bit từ vi xử lý đợc đến 8254(U9) thông qua đờng D0 – D7. Trên những đờng dữ liệu này sẽ mang thông tin quy định việc: Nạp thanh ghi đếm, đọc những giá trị đếm và chơng trình điều khiển chế độ của 8254.

- Hai đầu vào địa chỉ A0, A1 từ vi xử lý đa tới cho phép định ra bộ đếm hoặc thanh ghi điều khiển bên trong IC 8254 (khi A0, A1 đều tích cực ở mức cao thì thanh ghi điều khiển đợc truy nhập).

- Tín hiệu CS cho phép 8254 hoạt động này tích cực mức thấp và đợc cung cấp bởi bộ giải mã 74LS138 (U11).

- Hai tín hiệu RD, WR đợc lấy từ bộ tạo tín hiệu ghi 74LS245 (U13).

- Tín hiệu CLK với tần số 153600Hz đợc cung cấp bởi bộ tạo xung thời gian 8284 (U10) ở đầu ra của 74LS393 (U18A).

Khèi so sánh §iÒu khiÓn logic

- Tín hiệu vào chân GATE 1,2,3 cho phép từng bộ đếm hoạt động, vì chân này tích cực ở mức cao nên đợc nối với nguồn Vcc.

Vi mạch 8254 bao gồm ba bộ đếm 16 bit này có thể làm việc ở 6 chế độ, mà mỗi chế độ đa ra những dạng xung khác nhau ở đầu ra Trong mạch này thì chơng trình vi xử lý sẽ đặt chế độ làm việc của 8254 là ở “ mode 3 ” tức là trên các đầu ra OUT1,2,3 ta sẽ nhận đợc tín hiệu có dạng xung vuông.

+ Ta quy định tín hiệu ra OUT0 của bộ đếm thứ nhất 8254 với chu kỳ 50ms đợc đa tới chân yêu cầu ngát IRQ0 của 8259 (U8).

+ Ta quy định tín hiệu ra OUT1 của bộ đếm thứ hai 8254 với chu kỳ100ms đợc đa tới chân yêu cầu ngắt IRQ1 của 8259 (U8).

Hoạt động của vi mạch 8259 trong card 117

IC 8259 là vi mạch điều khiển ngắt đợc thiết kế đặc biệt để sử dụng trong hệ thống vi xử lý Nó làm việc theo chế độ ngắt và trong thời gian thực (trong Card này thì 8254 cung cấp thời gian thực đó) Linh kiện 8259 có khả năng quản lý đợc 8 mức yêu cầu ngắt Sau đây là sơ đồ cấu tạo của 8259:

Thực chất các yêu cầu ngắt IR0 – IR7 đợc xử lý bởi 3 thanh ghi ghép tầng: Thanh ghi yêu cầu ngắt (IRR) chứa tất cả các yêu cầu ngắt từ bên ngoài, thanh ghi ngắt đang phục vụ (SSR) chứa những mức ngắt đang phục vụ và thanh ghi mặt nạ ngắt (IMR) chứa các bit dùng để che những đờng ngắt theo yêu cầu.

- Vi xử lý 8088 sẽ gửi những từ mã điều khiển và thông tin trạng thái dến 8259 (U8) qua các chân D0 – D7.

- Chân RD: Mức thấp ở đầu vào này đợc lấy từ đầu ra 74LS245 (U13),tín hiệu này cho phép 8259 gửi trạng thái của các thanh ghi lên bus dữ liệu.

Trờng đại học bách khoa Hà nội tổng đài điện tử SPC

- Chân WR: Tín hiệu vào chân này đợc 74LS245 (U13) cung cấp để cho phép vi xử lý viết những từ mã điều khiển hoạt động và khởi tạo 8259.

- Chân A0: Tín hiệu này cùng với các tín hiệu RD, WR để viết các lệnh vào trong các bus trong các thanh ghi lệnh Đờng tín hiệu đến chân A0 này đợc lấy tực tiếp trên bus địa chỉ.

- Tín hiệu khởi động sự hoạt động của 8259 vào chân CS đợc lấy từ bộ giải mã 74LS138 (U11).

- Chân SP: Vì trong mạch DTKI chỉ dùng một IC8259 nên chân SP này đợc nối với nguồn Vcc và các chân CAS0 – CAS2 không dùng.

- Tín hiệu ngắt ra ở chân INTR và tín hiệu công nhận ngắt (từ vi xử lý tới) vào ở chân INTR đợc nối ghép trực tiếp với 8088 (U1).

* Hoạt động của 8259 trong Card:

Với đặc tính của vi mạch 8259 là khả năng lập trình đợc phần mềm Do đó, ngời lập trình có thể lựa chọn các chế độ u tiên sao cho phù hợp với yêu cầu xử lý của hệ thống Trong mạch này vi xử lý đặt 8259 hoạt động ở chế độ u tiên cố định, tức là mỗi yêu cầu ngắt đợc gắn với một mức u tiên cố định riêng (mức 0 là mức u tiên cao nhất, mức 7 là thấp nhất).

Trình tự làm việc của 8259 trong DTKI nh sau:

- Khi có hai yêu cầu ngắt IR0, IR1 từ 8254 (U9) đa tới đợc đặt ở mức cao (và những bit tơng ứng của thanh ghi yêu cầu ngắt IRR) Khi mạch 8259 nhận những yêu cầu ngắt này rồi xử lý mức u tiên đã định, sau đó gửi tín hiệu INTR tới vi xử lý 8088.

- Khi đợc vi xử lý 8088 (U1) chấp nhận thì 8088 sẽ gửi tín hiệu chấp nhận ngát INTR trở lại 8259 (U8).

- Nhận dợc tín hiệu INTA từ vi xử lý 8259 tạo vào bus số liệu lệnh CALL 3byte theo nhịp điều khiẻn của tín hiệu INTA do vi xử lý 8088 cung cÊp.

- Khi nhận đợc mã lệnh CALL với xung INTA đầu tiên, vi xử lý gửi thêm hai xung INTA phụ để đọc 2bytes địa chỉ của lệnh CALL Với 2bytes địa chỉ đó vi xử lý có thể thực hiện chơng trình con phục vụ ngắt ở bất cứ vùng nào trong 64 Kbyte bộ nhớ 27512 (U2).

Khối tạo tín hiệu âm báo hiệu 119

SƠ Đồ KHốI NGUYÊN Lý TạO TONE

Trên Card DTKI, bộ tạo tone đợc thiết kế để tạo tín hiệu âm báo cho thuê bao của tổng đài đối phơng và tổng đài chủ gọi Bộ tạo âm tone này sẽ đ- ợc tạo ra một tín hiệu âm tone chuẩn liên tục với tần số 425Hz đa lên khối chuyển mạch MT8980 (U15) để rồi vi xử lý 8088 sẽ điều khiển trờng chuyển mạch này tạo ra các âm tone nh sau: âm báo hiệu bận , báo rỗi đờng trung kế cho thuê bao của tổng đài đối phơng.

Mạch tạo tone của Card DTKI s dụng phơng pháp tạo tone mềm Chơng trình phần mềm sẽ điều khiển đóng mở chuyển mạch MT8980 (U15) theo những khoảng thời gian nhất định để tạo ra đợc âm tone với khoảng thời gian có và ngắt khác nhau.

Mạch tạo tone sử dụng ROM 27256 (U29) với dung lợng 32Kbyte để lu dữ dữ liệu âm tạo tone Bộ đếm tạo địa chỉ sử dụng hai IC 74LS393 và 74LS163, ngoài ra vi mạch chuyển đổi dữ liệu song song đầu vào và nối tiếp ở

Trờng đại học bách khoa Hà nội tổng đài điện tử SPC đầu ra là 74LS166 (U30) cũng đợc sử dụng để biến đổi âm tone từ dạng song song chứa trong ROM sang dạng nối tiếp.

Bộ đém tạo địa chỉ bao gồm hai phần:

- Phần thứ nhất: Dùng nối tiếp hai bộ đếm U26A, U26B là 74LS393 (bộ đếm dị bộ).

- Phần thứ hai: Dùng song song hai bộ dếm U27, U28 74LS163 (đếm đồng bộ).

Mạch đếm của bộ tạo tone là mạch đếm tuần tự Các đầu ra của bộ đếm, từ Q4 – Q15 đợc đa đến đầu vào của ROM (U29) để tạo địa chỉ cho ROM đa dữ liệu ra Tám đầu ra D0 – D7 của ROM để đa dữ liệu sang 74LS166 (U30) để chuyển đổi tín hiệu dạng tone từ song song thành tín hiệu nối tiếp 2,408Mbps Dòng tín hiệu tone nối tiếp đó đợc đa tới khối chuyển mạch từ chân Q7 của IC 74LS166 Tín hiệu 2,048Mps cũng đợc đa vào chân CLK của 74LS166 tạo xung chuẩn để dịch 8 bit tín hiệu tone song song ở thanh ghi chốt 74LS166 thành dòng nối tiếp 2,048Mbps Âm tone ở đầu ra của 74LS166 sẽ là dòng nối tiếp 2,048Mbps.

Nh đã nói ở trên tín hiẹu tone là tín hiệu 2,048Mbps, do đó bộ đếm cứ 3,9s phải đa ra giá trị đếm một lần sang ROM Nh vậy ROM cứ 3,9s sẽ lại đa ra 8 bit dữ liệu ra 74LS166 để ghép vào một khe thời gian của luồng 2,048Mbps Chân PL của 74LS166 đợc nối đến đầu ra Q3 của bộ đếm cứ 3,9s lại có một xung đa sang 74LS166 cho phép ghép bộ biến đổi nạp dữ liệu vào. v SƠ Đồ NGUYÊN Lý CủA CADR TRUNG Kế Số DTKI

Mạch điều khiển ghép nối

ES CS SS DS IP

Khối số học và logic (ALU)

Trờng đại học bách khoa Hà nội tổng đài điện tử SPC

CÊu tróc 124

Cấu tạo bên trong của 8088 này bao gồm:

- Khối số học và logic thực hiện các phép tính số học (+, -, *, / so sánh), phép tính logic nh AND, OR, NOT, XOR và các phép tímh dịch quay.

- Các thanh ghi bên trong: Cấu tạo bên trong bộ vi xử lý gồm có 14 thanh ghi 16 bits.

Bốn thanh ghi đa dụng: Bao gồm AX, BX, CX, DX Mỗi thanh ghi lại có hai nửa 8 bits, nửa thấp “L” và nửa cao “H” Mỗi nửa này có thể dùng riêng nh thanh ghi 8 bits.

Thanh ghi AX: là thanh ghi thờng đợc dùng nhiều nhất Nó thờng dùng cho các phép toán nh cộng trừ nhân chia, dùng làm thanh ghi chứa toán hạng và kết quả, dùng trong các thao tác ra vào với các cổng và dùng trong các chỉ thị chuỗi.

Thanh ghi BX: Là thanh ghi cơ sở dùng định vị bộ nhớ bắt đầu từ bộ nhớ bắt đầu từ một địa chỉ cơ sở BX cũng có thể sử dụng trong các phép toán số học.

Thanh ghi CX: Là thanh ghi đếm dùng để điều khiển vòng lặp và dịch chuyển các bits Cũng có thể sử dụng trong các phép toán số học.

Thanh ghi DX: Là thanh ghi dữ liệu Dùng trong các thao tác nhân, lu trữ một phần kết quả Nó dùng nh thanh ghi địa chỉ để chỉ để truy xuất các phần mở rộng bằng các chỉ thị nhập xuất.

Bốn thanh ghi đoạn: Dùng để xác định khoảng rộng của bộ nhớ đợc dùng cho các chức năng đặc biệt.

Thanh ghi CS: Chứa địa chỉ đoạn là nơi đang chứa các chỉ thị của chơng tr×nh.

Thanh ghi DS: Chứa địa chỉ đoạn là nơi chứa dữ liệu của chơng trình. Thanh ghi ES: Thanh ghi đoạn phụ cũng dùng để truy xuất dữ liệu Đợc dùng trong các thao tác chuỗi.

Thanh ghi SS: Thanh ghi đoạn ngăn xếp.

Các thanh ghi con trỏ BP và SP kết hợp với SS để định vị ngăn xếp.

Các thanh ghi chỉ số SI, DI dùng để định vị bộ nhớ và dùng trong các thao tác chuỗi.

Thanh ghi con trỏ lệnh IP chứa địa chỉ của lệnh tiếp theo trong bộ nhớ sẽ đợc thực hiện.

Thanh ghi cờ FLAG chứa thông tin về trạng thái của chỉ thị sau cùng. Một số bit trong thanh ghi cờ cho biết các điều kiện củ thể phát sinh từ các hoạ động của bộ xử lý trung tâm còn một số bit khác nhau không đợc dùng.

Thanh ghi cờ là một bộ phận số học logic (ALU) nên các bit của nó chủ yếu dùng để báo lỗi thực hiện ALU.

Sơ đồ chân IC 8088 126

Số chân Tên chân Đặc điểm chung và chức năng

9 - 16 AD7 – AD0 Input/ output: Đợc phân phối đờng thời gian để dùng làm đờng địa chỉ và dữ liệu.

2 – 8, 39 A8 – A15 Output: Đa ra 8 bit địa chỉ tiếp theo trên bus

Trờng đại học bách khoa Hà nội tổng đài điện tử SPC địa chỉ.

Output: Thực hiện hai chức năng.

Chức năng thứ nhất: Tại bắt đầu mỗi chu kỳ máy, những chân này đa ra các bit cao vào bus địa chỉ 20 bit.

Chức năng thứ hai: Cung cấp thông tin trạng thái.

32 - RD Output: Đầu ra tích cực ở mức thấp Điều khiển việc đọc dữ liệu từ bộ nhớ hay thiết bị giao tiếp I/ O.

29 - WR Output: Là đầu ra tích cực mức thấp chỉ ra rằng

CPU đang ghi dữ liệu từ bộ nhớ hay thiết bị ngoại vi.

34 - SS0 Output: Đầu ra trạng thái.

22 Ready Input: Tín hiệu vào bằng bộ nhớ hoặc cổng I/ O sẵn sàng làm việc với CPU.

18 INTR Input: Tín hiệu vào yêu cầu ngắt, tích cực ở mức cao kiểu Trigger

24 - INTA Output: Tín hiệu ra báo hiệu chấp nhận ngắt, tích cực ở mức thấp.

25 ALE Output: Tín hiệu ra cho phép chốt địa chỉ, tích cực ở mức cao.

17 MNI Input: NMI là loại ngắt không che đợc Một chơng trình phụ đợc thực hiện qua vectơ ngắt trong bộ nhớ hệ thống NMI không thể đợc che bằng phần mềm Việc chuyển đổi từ trạng thái thấp lên cao đợc bắt đầu ở cuối lệnh hiện thời. Đầu vào này đợc đồng bộ hoá bên trong.

21 RESET Input: Tín hiệu vào để khởi động lại bộ vi xử lý Địa chỉ khởi động FFFF0h

28 IO/ - M Output: Tín hiệu ra này chỉ ra rằng bộ vi xử lý ®ang th©m nhËp bé nhí hay céng I/ O

33 Mn/- Mx Input: Đầu vào này cấu hình 8088 Khi ở mức cao 8088 làm việc ở chế độ minimum mode và khi ở mức thấp làm việc ở chế độ maximum mode Trong chế độ minimum mode, vi xử lý gửi trực tiếp thông tin đều khiển ra bên ngoài. Trong chế độ maximum mode, vi xử lý gửi tín hiệu điều khiển đến bộ điều khiển bus 8288.

27 DT/ - R Input: Đây là đầu ra điều khiển hớng truyền số liệu Mức cao chỉ dữ liệu từ 8088 đa đến dữ liệu hệ thống Mứcthấp chỉ 8088 đọc dữ liệu từ bus dữ liệu hệ thống.

26 - DEN Output: Tín hiệu ra ba trạng thái để mở các bộ đệm dữ liệu.

31 HOLD Input: Tín hiệu vào yêu cầu treo (thả nổi) CPU.

30 HLDA Output: Tín hiệu ra báo chấp nhận thả nổi.

19 CLK Input: Tín hiệu đa ra vào cho bộ vi xử lý Tín hiệu nhịp đợc lấy vào từ mạch phát xung nhịp

23 - TEST Input: Tín hiệu vào để kiểm tra bộ nhớ bằng lệnh WAIT.

40 Vcc Cấp nguồn 5V cho IC

II Sơ đồ chân IC 89790.

Số chân Tên chân Chức năng

2 IC Input: Hoạt động ở mức logic cao cho phép bắt đầu hoạt động.

3 - 19 E2o Output: Lấy ra xung nhịp 2MHz từ luồng PCM nhận về để đồng bộ giữa truyền và nhận tín hiệu.

4 VDD Cấp nguồn 5V cho IC

Intput: Tín hiệu trên trung kế qua biến áp đờng dây sẽ đợc đa vào tổng đài qua hai chân này

10 CSTi1 Input: Luồng PCM 2048 Kbit/s vào điều khiển báo hiệu kênh, đồng bộ khung, đồng bộ đa khung và các chế độ hoạt động khác.

12 CSTi0 Input: Luồng PCM 2048 Kbit/s vào gồm 30 kênh điều khiển độ suy giảm tín hiệu từng kênh thoại và 2 word điều khiển chính

12 E8Ko Output: Lấy ra xung nhịp 8 KHz từ luồng tín hiệu nhận về trung kế bằng cách chia 2MHz cho

256 để đồng bộ khung, chân này sẽ có mức logic

0 khi mất dữ liệu hoặc mất đồng bộ khung Nó sẽ ở trạng thái trở kháng cao khi khi bit 8 KHz SEL =0 trong word điều khiển chính thứ hai.

13 XCtl Output: Đây là chân kiểm tra việc điều khiển truyền dữ liệu, nó có thể đợc thiết lập mức logic

1 hoặc 0 thông qua bit 1 trong word điều khiển chính thứ hai của CSTi0 Trạng thái logic của chân này phải đợc kiểm tr một lần trong mỗi khung tín hiệu truyền đi.

14 XSt Input: Đây là chân kiểm tra trạng thái tín hiệu nhận nó lấy mẫu một lần trong khung của tín hiệu nhận về từ trung kế và kết quả đợc ghi vào bit 1 word trạng thái chính thứ nhất của CSTo

15 CSto Output: Luồng PCM 2048 Kbit/s ra ở chân này gồm 16 word báo hiệu của từng kênh, 2 word trạng thái chính, word trạng thái pha, word đồng bộ khung và word đồng bộ đa khung của tín hiệu

Trờng đại học bách khoa Hà nội tổng đài điện tử SPC nhận về trên trung kế Ngoài ra CSTo còn chứa các bit báo kết quả nhận tín hiệu của tổng đài đối phơng.

16 ADI Input: Nếu chân này có mức logic 1 thì những

TS trên luồng PCM ra trung kế nếu đợc CSTi0 xác định là kênh thoại sẽ đợc mã hoá và giải mã đảo dấu luân phiên, nếu nó ở mức 0 thì chức năng này không đợc thực hiện đối với tất cả các kênh.

17 DSTi Input: Nhận luồng PCM 2048 Kbit/s chứa 30 kênh thoại hoặc dữ liệu để truyền ra trung kế.

18 C2i Input: Xung nhịp 2MHz vào điều khiển việc nhận và truyền dữ liệu trên ST – BUS Các bit từ IC vào IC ứng với sờn xuống còn các bit ừ IC ra ST – BUS ứng với sờn lên của xung nhịp S- ờn xuống của C2i ứng với các bit ra trung kế.

20 FOi Input: Đa vào xung đồng bộ khung chỉ ra thời điểm bắt đầu của một khung.

22 PADi Input: Chân này nối với cuộn ra của biến áp đ- ờng dây đa tín hiệu định truyền đi vào mạch thích ứng ngoại vi (PAD: pripheral adapter) gồm các điện trở 75 đấu nối theo hình chữ T để phối hợp trở kháng với trung kế ra là cáp đồng trục trở kháng 75.

23 TxG Nối với GND để xác định mức 0 của tín hiệu truyÒn ®i.

24 PADo Output: Đây là đờng ra từ ạmch thích ứng ngoại vi loại T (T type PAD circuit) với trở kháng 75 phù hợp với trung kế ra.

Output: Đay là 2 chân hở collector nối với biên áp đờng dây để truyền luồng ST – BUS 2MHz đã đợc mã hoá HDB3 ra trung kế.

26 TxMF Output: Xung vào xác định điểm bắt đầu của đa khung đợc truyền đi bằng cách xoá bộ đếm khung Nếu chân này luôn đợc nối 5V thì IC tự chỉ ra điểm bắt dầu đa khung đó.

27 RxMF Output: Xuỉnha chỉ ra điểm bắt đầu của luồng tín hiệu nhận về.

31 DSTo Output: Lấy ra luồng PCM 2048 Kbit/s chứa 30 kênh đã nhận trên trung kế vào.

38 LOS Output: Chân này đợc sử dụng để báo mất dữ liệu Chân này sẽ có mức logic 1 khi nhận đợc

128 bit 0 liên tiếp trên hai chân vào RxR và RxT và khi đó mức logic của hai chân RxA và RxB

1 0 5 phải có mức logic 1 Chân này sẽ đợc lập mức 0 khi IC đợc 64 bit 1 trong khoảng thời gian 2 khung của tín hiệu nhận về trên trung kế.

III Giới thiệu chân IC MT8980.

Data Acknơledgment Đây là chân báo nhận dữ liệu trong giao diện với vi xử lý Chân này đợc kéo xuống thấp để báo rằng chíp đã đợc xử lý dữ liệu Một điện trở 909,1/4W đợc dùng

2-4 3-5 Sti0-Sti2 Đầu vào ST-BUS 0-2 Đây là các chân vào với luồng vào ST-BUS 2048 kbit/s

5-9 7-11 Sti3-Sti7 Đầu vào ST-BUS 3-7 Đây là các chân vào với luồng vào ST-BUS 2048 kbit/s

10 12 VDD Nguồn vào Nguồn Dơng

F0i Đồng bộ khung Đây là đầu vào cho xung đồng bộ khung ở luồng 2048 kbit/s Một mức thấp của chân này làm cho bộ đếm bên trong thiết lập lại ở sờn âm kế tiếp của C4i

13-15 15-17 A0-A2 Địa chỉ 0 đến 2 Đây là các chân địa chỉ cho giao tiếp với vi xử lý 16-18 19-21 A3-A5 Địa chỉ 3 đến 5 Đây là các chân địa chỉ cho giao tiếp với vi xử lý

19 22 DS |Chân chuyển dữ liệu Đây là đầu vào tích cực mức cao chuyển dữ liệu trên giao diện với vi xử lý

20 23 R/W Đọc và ghi Đây là chân vào cho tín hiệu đọc hay ghi trên giao diện vi xử lý- mức cao cho việc đọc, thấp cho việc ghi

Trờng đại học bách khoa Hà nội tổng đài điện tử SPC

21 24 CS Chon chíp Đây là chân vào tích cực mức thấp để chon chip trên giao tiếp vi xử lý 22-24 25-27 D7-D5 Chân dữ liệu 7-5 Dây là các chân dữ liệu 2 hớng trên giao tiếp vi xử lý 25-29 29-33 D4-D0 Chân dữ liệu 4-0 Dây là các chân dữ liệu 2 hớng trên giao tiếp vi xử lý

30 34 Vss Nguồn vào Nguồn âm(đất)

ST-BUS Output 7 đến 3(các chân ra 3 trạng thái) Đây là các chân cho 8 luồng ra 2048 bit/s.

ST-BUS Output 2 đến 0(các chân ra 3 trạng thái) Đây là các chân cho 8 luồng ra 2048 bit/s.