Kü thuËt PDH
Ghép kênh PDH
Theo tiêu chuẩn của châu Âu các máy ghép kênh bậc cao (từ bậc hai trở lên) đ - ợc ghép từ bốn luồng nhánh (Tributary) tốc độ thấp thành một luồng tổng (Aggregate) tốc độ cao Các luồng nhánh đợc ghép chung vào luồng tổng theo quy tắc ghép xen bit Các luồng nhánh này có thể có tốc độ khác nhau và đợc đồng bộ theo phơng pháp chèn dơng.
Nguyên lý ghép xen bit và chèn dơng:
Nguyên lý ghép kênh của máy ghép kênh bậc hai, bậc ba bậc bốn dựa trên cơ sở khuyến nghị G.742 và G 751 của CCITT.
Các khung chèn của luồng 8 M,34 M đợc chia thành bốn khối Từ đồng bộ khung và từ nghiệp vụ khung là 1111010000DN.Bộ ba bit JS ở các khối 2,3,4,mang thông tin về chỉ thị chèn thông báo cho phía thu Khung chèn của luồng 140M đợc chia thành sáu khối Từ đồng bộ khung và từ nghiệp vụ khung 111110100000DNY1Y2
(Y1-,Y2: Có thể đợc sử dụng để truyền dữ liệu dị bộ bổ sung) Bộ 5 bit JS ở các khối 2,3,4,5,6, mang thông tin về chỉ thị chèn thông báo cho phía thu.
Quyết định về chèn ở phía thu đợc thực hiện theo nguyên tắc đa số , nghĩa là nếu số các số 1 trong bộ 3 bit hay bộ 5 bit JS nói trên thì chiếm đa số thì số chèn.
Khối cuối cùng của khung có 4 bit JT (bit 5 đến bit 8 ) Nếu có yêu cầu chèn thì sẽ có một bit giả đợc đặt vào một trong số các vị trí từ bit JT 5 8 Tuỳ thuộc vào bit chèn cho luồng nhánh 1,2,3,4,.Để thực hiện chèn ngời ta sử dụng các bộ nhớ đệm đàn hồi ES (Elastic Story).
Chức năng xen rẽ luồng PDH
Để thực hiện các chức năng này ngời ta sử dụng các bộ ghép – phân kênh Back to Back, các bộ ghép kênh cấp 2, cấp 3 , cấp 4 nh hình sau:
4 3 2 Level 1 2 3 4 34Mbit/s 8Mbit/s 2Mbit/s 8Mbit/s 34Mbit/s
4 kü THUËT TRUYÒN DÉN SDH
Hình 1.2 Chức năng xen rẽ luồng PDH.
Nhợc điểm của PDH
- Mạng PDH chủ yếu đáp ứng dịch vụ điện thoại Đối với dịch vụ phi thoại mới, yêu cầu dung lợng lớn nh: truyền dữ liệu, truyền hình, mạng ISDN thì mạng PDH khó có thể thực hiện đợc.
- Mạng PDH không linh hoạt trong việc kết nối các luồng tín hiệu:
Ví dụ, khi có nhu cầu rẽ luồng có dung lợng thấp (2Mbit/s) từ một luồng có dung lợng lớn hơn (140Mbit/s), thì việc phân kênh phải qua các cấp trung gian để hạ tốc độ từ cao xuống thấp tơng ứng, cũng nh việc ghép luồng cũng phải trải qua từ cấp thấp đến cấp cao để đạt đợc tốc độ yêu cầu.
- Các thông tin bảo trì không liên tiếp với toàn tuyến mà chỉ đối với từng đoạn tuyến đơn lẻ Thủ tục bảo trì toàn tuyến rất phức tạp.
- Khả năng quản lý và giám sát của mạng PDH kém vì trong khung tín hiệu của các bộ ghép PDH không đủ các byte nghiệp vụ để cung cấp cho điều khiển, quản lý, giám sát và bảo dỡng hệ thống.
-Tốc độ bit của PDH đợc tiêu chuẩn hoá là 140Mbit/s, trong khi đó các tuyến viễn thông quốc tế đòi hỏi phải cung cấp các tốc độ cao hơn cho các dịch vụ băng thông rộng.
-Hệ thống thiết bị không đồng nhất, cha có tiêu chuẩn riêng cho thiết bị đờng dây, các nhà sản xuất chỉ có tiêu chuẩn riêng cho thiết bị của mình.
Kỹ thuật truyền dẫn số đồng bộ SDH
Khái niệm SDH
SDH (Synchronous Digital Hierarchy: Phân cấp số đồng bộ) Là hệ thống truyền dẫn mà tín hiệu ở tất cả các cấp đều đợc đồng bộ bởi cùng một đồng bộ trung tâm.
Hệ thống phân cấp đồng bộ số SDH là một mạng truyền dẫn có khả năng kết hợp đợc tất cả các thiết bị truyền dẫn có tốc độ khác nhau trong hệ
140Mbit/s thống PDH nh là: 1.5; 2; 6; 34; 45; 140 Mbit/s hình1.3 chỉ ra việc truy cập của SDH.
Hình 1.3 Truy nhập mạng truyền dẫn SDH
Thiết bị SDH chỉ có thể truyền các luồng tín hiệu trên đi vào mạng truyền dẫn SDH mà không thể phân kênh chúng Điều này có nghĩa là khi một luồng tín hiệu 140Mbit/s đi vào SDH thì ta không thể tách 1 luồng 2 Mbit/s trực tiếp từ luồng 140 Mbit/s này Để thực hiện chức năng này, tín hiệu 140 Mbit/s cần phải đợc cung cấp các thiết bị 4DME, 3DME và 2DME (Digital Multiplexing Equiment) tơng ứng để tách luồng tín hiệu 2Mbit/s.Dới đây là các khuyến nghị của hệ thống phân cấp số đồng bộ SDH xây dựng theo các chuÈn do CCITT (Consultative Committee on International Telegraphy on Telephony (now renamed ITU-T)) đề xuất:
G.702: Tốc độ bit của các cấp truyền dẫn số.
G.703: Các đặc tính vật lý / diện của các giao diện số.
G.707: Định nghiã các mức SDH chuẩn.
6 kü THUËT TRUYÒN DÉN SDH
G708: Cấu tạo, nguyên lý tạo thành khung cơ bản SDH và giao diện tại nút mạng.
G.709: Cấu trúc ghép kênh SDH.
G.781: Khuyến nghị liên quan đến thiết bị ghép kênh SDH.
G.782: Các đặc điểm chung của thiết bị ghép kênh SDH.
G.783: Đặc điểm của các khối chức năng trong thiết bị ghép kênh SDH.
G.sdxc1: Khuyến nghị liên quan đến nối chéo luồng.
G.sdxc2: Đặc điểm chung của bộ nối chéo luồng SDH.
Gsdxc3: Đặc tính của các khối chức năng của bộ nối chéo luồng SDH.
G.803: Cấu trúc mạng truyền dẫn SDH.
G.825: Điều khiển độ jitter và wander trong mạng SDH.
G.957: Giao diện quang cho thiết bị và hệ thống SDH.
G.958: Các hệ thống truyền dẫn SDH sử dụng sợi quang.
G.sna1: Cấu trúc mạng truyền dẫn SDH.
G.sna2: Truyền dữ liệu trên mạng SDH.
G.81s: Đồng bộ và đồng hồ của SDH.
Ghép kênh SDH
Phân cấp đồng bộ số SDH dựa trên 2 tiêu chuẩn luồng số cơ bản:
Việc ghép kênh đồng bộ đợc thực hiện theo nguyên lý byte xen byte.
Do đó khi tách luồng phải tách các byte dùng cho các mục đích khác ra khỏi luồng số chính: (luồng thông tin) Các chức năng nối chéo và xen rẽ luồng có thể thực hiện trực tiếp mà không cần qua nhiều cấp ghép kênh.
Các đặc điểm của SDH
A Ưu điểm và nhợc điểm.
SDH làm đơn giản hoá mạng lới nhờ việc tách ghép luồng trực tiếp và nối chéo luồng bằng phần mềm.
Mạng SDH tơng thích đợc với tất cả các tín hiệu PDH.
Tốc độ bit trên 140Mbit/s lần đầu tiên đợc chuẩn hoá trên phạm vi toàn thế giới.
Việc truyền dẫn tín hiệu quang đợc tiêu chuẩn hoá tơng thích với các thiết bị với các nhà sản xuất.
Cấu trúc hình khối: Tốc độ bit và cấu trúc khung của cấp cao hơn đợc tạo thành từ tốc độ bit và cấu trúc khung của luồng cơ bản cấp thấp hơn.
Do đó việc tách – ghép luồng thông tin trở nên dễ dàng.
Có trang bị kênh riêng cho giám sát, quản lý, đo thử hoặc điều khiển sử dụng trong việc quản lý mạng.
Tất cả các tín hiệu PDH có tốc độ từ 140Mbit/s trở xuống đều đợc ghép vào khung truyền dẫn cấp thấp STM-1 có tốc độ là 155Mbit/s
Kỹ thuật phức tạp hơn do phải ghi lại sự tơng quan về pha giữa tín hiệu luồng và các Overhead.
Do xuất phát từ Mỹ cho nên tiêu chuẩn tín hiệu không đảm bảo phù hợp với hệ thống tín hiệu theo tiêu chuẩn của hiệp hội bu điện và điện báo Châu ¢u CEPT (Confrence of European Post and Telegraphs) V× vËy khi ghÐp luồng cần một số giao tiếp khác nhau.
Việc sắp xếp theo nguyên lý byte xen byte làm tăng độ dị pha (jitter) so với nguyên lý bit xen bit của PDH.
Đồng hồ phải đợc cung cấp từ ngoài vào.
Thiếu tín hiệu ghép trung gian 8Mbit/s.
Luồng STM-1 chứa tới 63 luồng 2Mbit/s, do đó sẽ thừa dung lợng khi sử dụng mạng SDH ở những nơi dung lợng nhỏ
B.CÊp truyÒn dÉn trong SDH.
Các cấp truyền dẫn trong SDH gọi là các module truyền dẫn STM (Synchronous Transfer Mode ) Đợc trình bày nh bảng sau:
Tốc độ bít Dung lợng Giao diện
3 kênh 45Mbit/s hoặc 1 kênh 140Mbit/s Điện/quang thiết bị đầu cuối. Chó ý: SMA-1 cã cả giao diện điện/quang trong khi SL chỉ có giao diện điện.
8 kü THUËT TRUYÒN DÉN SDH
48 kênh 45Mbit/s hoặc16 kênh140Mbit/
STM-64 9.953.280Mbit/s 4032 luồng 2 Mbit/s hoặc luồng 34Mbit/s hoặc 192 luồng 45
Bảng 1.1 Các đơn vị truyền dẫn STM-N
Kỹ thuật truyền dẫn số đồng bộ PDH
Sắp xếp luồng PDH vào khung SDH
Sắp xếp luồng 140Mbit/s vào container C-4
Luồng PDH 139.264 Mbit/s đa đến phần tử C- 4 Trong khoảng thời gian 125s, C-4 tiếp nhận 2176 byte và bổ xung thêm 164 byte để đạt đợc tốc độ định mức ở đầu ra là 2340 byte/khung Phần tử VC-4 tiếp nhận tải trọng này cộng với 9 byte VC-4 POH Vậy khung tín hiệu 125s của VC-4 chứa
Hình 3.1 Cấu trúc khối của C-4
Do vậy, số bit trong khung C-4 là :
Số bit trong luồng PDH là:
Vì số bit trong luồng PDH là rất ít nên không phải tất cả các bit trong khung C-4 đều đợc dùng để mang thông tin.
Một khung tín hiệu PDH có thể sắp xếp thành một container VC-4 Một VC-4 bao gồm 261 cột, mỗi cột gồm 9 byte C-4 gồm có 9 hàng, mỗi hàng
260 byte Mỗi hàng lại đợc chia thành 20 khối, mỗi khối 13 byte, trong đó 12
Z5: Byte kiểm tra mạng mức thấp.
1 byte 12 byte kü THUËT TRUYÒN DÉN SDH byte mang các bit dữ liệu của luồng 140 Mbit/s, còn lại byte thứ 13 dùng cho mục đích khác và đợc kí hiệu: W, X, Y hoặc Z.
Hình 3.2 Một hàng gồm 20 khối trong C-4
Thành phần của các byte này nh sau:
Z = I I I I I I S R ý nghĩa của các bit trên:
I: Các bit mang thông tin.
C: Bit điều khiển chèn để thông báo bit chèn không cố định trên là bit dữ liệu hay không phải bit dữ liệu Tại đầu thu tín hiệu sẽ dựa vào đó dể xác định đó là bit dữ liêu hay không phải bit dữ liệu Vì có 5 byte X nên có 5 bit C:
C = 0 0 0 0 0 -> bit S là bit thông tin.
R: Các bit để làm đầy (bit độn cố định), đây là trờng hợp chứa các byte chèn cố định dùng để chèn tín hiệu 140 Mbit/s vào trong khung SDH,các bit R sẽ đợc gắn vào vị trí trống không truyền tín hiệu 140 Mbit/s.
Nội dung của bit R cha đợc quy định cụ thể trong các chuẩn hiện nay và nó sẽ đợc tách ra tai đầu thu.
O: Bit OH dùng Overhead phụ.
20 khối 13 byte của C4 VC-4 POH
S: Bit chèn, trong mỗi hàng có 1 bit S dùng để chèn (gọi là bit chèn không cố định), bit này đợc dùng hoặc không đợc dùng nh một bit dữ liệu nhằm để khắc phục sự sai lệch tần giữa hệ thống SDH và PDH.
Tốc độ các bit I trong C-4 (tốc độ hữu ích ) là
( 96 bits I x 20 khối +14bit I/hàng) x 9 hàng x 8000(lần/s) = 139,248(Mbit/s). Tốc độ 139,248 nhỏ hơn tốc độ nhánh là 139,264 Mbit/s.Do đó phải chèn thêm mỗi dòng1 bít S với tốc dộ chèn tối đa nh sau:
Vậy tốc độ bit trong C-4 tối đa bây giờ là:
Nhóm các 5 bit C điều khiển chèn trong mỗi dòng đợc sử dụng để điều khiÓn bit S:
Nếu C = 00000 thì S là bit thông tin(không chèn).
Nếu C = 11111 thì S là bit chèn.
Sở dĩ điều khiển chèn cần 5 bit là để tránh trờng hợp do tác động của nhiễu gây nên lỗi bit, nếu có tác động của nhiễu thì tối thiểu vẫn còn 3 bit đúng mang thông tin chèn hoặc không chèn Lúc đó, đầu thu vẫn nhận biết theo luật số đông để xử lý Giá trị của S là khi bit chèn không quy định cụ thể, có thể là bit 0 hoặc 1 luồng tín hiệu 140Mbit/s sau khi đợc bố trí vào trong C-
4 sẽ đợc cộng thêm từ mào đầu POH tạo thành VC-4 Sau đó VC-4 lại đợc cộng thêm AU-4 PTR tạo thành AU-4 AU-4 kết hợp với SOH tạo nên khung truyÒn dÉn STM-1
I= In fo rm at io n b it= 34 ,3 34 M b it/ s
Ju sti fic at io n in d ic at or = R R R R R R R R = S tu fin g C = R R R R R R C 1 C 2
S 1 v à S 2 : J u s tif ic a tio n o p p tu n ity P O H 8 4 c ộ t x 1 b y te
T i kü THUËT TRUYÒN DÉN SDH
Hình 3.3 Sắp xếp tín hiệu 140Mbit/s vào VC-4
3.2 Sắp xếp nhánh 34 Mbit/s vào Container C-3.
I= In fo rm at io n b it= 34 ,3 34 M b it/ s A = R R R R R R R R
B = S 2 I I I I I I I 2 : J u s tif ic a tio n o p p tu n ity kü THUËT TRUYÒN DÉN SDH
Hình 3.4 Cấu trúc ghép luồng 34 Mbit/s vào khung C-3
Theo (hình 3.4), khung C-3 gồm 9 hàng, mỗi hàng chứa 84byte và cứ 3 hàng tạo thành 1 nhóm và trong mỗi hàng có 4byte trong đó ngời ta dùng 3byte để truyền dữ liệu (tín hiệu 34Mbit/s) còn 1byte để truyền dữ liệu X, C,
A, B, cã cÊu tróc nh sau:
B = S2 I I I I I I I ý nghĩa các bit nh sau
* R là bit làm đầy (trong trờng hợp này là bit nhồi cố định).
* S1,S2 và C1, C2 là bit đồng chỉnh Trong mỗi nhóm 3 hàng có 2 bit S1,S1 dùng để đồng chỉnh( gọi là các bit đồng chỉnh không cố định ) Ngòi ta dùng các bit này để khắc phục sự sai lệch tần số giữa hệ thống PDH và hệ thống SDH Đối với mỗi nhóm bit đồng chỉnh ngời ta dùng 5 bit khác là C1, C2 trong nhóm 3 hàng đó để thông báo bit đồng chỉnh trên là bit nhồi đồng.Tại đầu thu, các bit điều khiển nhồi sẽ đợc tách ra để xác định chức năng các bit t- ơng ứng
Một container C-3 gồm 9 hàng x 84byte có độ dài khung 125 s.
Số bit trong một container C-3 là:
Tốc độ bit của C-3 là:
34.368 Mbit/s kü THUËT TRUYÒN DÉN SDH
Tốc độ luồng PDH là: 34.368 Mbit/s.vậy tốc độ này nhỏ hơn nhiều so với tốc độ bit của C-3 nên không phải toàn bộ các byte trong C-3 đều đợc sử dụng để mang thông tin.
Số bit thông tin I trong 3 nhóm T1,T2,T3 là:
((59 ng¨n x 3 I byte) +1byte ) +7 bit trong byte B = 1431 bit
Tốc độ bit thông tin I trong C-3 là:
Vì tốc độ này còn nhỏ hơn tốc độ của tín hiệu PDH 34,368 Mbit/s nên phải dùng thêm các bit đệm S.
Tốc độ bit đệm S cực đại là : ( 3 lần bit S1 và S2 )
2 x 3 x 8000 lÇn/s H Kbit/s Vậy tốc độ bit thông tin cực đại của C-3:
34.344 Mbit/s +0.0048 Mbit/s = 34.392 Mbit/s Luồng PDH 34.368 Mbit/s đã đợc sắp xếp vào C-3 bằng kỹ thuật chèn bit dơng.
Do có sự cân chỉnh, SDH có thể tải đợc tín hiệu có mức tốc độ bit từ
Sau khi C-3 đợc tạo thành, nó sẽ đợc cộng thêm 1byte POH và trở thành VC-
3, sau đó đợc gắn thêm 1byte con trỏ TU để tạo nên TU-3
TU-3 sẽ đợc ghép vào khung VC-4, sau đó kết hợp với con trỏ AU trở thành AU-4 và cuối cùng đợc ghép vào khung truyền dẫn STM-1.
3.3 Sắp xếp luồng 2Mbit/s vào Container C-3.
Ngời ta bố trí luồng 2 Mbit/s vào trong C-12 và các phơng pháp đợc bố trí nh sau:
Không đồng bộ: tín hiệu 2 Mbit/s không đợc đòng bộ với tín hiệu SDH. Đồng bộ bít: tín hiệu 2 Mbit/s sẽ đơc đồng bộ với tín nhiệu SDH Khung truyền dẫn 2 Mbit/s sẽ đợc đồng bộ với tín hiệu SDH. Đồng bộ byte: cả tốc độ và khung truyền dẫn của tín hiệu 2 Mbit/s đều đợc đồng bộ với tín hiệuSDH.
Ngoài ra còn có 2 kiểu hoạt động sau:
- Kiểu nổi ( Floating mode ):tín hiệu 2 Mbit/s đợc thả nổi trong VC- Để xác định số bit đợc đợc sử dụng để mang thông tin trong C-3, C-3 đ- ợc chia làm 3 nhóm T1, T2, T3 có cấu trúc nh nhau, mỗi nhóm gồm 3 hàng x
S1 và S2 chèn tối đa =4 kbit/s
4, điểm bắt đầu của tín hiệu đợc xác định bởi con trỏ.
- Kiểu chốt(Locked mode): tín hiệu nhánh 2Mbit/s đợc chốt trong VC-4, điểm bắt đầu của tín hiệu đợc cố định trong VC-4, trờng hợp này không cần sử dụng con trỏ. a Phơng pháp sắp xếp không đồng bộ và đồng bộ byte theo kiểu Floating
Nhánh 2Mbit/s có thể là loại có cấu trúc (đợc tổ chức thành các khung) hoặc là loại không có cấu trúc Do sự khác biệt này dẫn đến 2 phơng pháp sắp xếp nhánh 2 Mbit/s vào container C-12.
Sắp xếp luồng 2Mbít/s vào container C-12
kü THUËT TRUYÒN DÉN SDH
Hoạt động của con trỏ
Các phơng pháp đồng chỉnh
Có ba phơng pháp đồng chỉnh: *Đồng chỉnh dơng ( Positive Justification ).
*Đồng chỉnh âm ( Negative Justìfication ).
*Đồng chỉnh zero ( Null Justification ).
Khi tốc độ của VC-4 là thấp hơn tốc độ của khung truyền dẫn (có nhghĩa là lúc đó khung truyền dẫn đã đợc tạo ra nhng dữ liệu của VC-4 cha có) để bù lại VC-4 sẽ đợc bắt đầu ở vị trí chậm hơn 3 byte trong khung truyền dẫn tơng ứng ta gọi đó là
4 1 đồng chỉnh dơng Trong khung truyền dẫn SDH lúc này sẽ có 3 byte không đợc sử dụng (để trống) Đó là các byte ngay sau con trỏ AU-4 trong phần SOH.
Do thời gian truyền 1 byte là 0.65s cho nên thời gian trể là; 3 x 0.65 2s. Nguyên lý đồng chỉnh dơng đợc mô tả nh hình 4.1.a
Tơng tự nh đồng chỉnh dơng khi tốc độ của VC-4 cao hơn tốc độ của khung truyền dẫn ( nghĩa là phần dữ liệu VC-4 đã tạo xong mà cha tạo đợc khung truyền dẫn ) thì lúc này VC-4 sẽ bắt đầu tại vị trí sớm hơn 3byte so với khung truyền dẫn t ơng ứng 3byte đó sẽ chiếm vị trí trống của 3 byte H3 trong phần con trỏ AU-4 và tất cả dữ lệu đều đợc dịch lên sớm hơn 3 byte về phía con trỏ AU-4 Gía trị của con trỏ lúc này giảm đi 1 gọi là đồng chỉnh âm
Vì thời gian truyền 1 byte là 0.65 s nên thời gian truyền sớm hơn là:
3 x 0.65 2 s Nguyên lý đồng chỉnh âm đợc trình bày trong (hình 4.1.b.)
Khung n+3 a Đồng chỉnh dơng b Đồng chỉnh âm
Hình 4.1 Qúa trình đồng chỉn âm và đồng chỉnh dơng.
Trong đó: PT (n) : Con trỏ có giá trị n
A: 3byte đợc sử dụng trong trờng hợp nhồi âm.
B : 3 byte đợc sử dụng trong trờng hợp nhồi dong.
4 2 kü THUËT TRUYÒN DÉN SDH
Khi các đa vào khung truyền dẫn cấp cao hơn mà không xẩy ra sự sai lệch về pha cũng nh tần số thì không xẩy ra đồng chỉnh nào ta gọi đó là đồng chỉnh zero (con trỏ trớc và sau khi đồng chỉnh có cùng một giá trị )
Hình 4.2 Mô tả hoạt động đồng chỉnh zero.
Phân loại con trỏ … 50 1 AU con trá
Có hai loại con trỏ là: con trỏ AU và con trỏ TU
Con trỏ AU có thể đợc chia làm hai loại là: con trỏ AU-4 và con trỏ AU-3.
Các con trỏ này cho phép các VC-n đồng bộ về pha và tần số với các khung AU-n t - ơng ứng.
Các container sau có thể đợc ghép trực tiếp vào khung STM-1:
1 x VC-4 thông qua con trỏ AU-4
3 x VC-3 thông qua co trỏ AU-3.
Con trỏ AU-43 đợc ký hiệu là AU-31 PTR và AU-32 PTR.
Các con trỏ AU đặt trong vùng A hoặc B hoặc cả 2 vùng Avà B trong khung STM-1 nh quy định trong bảng sau:
AU Vị trí của con trỏ AU
1 Con trá AU-4 PTR. a Cấu tạo của con trỏ AU-4 PTR
AU-4 PTR cho phép hiệu chỉnh thích hợp vị trí bắt đầu của VC bậc cao trong khung AU.
Hình 4.3 Cấu trúc của con trỏ AU-4
AU-4 PTR chiếm 9 byte đầu đầu tiên của hàng thứ 4 trong khung STM-
1 nh trong ( hình 4.3.)trong đó:
- H1, H2: hai byte chứa giá trị của con trỏ.
- H3: Đợc dùng mỗi khi có hoạt động chèn âm.
- Y1 = 1001SS11 (các bit S không đợc chỉ ra)
- Byte 1: Có các bit đều bằng 1.
Gía trị của con trỏ và quá trình đồng chỉnh phụ thuộc vào các byte H1,H2,H3 Cấu trúc của các byte này nh sau:
Hình 4.4 Cấu trúc của các byte H1,H2,H3 b ý nghĩa các bit:
-Các bits N(NDF: New Data Flag): Cờ dữ liệu mới dùng để định vị
VC, để thông báo có dữ liệu vào.Thông báo này sẽ có giá trị sau khi nhận đợc
3 lần liên tiếp Khi cấu trúc 4 bits thay đổi thì giá trị của con trỏ cũng thay đổi.
NDF có hai trạng thái:
Tích cực: còn gọi là trạng thái hoạt động Khi đó ít nhất 3 trong 4 bits của NDF phù hợp với chuỗi 4 bits “1001”.Lúc đó giá trị con trỏ PTR thay đổi do tác động ngẫu nhiên.
Không tích cực: còn gọi là trạng thái bình thờng Khi đó ít nhất 3 trong
4 bits của cờ NDF phù hợp với chuỗi 4bits “0110”.
Lúc đó giá trị Pointer thể hiện pha của trờng tin.
Với các giá trị khác, NDF là không hợp lệ.
-Các bit S (Style): Để nhận dạng con trỏ,giá trị của hai bit S trong từng trờng hợp nh sau:
Giá trị SS Loại AU/TU
H1 Y Y H2 “1” “1” H3 H3 H3 kü THUËT TRUYÒN DÉN SDH
- Bit D (Decrement ): Các bit giảm
Các giá trị của AU – 4 PTR:
Giá trị của AU-4 PTR là một số nhị phân để chỉ thị khoảng cách giữa AU-4PTR và byte VC-4 trong khung STM-1.Pham vi chỉ thị củaAU – 4PTR đợc biểu diễn trong (hình 4.5)
Hình 4.5 Phạm vi chỉ thị của con trỏ AU-4
Khung VC-4 trên đợc chia thành 783 nhóm, mỗi nhóm 3bytes (vì tổng số byte là 261 * 9 = 2349 bytes ) Mỗi vị trí nhóm trong VC -4 đều có thể là điểm bắt đầu, do đó cũng là vị trí mà con trỏ có thể chỉ đến Giá trị con trỏ chính là bằng địa chỉ mà con trỏ chỉ đến (từ 0 đén728).
Số giá trị con trỏ là:
2349 : 3 = 783 Vậy giá trị con trỏ AU- 4 là một số nhị phân trong khoảng từ 0 đến 782 (thËp ph©n).
Cấu trúc các byte của AU- 4PTR
Hoạt động của AU-4 PTR khi chèn:
Khung 3 Giá trị con trỏ(n)
Giá trị con trỏ bit D Chèn âm vào các byte H3 đảo
Ta xét hai tròng hợp sau trong thời hạn một đa khung 500às có4 khung.
(Hình 4.6.) Hoạt động của AU-4PTR khi chèn âm.
(Hình 4.7.) Hoạt động của AU-4PTR khi chèn dơng.
- Khung 1 thể hiện trạng thái hoạt động bình thòng và giả thiết byte đầu tiên của VC-4 đợc xếp vào vị trí mang số thứ tự n,vậy giá trị con trỏ trong khung này bằng n.
- Khung 2, tải trọng của VC-4 vẫn không thay đổi tức byte đầu tiên của VC-4 cũng đợc xếp vào vị trí n, nh vậy giá trị con trỏ trong khung này cũng bằng n.
- Khung 3 có yêu cầu chèn:
+ Nếu có nhu cầu chèn âm thì trong khung thứ 3 các bit D đợc đảo. Liền sau đó các byte tải trọng của VC-4 chiếm vị trí các byte H3 (các byte H3 đã bị xoá) Ta thấy so với hoạt động bình thờng
Hình 4.6 Hoat động của AU-4 PTR khi chèn âm thì các byte tải trọng của VC-4 đã dồn sang phía trái và byte đầu tiên của VC-
4 bây giờ đợc sắp xếp vào vị trí n-1
Khung 3 Giá trị con trỏ(n)
Giá trị con trỏ bit I đảo
4 kü THUËT TRUYÒN DÉN SDH
+ Nếu có nhu cầu chèn dơng thì các bit I trong các byte H1, H2 đợc đảo Liền ngay sau đó chèn thêm 3 byte mang thông tin giả, sát ngay sau byte H3 Ta thấy các byte tải trọng của VC-4 đã dồn
Hình 4.7 Hoat động của AU-4 PTR khi chèn dơng
Con trỏ AU-3 ký hiệu là : AU-31 PTR và AU-32 PTR. a.AU -31PTR:
Mỗi con trỏ dành cho một VC -31 Trong khung STM-1, trờng tin của 3 x VC-31 phải có 3x AU-31PTR, AU-31PTR của VC-31 nào thì chỉ thị khoảng cách từ byte H3 của nó đến byte đầu tiên của VC-31 đó Phạm vi chỉ thị của AU-31PTR đợc biểu diễn trong (hình 4.8), 4 con trỏ AU-31 riêng rẽ chiếm từng bộ 3 byte H1, H2, H3, việc đánh giá chỉ thị của AU-31PTR trong tải trọng của STM-1 đợc thực hiện theo từng nhóm 4 bytes liên tiếp.
2 byte NPI: 1 0 0 1 S S 1 1 và 1 1 1 0 0 0 0 0 (Bit S không đợc xác định).
“1” : byte có các bits đều bằng 1.
1 9 kü THUËT TRUYÒN DÉN SDH
Hình 4.8: Phạm vi chỉ thị của AU-31PTR b Giá trị của AU-32 PTR:
Trong STM-1 có 3 con trỏ AU-32, mỗi con trỏ AU-32 là sự kết hợp các byte H1, H2, H3, riêng của nó nh ( hình 4.9 ) dới đây:
H1 H1 H1 H2 H2 H2 H3 H3 H3 kü THUËT TRUYÒN DÉN SDH
Hình 4.9: Phạm vi chỉ thị của AU -32 PTR
Các byte H1, H2, H3 đầu tiên thuộc về con trỏ AU-32 đầu tiên, các byte thứ hai thuộc về con trỏ AU-32 thứ hai và các byte thứ 3 thuộc về con trỏ AU-32 thứ ba Hoạt động của mỗi AU-32PTR độc lập với nhau.
4.2.2.Con trá TU (TU-PTR)
Con trỏ TU đợc xét theo 2 loại:
Con trỏ TU-1n và TU-2
Có hai kiểu TU-3PTR là: TU-31PTR và TU-32PTR a.Con trá TU-32PTR
Hình 4.10 Phạm vi chỉ thị của TU-32 PTR
Ba con trỏ TU-32 riêng biệt đợc chứa trong 3 bộ 3 byte H1, H2, H3 tách biệt nh trong ( hình 4.10 ).
Cấu trúc của TU-32PTR nh sau:
Hình 4.11 Phạm vi chỉ thị của TU-31 PTR
Giá trị của con trỏ TU-3PTR.
Giá trị của con trỏ TU-3PTR đợc chứa trong byte H1 và H2, trong hai byte này giá trị của con trỏ đợc chứa trong 10 bits cuối cùng (từ bit 7 đến bit
Giá trị của con trỏ TU-32 là số nhị phân trong phạm vi từ 0 đến 764 (thập phân), giá trị này chỉ ra khoảng cách giữa con trỏ và byte đầu tiên của VC-32.
Giá trị của con trỏ TU-31 là số nhị phân trong khoảng từ 0 đến 581 (thập phân), giá trị này chỉ ra khoảng cách giữa con trỏ và byte đầu tiên của VC-31.
2 Con trỏ TU-1n và TU-2:
V1,V2 là giá trị địa chỉ của con trỏ thông báo địa chỉ của POH
Byte con trỏ động dùng trong tr ờng hợp chèn
V1 V2 kü THUËT TRUYÒN DÉN SDH
TU - 2 PTR Các TU-1 và TU-2 PTR dùng để đồng bộ các VC-1 và VC-2 vào trong một khung VC cấp cao hơn (VC-3 hoặc VC-4) về cả pha và tần số Các con trỏ đợc bố trí trong một đa khung 500s gồm 4 khung Đầu khung thứ nhất đặt byte con trỏ V1, đầu khung thứ hai đặt byte con trỏ V2, đầu khung thứ ba đặt byte con trỏ V3 và đầu khung thứ t là byte dự trữ V4.
Các VC-1 hoặc VC-2 đợc truyền đi theo từng đa khung trong thời gian 125às V1, V2 và V3 là 3 bytes con trỏ đợc truyền đi theo trong 3 khung
Cấu trúc của TU-1X và TU-2PTR đợc biểu diễn trong (hình 4.10)
Hình 4.12.Cấu trúc của con trỏ TU-1X và TU-2 PTR
Cấu trúc của byte con trỏ V1, V2:
N: (New data flag ): thông báo có dữ liệu mới vào.
Có dữ liệu mới : N N N N = 1 0 0 1 Không có dữ liệu mới : N N N N = 0 1 1 0
I, D: Các thông báo bit chèn.
SS: Xác định các loại TU.
SS Loại con trỏ Khoảng cách
Khi hoạt động bình thờng thì giá trị con trỏ chỉ thị khoảng cách từ byte
V2 đến byte đầu tiên của payload VC trong đa khung TU (tức trong khung thứ hai của đa khung).
Phơng pháp đánh số các byte dữ liệu
Cách đánh số trên các byte dữ liệu phụ thuộc vào thành phần cấu tạo nên khung nhằm mục đích xác định vị trí các dữ liệu riêng rẽ và phục vụ cho hoạt động của con trỏ Trong cấu trúc của con trỏ các bit D và I sẽ chứa các con số này để thông báo vị trí bắt đầu của VC, tức là vị trí của POH trong VC này Vì tổng cộng có 10 bit D và I nên có thể đánh số đợc 1023 vị trí Tuy nhiên ta chỉ dùng đến 782 vị trí.
107 Chèn d ơng kü THUËT TRUYÒN DÉN SDH
Hình 4.13 Đánh số trên TU-3
Quy tắc đánh số vị trí các byte trong đa khung TU bậc thấp
- Byte mang sè 0 xÕp liÒn sau byte V2
- Byte mang số thứ tự cao nhất xếp liền trớc byte V2 (tức cuối khung thứ nhất trong đa khung).
- Khi có yêu cầu chèn dơng thì bit I trong V1 và V2 bị đảo, ngay sau đó chèn thêm một byte mang thông tin giả sát sau byte V3 Khi kết thúc tác động chèn dơng, giá trị con trỏ tăng thêm một đơn vị so với khi hoạt động bình th- êng.
- Khi có yêu cầu chèn âm thì bit D trong V1 và V2 bị đảo, một byte tr- ờng tin của VC đợc xếp vào vị trí của byte V3 Kết thúc tác động chèn âm, giá trị con trỏ giảm đi một đơn vị.
Hình 4.14 Hoạt động của TU-1/TU-2 PTR khi chèn
Thiết bị SDH, cấu trúc mạng và các chế độ bảo vệ
Thiết bị SDH
Trong hệ thống SDH các thiết bị đợc sử dụng gọi là các phần tử mạng
Các phần tử mạng đợc điều khiển mạng điều hành SMN (SDH Management Network)
Dới đây là một tuyến quang đơn giản trong mạng truyền dẫn SDH
1 Thiết bị đầu cuối (LT - Line terminal ):
LT là một thành phần có nhiệm vụ ghép các luồng nhánh PDH để tạo thành tín hiệu SDH hoặc ghép các tín hiệu SDH có tốc độ thấp thành các tín hiệu SDH tốc độ cao hơn, sau đó biến đổi thành một luồng tín hiệu quang thích hợp để truyền đi và ngợc lại LT cũng sẽ biến đổi từ một luồng tín hiệu
STM-N víi M
