IEC 62258 1 Edition 2 0 2009 04 INTERNATIONAL STANDARD NORME INTERNATIONALE Semiconductor die products – Part 1 Procurement and use Produits de puces de semiconducteurs – Partie 1 Approvisionnement et[.]
IEC 62258-1 ® Edition 2.0 2009-04 INTERNATIONAL STANDARD Semiconductor die products – Part 1: Procurement and use IEC 62258-1:2009 Produits de puces de semiconducteurs – Partie 1: Approvisionnement et utilisation LICENSED TO MECON Limited - RANCHI/BANGALORE FOR INTERNAL USE AT THIS LOCATION ONLY, SUPPLIED BY BOOK SUPPLY BUREAU NORME INTERNATIONALE THIS PUBLICATION IS COPYRIGHT PROTECTED Copyright © 2009 IEC, Geneva, Switzerland All rights reserved Unless otherwise specified, no part of this publication may be reproduced or utilized in any form or by any means, electronic or mechanical, including photocopying and microfilm, without permission in writing from either IEC or IEC's member National Committee in the country of the requester If you have any questions about IEC copyright or have an enquiry about obtaining additional rights to this publication, please contact the address below or your local IEC member National Committee for further information Droits de reproduction réservés Sauf indication contraire, aucune partie de cette publication ne peut être reproduite ni utilisée sous quelque forme que ce soit et par aucun procédé, électronique ou mécanique, y compris la photocopie et les microfilms, sans l'accord écrit de la CEI ou du Comité national de la CEI du pays du demandeur Si vous avez des questions sur le copyright de la CEI ou si vous désirez obtenir des droits supplémentaires sur cette publication, utilisez les coordonnées ci-après ou contactez le Comité national de la CEI de votre pays de résidence About the IEC The International Electrotechnical Commission (IEC) is the leading global organization that prepares and publishes International Standards for all electrical, electronic and related technologies About IEC publications The technical content of IEC publications is kept under constant review by the IEC Please make sure that you have the latest edition, a corrigenda or an amendment might have been published Catalogue of IEC publications: www.iec.ch/searchpub The IEC on-line Catalogue enables you to search by a variety of criteria (reference number, text, technical committee,…) It also gives information on projects, withdrawn and replaced publications IEC Just Published: www.iec.ch/online_news/justpub Stay up to date on all new IEC publications Just Published details twice a month all new publications released Available on-line and also by email Electropedia: www.electropedia.org The world's leading online dictionary of electronic and electrical terms containing more than 20 000 terms and definitions in English and French, with equivalent terms in additional languages Also known as the International Electrotechnical Vocabulary online Customer Service Centre: www.iec.ch/webstore/custserv If you wish to give us your feedback on this publication or need further assistance, please visit the Customer Service Centre FAQ or contact us: Email: csc@iec.ch Tel.: +41 22 919 02 11 Fax: +41 22 919 03 00 A propos de la CEI La Commission Electrotechnique Internationale (CEI) est la première organisation mondiale qui élabore et publie des normes internationales pour tout ce qui a trait l'électricité, l'électronique et aux technologies apparentées A propos des publications CEI Le contenu technique des publications de la CEI est constamment revu Veuillez vous assurer que vous possédez l’édition la plus récente, un corrigendum ou amendement peut avoir été publié Catalogue des publications de la CEI: www.iec.ch/searchpub/cur_fut-f.htm Le Catalogue en-ligne de la CEI vous permet d’effectuer des recherches en utilisant différents critères (numéro de référence, texte, comité d’études,…) Il donne aussi des informations sur les projets et les publications retirées ou remplacées Just Published CEI: www.iec.ch/online_news/justpub Restez informé sur les nouvelles publications de la CEI Just Published détaille deux fois par mois les nouvelles publications parues Disponible en-ligne et aussi par email Electropedia: www.electropedia.org Le premier dictionnaire en ligne au monde de termes électroniques et électriques Il contient plus de 20 000 termes et dộfinitions en anglais et en franỗais, ainsi que les termes équivalents dans les langues additionnelles Egalement appelé Vocabulaire Electrotechnique International en ligne Service Clients: www.iec.ch/webstore/custserv/custserv_entry-f.htm Si vous désirez nous donner des commentaires sur cette publication ou si vous avez des questions, visitez le FAQ du Service clients ou contactez-nous: Email: csc@iec.ch Tél.: +41 22 919 02 11 Fax: +41 22 919 03 00 LICENSED TO MECON Limited - RANCHI/BANGALORE FOR INTERNAL USE AT THIS LOCATION ONLY, SUPPLIED BY BOOK SUPPLY BUREAU IEC Central Office 3, rue de Varembé CH-1211 Geneva 20 Switzerland Email: inmail@iec.ch Web: www.iec.ch IEC 62258-1 ® Edition 2.0 2009-04 INTERNATIONAL STANDARD LICENSED TO MECON Limited - RANCHI/BANGALORE FOR INTERNAL USE AT THIS LOCATION ONLY, SUPPLIED BY BOOK SUPPLY BUREAU NORME INTERNATIONALE Semiconductor die products – Part 1: Procurement and use Produits de puces de semiconducteurs – Partie : Approvisionnement et utilisation INTERNATIONAL ELECTROTECHNICAL COMMISSION COMMISSION ELECTROTECHNIQUE INTERNATIONALE PRICE CODE CODE PRIX ICS 31.080.99 ® Registered trademark of the International Electrotechnical Commission Marque déposée de la Commission Electrotechnique Internationale X ISBN 2-8318-1036-7 –2– 62258-1 © IEC:2009 CONTENTS FOREWORD INTRODUCTION .7 Scope .8 Normative references Terms and definitions .9 3.1 Basic definitions 3.2 General terminology 10 3.3 Semiconductor manufacturing and interconnection terminology 12 General requirements 13 Data exchange 13 Requirements for all devices 14 6.1 Data package 14 6.1.1 General 14 6.1.2 Information source 14 6.1.3 Data version 14 6.1.4 Data exchange formats 14 6.2 Identity and source 14 6.2.1 General 14 6.2.2 Type number 14 6.2.3 Manufacturer 14 6.2.4 Supplier 14 6.2.5 Signature 14 6.3 Function 14 6.4 Physical characteristics 15 6.4.1 Semiconductor material 15 6.4.2 Technology 15 6.5 Ratings and limiting conditions 15 6.5.1 Power dissipation 15 6.5.2 Operating temperature 15 6.6 Connectivity 15 6.6.1 General 15 6.6.2 Terminal count 15 6.6.3 Terminal information 15 6.6.4 Permutability 16 6.7 Documentation 16 6.8 Form of supply 16 6.8.1 Physical form 16 6.8.2 Packing 16 6.9 Simulation and modelling 16 6.9.1 General 16 6.9.2 Electrical modelling and simulation 16 6.9.3 Thermal data and modelling 16 Requirements for bare die and wafers with or without connection structures 17 7.1 7.2 General 17 Identity 17 7.2.1 General 17 LICENSED TO MECON Limited - RANCHI/BANGALORE FOR INTERNAL USE AT THIS LOCATION ONLY, SUPPLIED BY BOOK SUPPLY BUREAU 62258-1 © IEC:2009 –3– 8.1 General 19 8.2 Number of terminals 19 8.3 Terminal position 19 8.4 Terminal shape and size 20 8.5 Device size 20 8.6 Seated height 20 8.7 Encapsulation material 20 8.8 Moisture sensitivity 20 8.9 Package style code 20 8.10 Outline drawing 20 Quality, test and reliability 21 9.1 9.2 9.3 9.4 9.5 9.6 9.7 General 21 Outgoing quality level 21 9.2.1 Value 21 9.2.2 Description 21 Electrical parameters specified 21 Compliance to standards 21 Additional device screening 21 Product status 21 Testability features 21 LICENSED TO MECON Limited - RANCHI/BANGALORE FOR INTERNAL USE AT THIS LOCATION ONLY, SUPPLIED BY BOOK SUPPLY BUREAU 7.2.2 Die name 17 7.2.3 Die version 17 7.3 Materials 17 7.3.1 Substrate material 17 7.3.2 Substrate connection 17 7.3.3 Backside detail 17 7.3.4 Passivation material 17 7.3.5 Metallisation 17 7.3.6 Terminal material 17 7.3.7 Terminal structure 18 7.3.8 Vias 18 7.4 Geometry 18 7.4.1 General 18 7.4.2 Units of measurement 18 7.4.3 Geometric view 18 7.4.4 Die size 18 7.4.5 Die thickness 18 7.4.6 Dimension tolerances 18 7.4.7 Geometric origin 18 7.4.8 Terminal shape and size 18 7.4.9 Die fiducials 19 7.4.10 Die picture 19 7.5 Wafer data 19 7.5.1 General 19 7.5.2 Wafer size 19 7.5.3 Wafer index 19 7.5.4 Wafer die count and step size 19 7.5.5 Wafer reticules 19 Minimally-packaged devices 19 –4– 62258-1 © IEC:2009 9.8 9.9 Additional test requirements 21 Reliability 22 9.9.1 Reliability estimate 22 9.9.2 Reliability calculation 22 10 Handling and packing 22 11.1 General 24 11.2 Storage duration and conditions 24 11.3 Long-term storage 24 11.4 Storage limitations 24 12 Assembly 25 12.1 12.2 12.3 12.4 General 25 Attach methods and materials 25 Bonding method and materials 25 Attachment limitations 25 12.4.1 General 25 12.4.2 Temperature/time profile 25 12.5 Process limitations 25 Annex A (informative) Terminology 26 Annex B (informative) Acronyms 36 Bibliography 43 LICENSED TO MECON Limited - RANCHI/BANGALORE FOR INTERNAL USE AT THIS LOCATION ONLY, SUPPLIED BY BOOK SUPPLY BUREAU 10.1 General requirements for all devices 22 10.1.1 General 22 10.1.2 Customer part number 22 10.1.3 Type number 23 10.1.4 Supplier 23 10.1.5 Manufacturer 23 10.1.6 Traceability 23 10.1.7 Quantity 23 10.1.8 ESD sensitivity 23 10.1.9 Requirements for environmental protection 23 10.2 Specific requirement for bare die or wafers – mask version 23 10.3 Specific requirement for wafers – wafer map 23 10.4 Special item requirements 23 10.4.1 General 23 10.4.2 Special protection requirements 24 10.4.3 Unencapsulated die warning label 24 10.4.4 Toxic material warning 24 10.4.5 Fragile components warning 24 10.4.6 ESD sensitivity warning 24 11 Storage 24 62258-1 © IEC:2009 –5– INTERNATIONAL ELECTROTECHNICAL COMMISSION SEMICONDUCTOR DIE PRODUCTS – Part 1: Procurement and use FOREWORD 2) The formal decisions or agreements of IEC on technical matters express, as nearly as possible, an international consensus of opinion on the relevant subjects since each technical committee has representation from all interested IEC National Committees 3) IEC Publications have the form of recommendations for international use and are accepted by IEC National Committees in that sense While all reasonable efforts are made to ensure that the technical content of IEC Publications is accurate, IEC cannot be held responsible for the way in which they are used or for any misinterpretation by any end user 4) In order to promote international uniformity, IEC National Committees undertake to apply IEC Publications transparently to the maximum extent possible in their national and regional publications Any divergence between any IEC Publication and the corresponding national or regional publication shall be clearly indicated in the latter 5) IEC provides no marking procedure to indicate its approval and cannot be rendered responsible for any equipment declared to be in conformity with an IEC Publication 6) All users should ensure that they have the latest edition of this publication 7) No liability shall attach to IEC or its directors, employees, servants or agents including individual experts and members of its technical committees and IEC National Committees for any personal injury, property damage or other damage of any nature whatsoever, whether direct or indirect, or for costs (including legal fees) and expenses arising out of the publication, use of, or reliance upon, this IEC Publication or any other IEC Publications 8) Attention is drawn to the Normative references cited in this publication Use of the referenced publications is indispensable for the correct application of this publication 9) Attention is drawn to the possibility that some of the elements of this IEC Publication may be the subject of patent rights IEC shall not be held responsible for identifying any or all such patent rights International Standard IEC 62258-1 has been prepared by IEC technical committee 47: Semiconductor devices This second edition cancels and replaces the first edition published in 2005, and constitutes a technical revision The main changes that have been introduced in this issue have been to ensure consistency across all parts of the standard The ordering of the subclauses, particularly in Clause 6, has been changed to be more logical and the text of some of the requirements has been amended to add requirements on further information as covered by IEC/TR 62258-4, IEC/TR 62258-7 and IEC/TR 62258-8 New requirements include information on permutability of terminals and functional elements (6.6.4) and moisture sensitivity for partially encapsulated devices (8.8) LICENSED TO MECON Limited - RANCHI/BANGALORE FOR INTERNAL USE AT THIS LOCATION ONLY, SUPPLIED BY BOOK SUPPLY BUREAU 1) The International Electrotechnical Commission (IEC) is a worldwide organization for standardization comprising all national electrotechnical committees (IEC National Committees) The object of IEC is to promote international co-operation on all questions concerning standardization in the electrical and electronic fields To this end and in addition to other activities, IEC publishes International Standards, Technical Specifications, Technical Reports, Publicly Available Specifications (PAS) and Guides (hereafter referred to as “IEC Publication(s)”) Their preparation is entrusted to technical committees; any IEC National Committee interested in the subject dealt with may participate in this preparatory work International, governmental and nongovernmental organizations liaising with the IEC also participate in this preparation IEC collaborates closely with the International Organization for Standardization (ISO) in accordance with conditions determined by agreement between the two organizations 62258-1 © IEC:2009 –6– The text of this standard is based on the following documents: CDV Report on voting 47/1974/CDV 47/2004/RVC Full information on the voting for the approval of this standard can be found in the report on voting indicated in the above table This publication has been drafted in accordance with the ISO/IEC Directives, Part A list of all the parts in the IEC 62258 series, under the general title Semiconductor die products, can be found on the IEC website • • • • reconfirmed, withdrawn, replaced by a revised edition, or amended LICENSED TO MECON Limited - RANCHI/BANGALORE FOR INTERNAL USE AT THIS LOCATION ONLY, SUPPLIED BY BOOK SUPPLY BUREAU The committee has decided that the contents of this publication will remain unchanged until the maintenance result date indicated on the IEC web site under "http://webstore.iec.ch" in the data related to the specific publication At this date, the publication will be 62258-1 © IEC:2009 –7– INTRODUCTION th This standard is based on the work carried out in the ESPRIT Framework project GOODDIE which resulted in the publication of the ES59008 series of European specifications Organisations that helped prepare this document included the European IST ENCASIT project, JEITA, JEDEC and ZVEI The structure of this International Standard as currently conceived is as follows: Procurement and use Part 2: Exchange data formats Part 3: Recommendations for good practice in handling, packing and storage (technical report) Part 4: Questionnaire for die users and suppliers (technical report) Part 5: Requirements for information concerning electrical simulation Part 6: Requirements for information concerning thermal simulation Part 7: XML schema for data exchange (technical report) Part 8: EXPRESS model schema for data exchange (technical report) Further parts may be added as required LICENSED TO MECON Limited - RANCHI/BANGALORE FOR INTERNAL USE AT THIS LOCATION ONLY, SUPPLIED BY BOOK SUPPLY BUREAU Part 1: –8– 62258-1 © IEC:2009 SEMICONDUCTOR DIE PRODUCTS – Part 1: Procurement and use Scope This part of IEC 62258 has been developed to facilitate the production, supply and use of semiconductor die products, including wafers, • singulated bare die, • die and wafers with attached connection structures, • minimally or partially encapsulated die and wafers The standard defines the minimum requirements for the data that are needed to describe such die products and is intended as an aid to the design of and procurement for assemblies incorporating die products It covers the requirements for data, including • product identity • product data • die mechanical information • test, quality, assembly and reliability information • handling, shipping and storage information It covers the specific requirements for the data that are needed to describe the geometrical properties of die, their physical properties and the means of connection necessary for their use in the development and manufacture of products It also contains, in the annexes, a vocabulary and list of common acronyms Normative references The following referenced documents are indispensable for the application of this document For dated references, only the edition cited applies For undated references, the latest edition of the referenced document (including any amendments) applies IEC 60050 (all parts), International Electrotechnical Vocabulary IEC 60191 (all parts), Mechanical standardization of semiconductor devices IEC 60191-4:1999, Mechanical standardization of semiconductor devices – Part 4: Coding system and classification into forms of package outlines for semiconductor device packages Amendment (2001) Amendment (2002) IEC 61360-1, Standard data element types with associated classification scheme for electric components – Part 1: Definitions – Principles and methods IEC 62258-2, Semiconductor die products – Part 2: Exchange data formats IEC/TR 62258-3, Semiconductor die products – Part 3: Recommendations for good practice in handling, packing and storage LICENSED TO MECON Limited - RANCHI/BANGALORE FOR INTERNAL USE AT THIS LOCATION ONLY, SUPPLIED BY BOOK SUPPLY BUREAU • – 78 – A.5.20 62258-1 © CEI:2009 langage de définition d'une architecture d'essais en registre décalage (BSDL pour Boundary Scan Definition Language) spécification d'un langage (modèle) logiciel utilisé et défini dans la norme IEEE 1149.1 pour les essais en registre décalage A.5.21 échange d'informations de puce (DIE pour Die Information Exchange) spécification d'un langage logiciel et d'un format de fichier utilisée pour le transfert de données de puce pertinentes A.5.22 format d'échange de la conception des circuits électroniques (EDIF pour Electronic Design Interchange Format) A.5.23 spécification d'échanges de graphiques initiaux (IGES pour Initial Graphics Exchange Specification) spécification pour l'échange de données géométriques A.5.24 normes d'échange de données de produits (STEP) série de normes ISO 10303 A.5.25 système d'affichage graphique (GDSII pour Graphical Display System) spécification d'un langage logiciel et d'un format de fichier utilisée pour le transfert de données de conception de la topologie physique des semiconducteurs GDSII est une marque déposée de Cadence Design Systems A.5.26 flot de référence autre nom fréquemment utilisé pour les données GDSII A.5.27 format intermédiaire Caltech (CIF pour Caltech Intermediate Format) spécification d'un langage logiciel et d'un format de fichier utilisée pour le transfert de données de conception de la topologie physique des semiconducteurs, définie et spécifiée par le California Institute of Technology (Institut de technologie de Californie) A.5.28 format d'échange de dessins (DXF pour Drawing exchange Format) spécification d'un langage logiciel et d'un format de fichier utilisée pour le transfert de données de dessins mécaniques DXF est une marque déposée de Autodesk Inc A.5.29 variables séparées par une virgule (CSV Comma Separated Variable) format de données commun, dans lequel les champs de données discrètes sont séparés par des virgules _ GDSII est une marque déposée de Cadence Design Systems Cette information est donnée aux utilisateurs de la présente norme par souci de commodité et ne signifie nullement que la CEI approuve ou recommande le détenteur de la marque ou de l'un de ses produits DXF est une marque déposée de Autodesk Inc Cette information est donnée aux utilisateurs de la présente norme par souci de commodité et ne signifie nullement que la CEI approuve ou recommande le détenteur de la marque ou de l'un de ses produits LICENSED TO MECON Limited - RANCHI/BANGALORE FOR INTERNAL USE AT THIS LOCATION ONLY, SUPPLIED BY BOOK SUPPLY BUREAU spécification pour le transfert de données CAO en électronique Les versions actuelles sont EDIF 0 et EDIF 0 ; pour sa part la version EDIF 0 prend en charge la description des MCM 62258-1 © CEI:2009 A.6 – 79 – Terminologie du conditionnement et de la livraison NOTE Pour les spécifications de base concernant la protection des dispositifs sensibles aux décharges électrostatiques, voir la CEI 61340-5-1 A.6.1 code de date nombre trois ou quatre chiffres indiquant la date d'assemblage d'un lot En général, le premier ou les deux premiers chiffres identifient l'année et les deux derniers identifient la semaine A.6.2 boợte tranches, casier tranches conteneur qui reỗoit les tranches pour le stockage et le transport bac alvéolé, btier alvéolé, plateau pour puces plateau compartimenté de faible hauteur qui reỗoit les puces pour le stockage et le transport A.6.4 emballage sec conteneur qui maintient la teneur en humidité des btiers de dispositifs de puces dans des limites spécifiées A.6.5 GEL-PAK ™ nom propriétaire d'un conteneur similaire un btier alvéolé (cité précédemment) servant au stockage et au transport des puces et utilisant un gel de remplissage faible adhérence au lieu des compartiments pour maintenir les puces dans une position spécifique A.6.6 feuille support de tranches membrane ou film en plastique tendu(e) sur un cadre et dont un côté est légèrement adhésif, utilisé pour maintenir une tranche en place des fins de sciage et autres traitements A.6.7 sciage sur film tranches qui ont été contrôlées et sciées sur un film tendu et monté sur un anneau ou un cadre A.6.8 matrice sur film puces visuellement reconnues de qualité, sélectionnées partir de la tranche sciée, placées sur un film monté sur un châssis circulaire ou un cadre et disposées en matrice uniforme A.6.9 Nitto ™ marque propriétaire communément utilisée de films support A.6.10 fiole méthode d'emballage dans laquelle les puces sont suspendues dans un fluide, en général du Fréon ou équivalent A.6.11 durée de stockage durée maximale admissible de stockage des puces/tranches avant qu'un nouveau tri ne soit nécessaire _ GEL-PAK ™ est une marque déposée Cette information est donnée aux utilisateurs de la présente norme par souci de commodité et ne signifie nullement que la CEI approuve ou recommande le détenteur de la marque ou de l'un de ses produits Nitto ™ est une marque déposée Cette information est donnée aux utilisateurs de la présente norme par souci de commodité et ne signifie nullement que la CEI approuve ou recommande le détenteur de la marque ou de l'un de ses produits LICENSED TO MECON Limited - RANCHI/BANGALORE FOR INTERNAL USE AT THIS LOCATION ONLY, SUPPLIED BY BOOK SUPPLY BUREAU A.6.3 – 80 – A.6.12 62258-1 © CEI:2009 mise en réserve de tranches et de puces stockage intentionnel de puces et de tranches finies dans des conditions mtrisées de stockage A.6.13 mise en bande méthode d'emballage des puces pour le transport consistant les assujettir par adhésion ou les enfermer dans des pochettes fermées sur des bobines de bandes disponibles en diverses largeurs, épaisseurs, empreintes et dimensions A.6.14 SurfTape ™ marque propriétaire de bandes utilisées pour des livraisons mises en bandes A.7.1 Terminologie de la manutention eau déionisée (DI pour deionised water) eau qui a été traitée afin d'en éliminer les contaminants ioniques A.7.2 mappage méthode d'identification de puces réputées bonnes/médiocres ou sélectionnées sur une tranche A.7.3 orientation sens de mise en place de la puce ou de la tranche dans le matériau d'emballage Le sens est référencé par rapport une caractéristique donnée de la puce (par exemple la broche 1) ou de la tranche (par exemple un méplat) en fonction d'une caractéristique du matériau d'emballage A.7.4 pincettes ; brucelles outils manuels utilisés pour saisir et maintenir des tranches ou des puces A.7.5 pipette vide outil main conỗu pour une manutention efficace des puces et quelquefois des tranches, sans les endommager A.8 A.8.1 Terminologie de la fabrication début de ligne (FOL pour Front End Of Line) ensemble des opérations effectuées au début de la fabrication des tranches NOTE Dans le contexte du présent document, le terme FEOL est utilisé pour définir l'étape du processus au cours de laquelle les TSV sont fabriqués A.8.2 fin de ligne (BEOL pour Back End Of Line) ensemble des opérations effectuées après traitement de diffusion et de passivation des tranches NOTE Dans le contexte du présent document, le terme BEOL est utilisé pour définir l'étape du processus au cours de laquelle les TSV sont fabriqués _ SurfTape ™ est une marque déposée Cette information est donnée aux utilisateurs de la présente norme par souci de commodité et ne signifie nullement que la CEI approuve ou recommande le détenteur de la marque ou de l'un de ses produits LICENSED TO MECON Limited - RANCHI/BANGALORE FOR INTERNAL USE AT THIS LOCATION ONLY, SUPPLIED BY BOOK SUPPLY BUREAU A.7 62258-1 © CEI:2009 – 81 – Annexe B (informative) Acronymes B.1 Organismes et normes American National Standards Institute ASCII American Standard Code for Information Interchange BSI British Standards Institution (Royaume-Uni) CCITT Comité consultatif international télégraphique et téléphonique CECC CENELEC Comité des composants électroniques (du Comité Européen de Normalisation Electrotechnique) CENELEC Comité Européen de Normalisation Electrotechnique DIN Deutsches Institut für Normung (DE) DOD Department of Defence (Ministère de la Défense des Etats-Unis) EECA European Electronic Component Manufacturers Association (Association des fabricants européens de composants électroniques) EIA Electronic Industries Alliance (Etats-Unis) ENCAST Réseau européen pour la coordination des technologies de pointe dans le domaine des semiconducteurs - European Network for Coordination of Advanced Semiconductor Technologies (projet de l'EU) ENCASIT Réseau européen pour la coordination des technologies de pointe dans le domaine de l'intégration système - European Network for the Coordination of Advanced System Integration Technologies (projet de l'EU) ESA European Space Agency (ASE: Agence Spatiale Européenne) ESPRIT European Strategic Programme for Research in Information Technology (Programme stratégique européen pour la recherche en technologie de l’information Eureka European Research and Co-ordination Agency (Agence européenne de recherches et de coordination) UE Union Européenne GOOD-DIE Programme stratégique européen pour la recherche en matière de technologies de l'information - Get Organised Our Dissemination of Die Information in Europe (projet ESPRIT) HDPUG High Density Packaging User d'encapsulation haute densité) CEI Commission Electrotechnique Internationale IECQ Système CEI d'assurance de la qualité des composants électroniques et matériels associés IEEE Institute of Electrical and Electronic Engineers (Etats-Unis) Group (Groupement des utilisateurs LICENSED TO MECON Limited - RANCHI/BANGALORE FOR INTERNAL USE AT THIS LOCATION ONLY, SUPPLIED BY BOOK SUPPLY BUREAU ANSI 62258-1 © CEI:2009 – 82 – ISO Organisation internationale de normalisation JEDEC Joint Electronic Devices Engineering Council (Etats-Unis) JEITA Japan Electronics and Information (Association japonaise des industries) JESSI Joint European Sub-micron Silicon Initiative (Initiative de coopération européenne dans le domaine de la recherche submicronique) NASA National Aeronautics and Space Administration (Etats-Unis) NIST National Institute of Standards and Technology (Etats-Unis) ONN Organisme National de Normalisation PCMCIA Personal Computer Memory Card International Association (Association internationale des cartes mémoires pour ordinateurs personnels) SI Système International d’unités Association Terminologie générale BLOB Grand Objet Binaire (de l'anglais Binary Large OBject) CA Agrément de savoir-faire (de l'anglais Capability Approval) CD-ROM Compact Disc Read-Only Memory (Disque compact mémoire morte) dpm Défauts Par Million DTD Définition de Type de Document (en SGML et XML) PAO Publication Assistée par ordinateur (Editique) CEM Compatibilité ElectroMagnétique EMI Perturbations électromagnétiques (de l'anglais Electro-Magnetic Interference) FIT Taux de défaillances dans le temps (de l'anglais Failures In Time) AMDE Analyse des Modes de Défaillance et de leurs Effets HDP Encapsulation haute densité (de l'anglais High Density Packaging) HTML Langage de Language) KGD Puce reconnue de qualité (de l'anglais Known Good Die) MCM Module multipuce (de l'anglais Multi-Chip Module) MCP btier multipuce ; btier en céramique métallisée (resp de l'anglais MultiChip Package et Metallised Ceramic Package) MPD Dispositif encapsulation réduite (de l'anglais Minimally-Packaged Device) MPP Composant encapsulation réduite (de l'anglais Minimally-Packaged Part) (voir MPD) MTBF Moyenne des Temps de Bon Fonctionnement MTTF Temps moyen de fonctionnement avant défaillance ; durée moyenne de fonctionnement avant la première défaillance (de l'anglais Mean Time To Failure) balisage hypertexte (de l'anglais HyperText Markup LICENSED TO MECON Limited - RANCHI/BANGALORE FOR INTERNAL USE AT THIS LOCATION ONLY, SUPPLIED BY BOOK SUPPLY BUREAU B.2 Technology Industries 62258-1 © CEI:2009 – 83 – Moyenne de temps de réparation ; temps moyen avant remise en service (de l'anglais Mean Time To Repair) NDA Accord de non-divulgation ; accord de confidentialité (de l'anglais Non Disclosure Agreement) PCB Carte circuit imprimé (de l'anglais Printed Circuit Board) ppm Parties par million QA Evaluation de la qualité (Anglais: Quality Assessment) ; homologation (Anglais QA: Qualification Approval) QML Ligne de fabrication qualifiée (de l'anglais Qualified Manufacturing Line) QPL Liste de produits qualifiés (de l'anglais Qualified Products List) SGML Langage normalisé de balisage généralisé (de l'anglais Standard Generalized Markup Language, voir l'ISO 8879) PME Petites et Moyennes Entreprises TA Agrément de filière (de l'anglais Technology Approval) TCE Coefficient de dilatation thermique (de l'anglais Thermal Coefficient of Expansion) XML Langage de balisage extensible (de l'anglais eXtensible Markup Language) B.3 Terminologie de la fabrication et des essais NQA Niveau de qualité acceptable ATE Appareillage de contrôle automatique (de l'anglais Automatic Test Equipment) BEOL Fin de ligne ; phase d'assemblage et d'essai (de l'anglais Back End Of Line) BOAC Liaison sur circuit actif (de l'anglais Bond Over Active Circuitry) CuP Circuit sous plage de contact (de l'anglais Circuit under Pad) PMC Polissage mécano-chimique - planarisation DBG Découpage avant polissage (de l'anglais Dice Before Grind) DI Eau déionisée (de l'anglais De-ionised Water) DEE Dispositif en essai EPA Zone protégée contre les décharges électrostatiques (de l'anglais ESD Protected Area) ESD Décharge électrostatique (de l'anglais Electro-Static Discharge) ESDS Dispositif sensible aux décharges électrostatiques (de l'anglais ElectroStatic Discharge Sensitive device) FEOL Début de ligne (de l'anglais Front End Of Line) LAT Essai d'acceptation du lot (de l'anglais Lot Acceptance Test) NQT Niveau de qualité toléré PAT essai/ tri des pièces fondé sur les moyennes (de l'anglais Part Average Testing) LICENSED TO MECON Limited - RANCHI/BANGALORE FOR INTERNAL USE AT THIS LOCATION ONLY, SUPPLIED BY BOOK SUPPLY BUREAU MTTR 62258-1 © CEI:2009 – 84 – PoA Plage de contact sur partie active (de l'anglais Pad over Active) RIE Gravure par plasma ionique (de l'anglais Reactive Ion Etch) MEB Microscopie électronique balayage SPC Gestion statistique des processus (de l'anglais Statistical Process Control) TCA Fixation temporaire des puces (de l'anglais Temporary Chip Attachment) TDC Support temporaire de puce (de l'anglais Temporary Die Carrier) UBM Métallisation sous bosse (Ball, Bond) Metallisation) WLBI Déverminage au niveau tranche (de l'anglais Wafer-Level Burn-In) liaison) (de Under-Bump Semiconducteurs BiCMOS (dispositif) bipolaire et CMOS BJT Transistor jonctions bipolaires CMOS Métal-oxyde-semiconducteur complémentaire TEC Transistor effet de Champ GaAs Arséniure de gallium InP Phosphure d'indium MOS Métal-oxyde-semiconducteur CMP Circuit multi-projet NMOS Métal-oxyde-semiconducteur de type N PMOS Métal-oxyde-semiconducteur de type P SOI Silicium sur isolant (de l'anglais Silicon On Insulator) SOS Silicium sur saphir (de l'anglais Silicon On Sapphire) B.5 l'anglais Conception, simulation et échange de données ATPG Génération (ou Générateur) automatique de motifs d'essai (de l'anglais Automatic Test Pattern Generation (or Generator)) BILBO Observation de blocs logique intégrée (de l'anglais Built-In Logic Block Observation) BIST Auto-contrôle ou essai automatique intégré (de l'anglais Built-In Self Test) BSDL Langage de définition d'une architecture d'essais en registre décalage (de l'anglais Boundary Scan Definition Language) CAO Conception assistée par ordinateur IAO Ingénierie assistée par ordinateur FAO Fabrication assistée par ordinateur CIF Format intermédiaire Caltech (de l'anglais Caltech Intermediate Format) LICENSED TO MECON Limited - RANCHI/BANGALORE FOR INTERNAL USE AT THIS LOCATION ONLY, SUPPLIED BY BOOK SUPPLY BUREAU B.4 (bille, 62258-1 © CEI:2009 – 85 – Variable séparée par une virgule (de l'anglais Comma Separated Variable) DDX Echange des données de puce (CEI 62258-2) (de l'anglais Die Data eXchange) DIE Echange d'informations de puce (de l'anglais Die Information Exchange) DRC Vérification des règles de conception (de l'anglais Design Rules Check) DXF Format d'échange de dessins (de l'anglais Drawing eXchange Format) CAOE Conception assistée par ordinateur appliquée aux circuits électroniques EDA Automatisation de la conception des circuits électroniques (voir CAOE) (de l'anglais Electronic Design Automation) EDIF Format d'échange de la conception des circuits électroniques (de l'anglais Electronic Design Interchange Format) ERC Vérification des règles électriques (de l'anglais Electrical Rules Check) GDSII Système d'affichage graphique (de l'anglais Graphical Display System) IBIS Spécification des informations tampons d'E/S (de l'anglais I/O Buffer Information Specification) IGES Spécification d'échange de graphiques initiaux (de l'anglais Initial Graphics Exchange Specification) JTAG Groupe conjoint d'études sur les essais (de l'anglais Joint Test Action Group) LVS Logiciel de vérification de schéma OVI Open Verilog Institute QTAG Groupe d'études sur les essais de qualité (de l'anglais Quality Test Action Group) MRC Vérification des règles de fabrication (de l'anglais Manufacturing Rules Check) RTL Transfert au niveau des registres (de l'anglais Register Transfer Level) SPICE progiciel de simulation pour circuits (de l'anglais Simulation Package for Integrated Circuit Electronics) STEP Normes d'échange de données de produits (de l'anglais Standards for the Exchange of Product data) VHDL Langage de description matérielle l'anglais VHSIC Hardware Description Language) B.6 des VHSIC intégrés (de Technologie électronique CAN Convertisseur analogique/ numérique ASIC Circuit intégré spécifique une application donnée (de l'anglais Application Specific Integrated Circuit) ASSP Composant normalisé spécifique une application donnée (de l'anglais Application Specific Standard Part) CBIC Circuit intégré base de cellules pré-caractérisées (de l'anglais Cell Based Integrated Circuit) LICENSED TO MECON Limited - RANCHI/BANGALORE FOR INTERNAL USE AT THIS LOCATION ONLY, SUPPLIED BY BOOK SUPPLY BUREAU CSV 62258-1 © CEI:2009 – 86 – CLB CSIC Bloc logique configurable (de l'anglais Configurable Logic Block) Circuit intégré personnalisé (de l'anglais Customer Specific Integrated Circuit) Convertisseur numérique/analogique DRAM Mémoire vive (à accès aléatoire) dynamique (de l'anglais Dynamic Random Access Memory) DSP Traitement (ou Processeur) numérique de signaux (de l'anglais Digital Signal Processing/Processor) EEPROM Mémoire morte reprogrammation électrique (de l'anglais Electrically Erasable Programmable Read Only Memory) EPLD Circuit logique programmable effaỗable (de l'anglais Erasable Programmable Logic Device) EPROM Mémoire morte reprogrammable (de l'anglais Erasable Programmable Read Only Memory) FCIC Circuit intégré entièrement personnalisé (de l'anglais Full Custom Integrated Circuit) FPGA Circuit intégré prédiffusé Programmable Gate Array) FSM Machine ou automate états finis (de l'anglais Finite State Machine) GA Circuit intégré prédiffusé (de l'anglais Gate Array) GAL Circuit logique programmable (de l'anglais Gate Array Logic) CI Circuit Intégré LSI Intégration haute densité ou grande échelle (de l'anglais Large Scale Integration) MPGA Circuit prédiffusé programmable Programmable Gate Array) MSI Intégration moyenne densité ou moyenne échelle (de l'anglais Medium Scale Integration) PAL Logique réseau programmable (de l'anglais Programmable Array Logic) PLD Circuit logique programmable (de l'anglais Programmable Logic Device) ROM Mémoire morte (à lecture seule) (de l'anglais Read Only Memory) PROM Mémoire morte programmable (de l'anglais Programmable Read Only Memory) RAM Mémoire vive (à accès aléatoire) (de l'anglais Random Access Memory) SOC Système sur puce (de l'anglais System On Chip) SRAM Mémoire vive (à accès aléatoire) statique (de l'anglais Static Random Access Memory) SSI Intégration faible densité ou petite échelle (de l'anglais Small Scale Integration) VHSIC Circuit intégré très grande vitesse (de l'anglais Very High Speed Integrated Circuit) programmable par sur site masque (de (de l'anglais l'anglais Field Mask LICENSED TO MECON Limited - RANCHI/BANGALORE FOR INTERNAL USE AT THIS LOCATION ONLY, SUPPLIED BY BOOK SUPPLY BUREAU CNA 62258-1 © CEI:2009 – 87 – VLSI Intégration très haute densité (de l'anglais Very Large Scale Integration) VRAM Mémoire vive vidéo (de l'anglais Video Random Access Memory) B.7 Mise sous btier - Encapsulation NOTE Pour une description exhaustive des désignations et de la terminologie des mises sous btier, se reporter la CEI 60191-4 Certains acronymes des types de btiers ci-dessous peuvent être précédés d'une lettre indiquant les variantes, comme défini ci-après: céramique P plastique T mince (pour thin) V très mince (pour very thin) BGA Btier matriciel boules (de l'anglais Ball Grid Array package) CERDIP Btier céramique double rangée de connexions (de l'anglais CERamic Dual In-line Package) CGA Btier matriciel colonnette (de l'anglais Column Grid Array package) COB Puce sur carte, pastillage (de l'anglais Chip-On-Board) DIL (synonyme de DIP qui est de préférence utilisé) Btier deux rangées de broches (de l'anglais Dual-In-Line package (DIP preferred)) DIP Btier deux rangées de broches (de l'anglais Dual-In-line Package) DSO Btier double de petite dimension (de l'anglais Dual Small Outline package) LCC (synonyme de QCC qui est de préférence utilisé) Porte-puce sans sorties (de l'anglais Leadless Chip Carrier (QCC preferred)) LGA Btier matriciel plages de soudage (de l'anglais Landed Grid Array package) PGA Btier matriciel broches (de l'anglais Pin Grid Array package) QCC Btier porte puce quatre rangées de sorties (de l'anglais Quad Chip Carrier package) QFP Btier plat quatre rangées de sorties (de l'anglais Quad Flat Pack) SIP Btier une rangée de broches (de l'anglais Single-In-line Package) CMS Composant monté en surface (de l'anglais SMD Surface Mount Device) SMT Technologie de montage en surface (de l'anglais SMT Surface Mount Technology) SOIC Circuit intégré de petite dimension (de l'anglais Small Outline Integrated Circuit) SON Btier sans broches de petite dimension (de l'anglais Small-Outline, Nonleaded package) SOP Btier de petite dimension (de l'anglais Small Outline Package) LICENSED TO MECON Limited - RANCHI/BANGALORE FOR INTERNAL USE AT THIS LOCATION ONLY, SUPPLIED BY BOOK SUPPLY BUREAU C – 88 – 62258-1 © CEI:2009 TAB Soudage automatisé sur bande WLP Encapsulation sur tranches (de l'anglais Wafer-Level Packaging) ZIP Btier connexions en zigzag (de l'anglais Zig-zag In-line Package) μBGA Btier matriciel micro-boules (de l'anglais micro Ball Grid Array package) μPGA Btier matriciel micro-broches (de l'anglais micro Pin Grid Array package) LICENSED TO MECON Limited - RANCHI/BANGALORE FOR INTERNAL USE AT THIS LOCATION ONLY, SUPPLIED BY BOOK SUPPLY BUREAU 62258-1 © CEI:2009 – 89 – Bibliographie CEI 60068 (toutes les parties), Méthodes d'essai [2] CEI 60749-26, Dispositifs semiconducteurs – Méthodes d'essais mécaniques et climatiques – Partie 27: Essai de sensibilité aux décharges électrostatiques (DES) Modèle du corps humain (HBM) [3] CEI 60749-27, Dispositifs semiconducteurs – Méthodes d'essais mécaniques et climatiques – Partie 27: Essai de sensibilité aux décharges électrostatiques (DES) Modèle de machine (MM) [4] CEI 61340-5-1, Electrostatique – Partie 5-1: Protection des dispositifs électroniques contre les phénomènes électrostatiques – Exigences générales [5] CEI 61340-5-2, Electrostatique - Partie 5-2: Protection des dispositifs électroniques contre les phénomènes électrostatiques – Guide d'utilisation [6] ISO 8879, Traitement de l'information – Systèmes bureautiques – Langage normalisé de balisage généralisé (SGML) [7] ISO 9000, Système de management de la qualité [8] ISO 10303 (all parts), Systèmes d'automatisation industrielle et intégration Représentation et échange de données de produits [9] ISO/CEI: 11179-3, Technologies de l'information – Registres de métadonnées (MDR) – Partie 3: Métamodèle de registre et attributs de base [10] Die Information Exchange (DIE) Format Version 1.0.3: November 1994 [11] JEDEC standard J-STD-012 Implementation of flip-chip and chip scale technology, January 1996 [12] EIA/JEDEC JESD16 Assessment of Microcircuit Outgoing Non-conforming Levels in Parts Per Million [13] EIA/JEDEC JESD46 Guidelines Semiconductor Suppliers for User Notification of Process Changes by [14] EIA/JEDEC JEP95 Registered and standard outlines for solid state and related products [15] ANSI/EIA 554 Assessment of microcircuits outgoing non-conformance levels in parts per million (PPM) [16] ANSI/EIA 557-A Statistical Process Control Systems [17] ANSI/EIA 599 National Electronic Process Certification Standard [18] IEEE 1029.1 Waveform and Vector Exchange Specification [19] IEEE 1076 VHSIC Hardware Description Language [20] FED-STD-209 Clean Room and Workstation Requirements, Controlled Environments [21] MIL-STD-883 Microelectronics, Test Methods and Procedures LICENSED TO MECON Limited - RANCHI/BANGALORE FOR INTERNAL USE AT THIS LOCATION ONLY, SUPPLIED BY BOOK SUPPLY BUREAU [1] – 90 – 62258-1 © CEI:2009 [22] MIL-PRF-19500 General Specification for Semiconductor Devices [23] MIL-PRF-38534 General Specification for Hybrid Microcircuits [24] IPC/JEDEC J-STD-020C Standard for moisture/reflow sensitivity classification for nonhermetic solid state surface-mount devices, July 2004 [25] IPC/EIA J-STD-026 Semiconductor design standard for flip-chip applications, August 1999 [26] IPC/EIA J-STD-028 Performance standard for construction of flip-chip and chip scale bumps, 1999 shipping and use [28] EIAJ EDR-4701B Handling guidance for semiconductors, March 1996 [29] EIAJ EDR-4703 Quality assurance guidelines for bare die including KGD, April 1999 _ of LICENSED TO MECON Limited - RANCHI/BANGALORE FOR INTERNAL USE AT THIS LOCATION ONLY, SUPPLIED BY BOOK SUPPLY BUREAU [27] IPC/JEDEC J-STD-033B Standard for handling, packing, moisture/reflow sensitive surface-mount devices, October 2005 LICENSED TO MECON Limited - RANCHI/BANGALORE FOR INTERNAL USE AT THIS LOCATION ONLY, SUPPLIED BY BOOK SUPPLY BUREAU ELECTROTECHNICAL COMMISSION 3, rue de Varembé PO Box 131 CH-1211 Geneva 20 Switzerland Tel: + 41 22 919 02 11 Fax: + 41 22 919 03 00 info@iec.ch www.iec.ch LICENSED TO MECON Limited - RANCHI/BANGALORE FOR INTERNAL USE AT THIS LOCATION ONLY, SUPPLIED BY BOOK SUPPLY BUREAU INTERNATIONAL