Công nghệ chế tạo mạch vi điện tử

N G U Y Ễ N Đ Ứ C C H IẾ N (C h ủ b iê n ) N G U Y Ễ N V Ă N H IẾ U CÔNG NGHỆ CHẾ TẠO MẠCH VI ĐIỆN TỬ Thư viện - ĐH Quy Nhơn l i l i «111llll lili 1lllll VVGOKbi 10 C1001 Í L NHÀ XUẤT BẢN BÁCH KHOA - HÀ NỘI NGUYỄN ĐỨC CHIÉN (Chủ biên) NGUYỄN VĂN HIÉU CÔNG NGHỆ CHÉ TẠO MẠCH VI ĐIỆN Tử (Xuất lần thứ hai, có sửa chữa bổ sung) TRƯỜNG ĐẠI H fC QUV NHƠN THƯ VIỆ N WG- iồiũA NHÀ XUẤT BẢN BÁCH KHOA - HÀ NỘI Bản quyền thuộc trường Đại học Bách Khoa Hà Nội Mọi hình thức xuất bản, chép mà khơng có cho phép văn trường vi phạm pháp luật Mã số: 22 - 2014/CXB/70 - 80/BKHN Biên mục xuất phẩm Thư viện Quốc gia Việt Nam Nguyễn Đức Chiến Công nghệ chế tạo mạch vi điện tử / Nguyễn Đức Chiến (ch.b.), Nguyễn Văn Hiếu - Xuất lần thứ 2, có sửa chữa, bổ sung - H : Bách khoa Hà Nội, 2014 - 268tr : hình vẽ, bảng ; 24cm Thư mục: tr 226-227 ISBN 9786049116551 Công nghệ chế tạo Mạch vi điện tử 621.3815 -dc23 BKF0041p-CIP • LỜI NĨI ĐẦU Từ ba nhà bác học Bell Labs Shockley, Bardeen Brattain phát minh transistor năm 1947, kỹ thuật điện tử cỏ bước nhảy vọt, làm bùng nổ cách mạng thông tin, làm thay đổi giới thập kỷ cuối kỷ XX Từ mạch điện tử sừ dụng linh kiện rời rạc với chức đơn giản, độ tin cậy thấp, người ta chế tạo mạch tích hợp với chức ngày phức tạp độ tin cậy ngày cao, giá thành ngày rẻ Từ mạch tích họp với chi vài transistor vài điện trở chip, người ta cỏ thể chế tạo hàng chục triệu đến hàng trăm triệu transistor chip diện lích vài cm2 Từ mạch điện từ với linh kiện transistor kích thước vài milimet đến hàng trăm micromet, người ta giảm thiểu kích thước linh kiện xuống cịn vài micromet, làm xuất điện tử micro hay gọi vi điện tử (microelectronics) Dần dần kỹ thuật đại cho phép giảm kích thước tối thiểu transistor xuống micromet năm gần đây, chiều dài kênh transistor MOSFET rút xuống vài chục nanomet, xuất mạch điện tử nano (nanoelectronics) Như vậy, lời tiên đoán hai nhà sáng lập hãng Intel tiếng Gordon Moore năm 1965 mật độ tích hợp mạch điện tử tăng gấp đôi sau 18 tháng, biết đến tên gọi định luật Moore, thành thực suốt 40 năm qua Xu dự đốn cịn tiếp tục khoảng năm 2020 Mạch tích hợp (Integrated Circuits - IC) hay mạch vi điện tử, hay đom giản vi mạch chế tạo số nước tiên tiến, hãng điện tử lớn, dùng khắp nơi giới Vi mạch có mặt hầu hết thiết bị điện tử, từ thiết bị dân dụng bình thường đồ chơi, đồng hồ, đến thiết bị chuyên dụng cao cấp máy bay, tên lửa, tàu vũ trụ Tất nhiên, lĩnh vực vừa kết quả, vừa động lực vừa công cụ phát triển công nghệ vi điện tử máy tính, kể loại máy tính đơn giản đến siêu máy tính Việt Nam, vào cuối năm 2013 với 90 triệu dân ngoại lệ số máy tính, điện thoại di động phương tiện thông tin khác tăng trưởng hàng chục phàn trăm năm chửng việc sử dụng vô rộng rãi mạch vi điện tử v ề công nghệ chế tạo, trước có vài sở nghiên cứu sàn xuất hơạt động lĩnh vưc chi quy mô nhỏ bé Gần đây, với đầu tư số hãng điện tử lớn Intel, Fujitsu, Canon, Foxconn , chắn công nghệ vi điện tử nước phát triển Vì vậy, nhu cầu đào tạo nhân lực trình độ cao lĩnh vực trờ nên cấp bách Giáo trình Công nghệ chế tạo lỉnh ỉciện bán dẫn mạch vi điện tử giang dạy trường Đại học Bách Khoa Hà Nội từ cuối năm 1970 kỷ trước, đặc biệt sau có Phịng thí nghiệm Vi điện từ MOS Hà Lan viện trợ năm 1977 Từ đên nay, giáo trình liên tục giảng dạy cho sinh viên ngành Vật lý kỹ thuạt gân cho ngành Điện tử - Viễn thơng trường Giáo trình thường dạy sau giáo trình Vật lý linh kiện bán dẫn hay cấu kiện điện tử Vì vậy, nội dung giáo trình liên quan đến khâu cơng nghệ chủ yếu quy trình chế tạo mạch vi điện tử, mà khơng sâu phân tích ngun lý hoạt động linh kiện cụ thê, trừ sơ linh kiện đặc biệt, lý cần thiết để hiểu rõ khâu công nghệ Tuy hai tác giả cỏ 30 năm kinh nghiệm giảng dạy nghiên cưu ve cong nghệ vi điện tử, nhưng, nói trên, lĩnh vực thay đổi vo cung nhanh chóng, nên khơng khỏi có kỹ thuật chưa cập nhật tai hẹu Mặt khác, trình bĩẽn soạn, tác giả cỏ sử dụng nhiều tài liệu tieng Anh cua cac tác giả nước ngoài, có nhiều thuật ngữ tiếng Việt chưa có Khi đo phai dich nghía, tạm thời có ghi cà từ nguyên gốc tiếng Anh, để bạn đọc tiện theo dõi Trong phần lớn trường hợp khác, tác giả sư dụng Từ dien Vật ỉỷ Anh Việt cua Đạng Mọng Lân Ngồ Quốc Quýnh, Nhà xuất Khoa học Kỹ thuật, 1992 I ừđf n Vật ỉỷ CÔng nghệ cao Anh ~ Việt & Việt - Anh Vũ Đình Cự chủ biên Nhà xuât Khoa học Kỹ thuật, 2001 Cuôn sách Công nghệ chế tạo mạch vi điện từ Nhà xuất Bách Khoa - Hà Nọ m lan đau nam 2007 đông đảo bạn đọc cán bộ, sinh viên đón nhận nhiệt va phat hành het thời gian ngắn Trên sờ tiếp thu đóng góp ọc va cac y kiên Hội đông thẩm định, lần sách xuất lần thứ ' ^ ung cạp ráật đê dùng làm giáo trình thức Trường Đai hoc Bách Khoa Hà Nội thrmcr vu ^ C0 tlìe °*10 si*1*1 viên ngành Vật lý kỹ thuật, Điện tử - Viễn tham kháo có nghệ vật Iiệu tnrờng đại học- sách tài liệu sâu hoăc sử dune c '0f hác nhà kh0a học’ ^ sư’ nghiên cứu sinh muốu tỉm hiếu từ đại ụ mọ ay mdt vài khâu công nghệ quy 'trình chế tạo mạch vi điện kỹ thua^và xi; ; hì : thí h cảm nG S - TS- Nguyln Năng Định, Khoa Vật lý kỹ thuật Cụng ngh nano, truúng i hc Cụng ngh, i hỗc Quốc gia Ha N ộ -• PGS TS Phó Thị Nguỳệt Hằng, PGS TS Nguyễn Hữu Lâm, PGS TS Lê Tuấn PGS TS Đặng Đức Vượng, Viện Vật lý kỹ thuật, TS Nguyễn Vũ Thắng, Viện Điện tử - Viễn thông, trường Đại học Bách Khoa Hà Nội đọc thảo, trao đổi đóng góp nhiều ý kiến quý báu Các tác giả xin bày tỏ lòng biết ơn đến GS TS Phùng Hồ, GS TSKH Thân Đức Hiền cố GS TSKH Nguyễn Phú Thùy ln khuyến khích, động viên; đặc biệt cảm ơn đồng nghiệp PGS TS Phạm Thành Huy, TS Mai Anh Tuấn ThS Nguyễn Vãn Toán hỗ trợ hiệu quà khâu chế khâu kỹ thuật khác để hoàn thành sách Cuốn sách chắn khơng tránh khỏi thiếu sót Mọi góp ý xin gửi Nhà xuất Bách Khoa - Hà Nội trực tiếp cho tác già theo địa chỉ: Bộ môn Vật liệu điện tử, Viện Vật lý kỹ thuật, Trường Đại học Bách Khoa Hà Nội, Số 1, Đại c Việt, Hà Nội Các tác giá GS TS Nguyễn Đức Chiến PGS TS Nguyễn Văn Hiếu MỤC LỤC LỜI NÓI Đ À U CHƯƠNG NHẬP MÔN CÔNG NGHỆ CHẾ TẠO MẠCH VI ĐIỆN TỬ 11 1.1 Cơng nghệ vi điện tử qua ví dụ đơn giản 12 1.2 Các công đoạn cơng nghệ khác 15 CHƯƠNG VẬT LIỆU BÁN D ẲN 2.1 Giản đồ pha độ hòa tan rắn (độ hòa tan giới h ạn ) 17 2.2 Tinh thể học cấu trúc tinh th ể 20 2.3 Khuyết tật tinh thể 22 2.4 Phương pháp nuôi tinh thể Czochralski 27 2.5 Nuôi cấy GaAs phương pháp Bridgman 31 2.6 Kỹ thuật nóng chảy vùng (float zone) 32 2.7 Chế tạo phiến đặc trưng cùa phiến 34 Bài tập í 37 CHƯƠNG KHUẾCH T Á N 39 3.1 Phương trình khuếch tán Fick trường hợp chiểu 40 3.2 Các mơ hình khuếch tán ngun từ 41 3.3 Nghiệm giải tích định luật Fick 46 3.4 Các hiệu chỉnh cho lý thuyết đơn giản 48 3.5 Hệ số khuếch tán tạp chất thông dụng 49 3.6 Profile khuếch tán (phân bố nồng độ tạp) 53 3.7 Khuếch tán S i0 60 3.8 Các hệ khuếch tán 61 3.9 Chương trình mơ profile khuếch tán SUPREM Bàitập ZZ lZ Z Z Z Z Z Z Z "Z CHƯƠNG OXY HÓA NHIỆT 4.1 Mơ hình oxy hóa Deal - Grove 4.2 Hệ số tốc độ tuyến tính parabol 4.3 Chế độ oxy hóa ban đầu 4.4 Cấu trúc S i02 63 zzzzz68 68 71 74 ịg 4.5 Đặc trưng oxide 4.6 Hiệu ứng tạp chất trình oxy h o a Z Z Z Z Z Z Z I ' Z Z I I s O 4.7 Thiết bị oxy h ó a 81 4.8 Mơ oxy hóa SUPREM 82 Bài tập 84 CHƯƠNG C Á Y IO N 86 5.1 Thiết bị cấy ion .87 5.2 Phân bố tạp chất 88 5.3 Cơ chế dừng ion 89 5.4 Hiệu ứng kênh (channeling) 92 5.5 Hiệu ứng trật tự ủ nhiệt 93 5.5.1 Mất trật tự 93 5.5.2 ủ nhiệt 95 5.6 Các trình liên quan đến cấy ion 96 5.6.1 Cấy ion nhiều lần 96 5.6.2 Mặt nạ dùng cho cấy ion 96 5.6.3 Tạo nguồn khuếch tán điều khiển điện áp ngưỡng 97 5.6.4 Chế tạo chuyển tiếp nông 97 5.6.5 Lớp điện môi chôn (burrieơ) 97 5.7 Profile tạp tính SUPREM .98 Bài tập 99 CHƯƠNG X LÝ NHIỆT NHANH 100 6.1 Bức xạ vật xám, trao đổi nhiệt hấp thụ quang 101 6.2 Các nguồn quang học có cường độ cao 103 6.3 Đo nhiệt đ ộ 104 6.4 Hoạt hóa tạp chất xử lý nhiệt nhanh 107 6.5 Chế tạo lớp điện môi xử lý nhiệt nhanh 108 6.6 Tạo tiếp xúc hựp chất silic kim loại 109 Bài tập 110 CHƯƠNG KHÁC VÀ ĂN M Ò N 111 7.1 Quang khắc 111 7.1.1 Phòng 111 7.1.2 Các thiết bị chiếu sáng 114 7.1.3 Mặt nạ (m ask) 117 7.1.4 Chất cảm quang 119 7.1.5 Quá trình truyền hình ảnh 121 7.1.6 Các kỹ thuật tăng độ phân giải 124 7.2 Các phương pháp khắc hệ sau 125 7.2.1 Khắc chùm điện tử .125 7.2.2 Khắc tia tử ngoại xa (Extreme-Ultraviolet) 128 7.2.3 Khắc tia 129 13n 7.2.4 Khắc chùm tia ion ,ou 7.2.5 So sánh phương pháp khắc 131 7.3 Tẩm thực (ăn mịn) hóa ướt ^ 7.3.1 Tẩm thực silic 119 7.3.2 Tẩm thực dioxide silic 134 7.3.3 Tẩm thực silic nitride silic đa tinh thể 134 7.3.4 Tẩm thực nhôm ^ 7.3.5 Tẩm thực GaAs 7.4 Tầm thực khô 7.4.1 Một số kiến thức bàn plasma 137 7.4.2 Cơ chế tẩm thục, chẩn đoán plasma, điều khiển điểm kết thúc .139 7.4.3 Các kỹ thuật thiết bị tầm thực plasma phản ứng 141 7.4.4 Hệ tẩm thực ion phản ứng (R IE ) 142 7.4.5 ứng dụng tẩm tỉiực plasma phản ứng 145 7.5 Các hệ thống vi điện tử (M EM S) 139 7.5.1 Vi khối .^39 7.5.2 Vi bề m ặt ^ 7.5.3 Kỹ thuật U G A 152 Bài tập 154 CHƯƠNG CÁC PHƯƠNG PHÁP VẬT LÝ TẠO MÀNG MỎNG: BAY HƠI VÀ PHÚN X Ạ 156 6-1 ■Bay chân không 15^ 8-1.1 Thăng hoa bay 158 8.1.2 Tốc độ kết tủa 8.1.3 Phủ bậc thang .151 8.1.4 Các kỹ thuật đốt chén nung 152 8.1.5 Màng mỏng đa thành phần 154 8.2 Phún xạ (sputtering) .155 8.2.1 Vật lý trình phún x 156 8.2.2 Tốc độ kết tủa hiệu suất phún xạ 157 8.2.3 Phún xạ plasma mật độ cao 168 8.2.4 Phún xạ vật liệu đặc b iệt 169 Bài tập 171 CHƯƠNG KÉT TÙA HÓA PHA HƠI (CVD) 172 9.1 Hệ CVD đơn giản để chế tạo màng silic 172 9.2 Cân hóa định luật tác dụng khối lượng 173 9.3 Dịng khí lớp biên 177 9.4 Đánh giá hệ CVD đơn giản 180 9.5 Chế tạo màng điện mơi cvd áp suất khí (APCVD) 182 9.6 Chế tạo màng điện môi bán dẫn CVD áp suất thấp (LPCVD) 183 9.7 Chế tạo màng điện mơi CVD có trợ giúp plasma (PECVD) 185 9.8 CVD màng kim loại 187 Bài tập 188 CHƯƠNG 10 EPITAXY 189 10.1 Làm phiến tẩy lớp oxide tự nhiên 190 10.2 Nhiệt động học trình epitaxy pha (VPE) 191 10.3 Các phản ứng bề mặt 193 10.4 Pha tạp 195 10.5 Khuyết tật lớp epitaxy 196 10.6 Epitaxy GaAs 196 10.7 Epitaxy không tương xứng epitaxy lớp biến dạng 197 10.8 Kết tủa hóa pha từ hợp chất kim (MOCVD) 200 10.9 Các kỹ thuật epitaxy pha silic tiên tiến 203 10.10 Công nghệ epitaxy chùm phân tử 206 Bài tập 2-10 CHƯƠNG 11 CỒNG NGHỆ CM OS 211 11.1 Các tính chất linh kiện kênh dài 211 11.2 Các công nghệ MOS truyền thống 217 11.3 Quy trình cơng nghệ M O S 218 11.3.1 Chế tạo giếng .218 11.3.2 Điện cực cồng 219 11.3.3 Quá trình chế tạo 220 11.4 Giảm thiểu kích thước linh kiện 222 11.5 Các nhớ M O S 225 11.5.1 E P R O M 225 11.5.2 EEPRO M 228 Bài tập 230 Hãy tính nồng độ tạp cần thiểt lớp epitaxy Collector dày 2,5 ịim để tránh tượng mở rộng Bazo dòng Collector mA điện áp Collector V Giả thiết diện tích Emitter 25 ịim2 tốc độ bão hòa hạt dẫn X 107 cm/s Nếu nồng độ tạp Emitter transistor X 1019 cm”3, xác định khuếch tán ộo chuyển tiếp B -E điện dung chuyển tiếp điện áp phân cực thuận 0,6 V Tính điện trở Bazo transistor hình vẽ giả thiết tạp phân bố đồng ưong Bazo vói nồng độ X 1017 cm"3 7# Cũng với transistor đây, hệ sổ khưếch tán điện từ 20 cm2/s, tính tần số cắt dựa số thời gian Emitter Bazo dòng Emitter IE= 10 |iA g Dựng đồ thị Ip - V diode pn khoảng 0,1 đến 0,7 V để dòng bão hịa Is = 10' 14 A điện áp mở - 0,55 V Dựng đồ thị Ip - V khoảng từ 0,1 đến 0,3 V để chi điện áp mở diode Schottky PtSi - Si ( Ộb = 0,84 V) khoảng 0,2 -T- 0,25 V, biết số Richardson 120 A/(cm2K2) ị0 Hai qui trình cơng nghệ cho hai giá trị điện trở vng 200 QJ□ 600 fì/a Nếu vùng Collector loại n có nồng độ tạp X 1015 cm"3, tính tần số cắt cho điện trở 10 kQ hai trường hợp, giả thiết hình dạng điện trở hình hộp chữ nhật với chiều rộng tối thiểu Ịim ịl Nếu điện dung không phân cực chuyển tiếp B-E 10 X 10"4 pF/pm2 chuyển tiếp B-C X 10"4 pF/pm2, xác định diện tích cần thiết cho tụ điện 10 pF mà sử dụng hai chuyển tiếp 12 Xác định diện tích cần thiết cùa tụ MOS trị số pF chiều dày oxide 20 nm Giả thiết số điện môi S1O2 265 TÀI LIỆU THAM KHẢO [1] S.M Sze, Semiconductor Devices, Physics and Technology,Willey, 1985 [2], T.E Price, Introduction to VLSI Technology, Prentice Hall, 1994 [3] [4] S.M Sze, Ed., VLSI Technology, McGraw-Hill, 1988 S.M Sze, Semiconductor Devices, Physics and Technology, Willey, 2002 [5] S.A Campbell, The Science and Engineering o f Microelectronic Fabrication, Oxford Univ Press, 2001 Binary Alloy Phase Diagrams, 2nd ed., Vol 2, ASM Int., Materials Park, 1990 W Zuhlehner and D Huber, “Czochralski Grown Silicon”, Crystals 8, Springer-Verlag, 1982 W.R Runyan and K.E Bean, Semiconductor Integrated Circuit Processing Technology, Addition Wesley, 1990 B.E Deal and A.S Grove, “General Relationship for the Thermal Oxidation o f Silicon”, J Appl Phys 36, 3770, 1965 D.W Hess and B.E Deal, “Kinetics of Thermal Oxidation o f Silicon in 2/HCl Mixtures”, J Electrochem Soc., 124, 735, 1977 E.H Nicollian and J.R Brews, Metal Oxide Semiconductor Physics a n d Technology, Wiley, 1982 S.K Ghandi, VLSI Fabrication Principles, Wiley, 1983 W.C Till and J.T Luxon, Integrated Circuit: Materials Devices and Fabrication, Princeton-Hall, 1982 D.P Kem, P.J Coane, P.J Houzego, and T.H Chang, “Practical Aspects o f Microfabrication in the 100 nm Region”, Solid State Technol., 27, No 2, 127, 1984 [6] [7], [8] [9], [10], [11] [12], [13], [14], [15], [16] [17], [18] [19] 266 M Armacost et al., “Plasma-Etching Processes for ULSI Semiconductor Circuits”, IBM J Res Dev., 43, 39, 1999 H.H Anderson and H.L Bay, Sputtering by Particle Bom bardm ent f R B ehrisch, ed., Springer-Verlag, 1981 M.E Coltrin, R.J Lee, and J.A Miller, “A Mathematical Model of Silicon Vapor Deposition Further Refinements and the Effects of Thermal Diffusion J Electrochem Soc., 133, 1206, 1986 A.T Voutsas and M.K Hatalis, “Structure o f As-Deposited LPCVD Silicon Films at Low Deposition Temperatures and Pressures”, J Electrochem Soc.t 139,2659, 1992 A.S Grove, Physics and Technology o f Semiconductor Devices, Wiley, 1967 [20] [21] [22] [23] [24] [25] [26] [27] [28] [29] [30] [31] M.A Tischler, “Advances in Metalorganic Vapor-Phase Epitaxy”, IBM J Res Dev., 34, 828,'1990 K.L Hsiehj K.H Jung, and D.L Kwong, “Silicon Homoepitaxy by Rapid Thermal Processing Chemical Vapor Deposition”, J Electrochem Soc., 138, 1188, 1991 B.S Mayerson, “Low-Temperature Silicon Epitaxy by Ultrahigh Vacuum/Chemical Vapor Deposition”, Appl Phys Lett., 48, 797, 1986 C.Y Chang and S.M Sze, Eds., ULSI Technology, McGraw-Hill, 1996 J.R Brews et al., “Generalized Guide for MOSFET Miniaturization”, IEEE Electron Dev Lett., EDL-1, 2, 1980 M.H White et al., “High-Accuracy Models for Computer-Aided Design”, IEEE Trans Electron Dev., ED-27, 1846, 1980 Nguyen Duc Chien, S Cristoloveanu, G Ghibaudo, “Low-temperature mobility behaviour in submicron MOSFETs and related determination of channel length and series resistance”, Solid-State Electronics, Vol 29 No 12, p 1271 - 1277, 1986 Nguyen Duc Chien, S Cristoloveanu, G Ghibaudo, “A three-piece model of channel length modulation in submicrometer MOSFETs”, Solid-State Electronics, Vol 31, No 6, p 1057 - 1063, 1988 C Hu et al., “Hot-Electron-Induced MOSFET Degradation - Model, Monitor and Improvement”, IEEE Trans Electron Dev., ED-32, 375, 1985 Nguyen Duc Chien, S Cristoloveanu, G Reimbold, “Effects of localized interface defects caused by hot-carrier stress in n-channel MOSFETs at low temperature”, IEEE Electron Device Letters, Vol EDL 9, No 9, p 479, 1988 Nguyen Duc Chien, S Cristoloveanu, G Reimbold, J Gautier, “Degradation of short-channel MOS transistors stressed at low temperature”, Journal de Physique, T 49, p C4/661, 1988 Nguyen Duc Chien, G Ghibaudo F Balestra, “Noise characterisation of silicon MOSFETs degraded by F-N injection”, Proc o f ESSDER Conference Nottingham, U.K., p.252 - 256, 1990 G Ghibaudo, O Roux, Nguyen Duc Chien, F Balestra, J Brini, “MOSFET degradation studied by low frequency noise, charge pumping and static I (U) measurement”, phys stat sol (a), Vol 126, p 5*53 - 560, 1991 Nguyen Duc Chien, G Ghibaudo, F Balestra, “Validation of the charge pumping method down to liquid helium temperature”,/?/*^ stat sol (a), Vol 126, p K 139-K 142, 1991 S Keeney et al., “Complete transient simulation of flash EEPROM devices”, IEEE Trans Electron Dev., ED-39, 2750, 1992 B.M Welch et al., “LSI Processing Technology for Planar GaAs Integrated Circuits”, IEEE Trans Electron Dev., ED-27, 1116, 1980 S.M Sze, Physics o f Semiconductor Devices, Wiley, 1981 90, [32] [33] [34] [35] [36] 267 PHỤ LỤC P H Ụ L Ụ C C Á C H À N G S Ó V Ậ T LÝ Đại lượng Angstrom Ký hiệu Trị số Ả 10 Â = nm = 10'3 |im = 10"7 cm = 10“9 m Hằng số Avogadro Nav 6,02214 Bán kính Bohr aB 0,52917 Â Hằng so Boltzmann k 1,38066 X 10~23 J/K (R/Nav) Điện tích nguyên tố q 1,60218 X 10~19c v 1023 X Khối lượng tĩnh điện từ mo 9,1094 Electron volt eV eV = 1,60218 X 10-31 kg X 10~19 J = 23.053 kcal/mol Hằng số khí R 1,98719 cal/mol-K Hằng số từ thẩm chân không 1^0 1,25664 X 10"8 H/cm (4ti X 10~9) Hằng số điện môi chân không e0 8,85418 X 10“l4F/cm(l/HoC2) Hang so Planck h 6,62607 X 10'34 J-S Mp 1,67262 X 10~27 kg c 2,99792 X 1010 cm/s 1,01325 X 105 Pa Khối lượng proton tĩnh Tốc độ ánh sáng chân không Atmophere chuẩn Thế nhiệt 300 K Bước sóng lượng tử eV 268 kT/q 0,025852 V X 1,23984 pm • PHỤ LỤC CÁC TÍNH CHÁT CỦA Si VÀ GaAs TẠI 300 K Tính chất Số nguyên tử/cm3 GaAs Si 5,02 X 1022 > 28,09 4.42 Điện trường đánh thủng (V/cm) ~ X 1o5 ~4 Cấu trúc tinh thể Kim cương Zincblende Khối lượng riêng (g/cm3) 2,329 5,317 Nồng độ trạng thái hiệu dụng vùng dẫn, Nc (cirf3) 2,86 X 1019 4,7 X 10n Nồng độ trạng thái hiệu dụng vùng hoá trị, Nv (em '3) 2,66 X 1019 7,0 X 1018 Nguyên tử lượng Khối lượng hiệu dụng 1022 X 144,63 105 X • Điện tử (m„/m0) 0,26 0,063 Lỗ trống (mp/m0) 0,69 0,57 Ái lực điện từ, X (V) 4,05 4,07 Độ rộng vùng cấm (eV) 1,12 1,42 Chiết suất 3,42 3,3 Nồng độ hạt dẫn (em-3) 9,65 Điện trờ suất thuần.(Q-cm) 3,3 Hằng số mạng (Â) 5,43102 5,65325 Hệ số dãn nở nhiệt tuyến tính 2,59 5,75 X X 109 105 X 10"6 2,25 2,9 X X 106 108 X 10-6 A L / L x T (°c_l) Điểm nóng chảy (°C) 1412 1240 Thời gian sống hạt dẫn không (s) X 10~2 ~ 10'8 Pn (điện từ) 1450 9200 ịip (lỗ trống) 505 320 Nhiệt dung riêng (J/g-°C) 0,7 0,35 Độ dẫn nhiệt (W/cm-K) 1,31 0,46 Áp suất (Pa) 1650 °c 100 1050 °c 10 900 °c 900 °c Độ linh động (cm2/v.s) 269 P H Ụ L Ụ C M Ộ T S Ó V IÉ T T Á T V À N H Ữ N G K Ý H IỆ U C H ÍN H Viết tắt Nghĩa tiếng Việt Tên tiêng Anh Integrated Circuit Mạch tích hợp, mạch vi điện tử DRAM Dynamic Random Access Memory Bộ nhớ động truy cập ngẫu nhiên SRAM Static Random Access Memory Bộ nhớ tĩnh truy cập ngẫu nhiên p Resistivity Điện trở suất Rs Sheet resistance Điện trở bề mặt, điện trở vuông L Length Chiều dài điện trở, chiều dài transistor w Width Chiều rộng điện trở, chiều rộng transistor Rapid Thermal Processing Xử lý nhiệt nhanh IC RTP MOSFET Metal-Oxide-Semiconductor Transistor hiệu ứng trường cấu trúc Field-Effect Transistor Kim loại-Oxide-Bán dẫn lptm Mạng lập phương tâm mặt lptk Mạng rập phương tâm khối 1D One-Dimensional Một chiều 2D Two-Dimensional Hai chiều 3D Three-Dimensional Ba chiều No Nồng độ nguyên tử silic mạng tinh thể Nv Nồng độ nút khuyết K Boltzmann constant Nhiệt độ tuyệt đối T Ea 270 Hằng số Boltzmann Activation energy Năng lượng kích hoạt, hoạt hố n Nồng độ điện tử ni Nồng độ điện tử p Nồng độ lỗ trống Pi Nồng độ lỗ trống Ef Mức lượng Fermi Hi Mức lượng Fermi bán dẫn AG Năng lượng tự Gibbs c^ o x y Nồng độ oxy đế silic LEC Liquid Encapsulated Czochralski growth Phưomg pháp Czochralski kín dung dịch nóng chảy D Diffusion coefficient Hệ số khuếch tán Nd Donor concentration Nồng độ donor na Acceptor concentration Nồng độ acceptor Cs Nồng độ tạp chất bề mặt Cb Nồng độ tạp khối Mật độ điện tích, liều lượng điện tích q SCM Scanning Capacitance Microscopy Phương pháp hiển vi điện dung quét SIMS Secondary Ion Mass Spectroscopy Phương pháp khối phổ ion thứ cấp RBS Rutherford Back Scattering Kỹ thuật tán xạ ngược Rutherford MFC Mass Flow Controller Bộ điều khiển luồng khối lượng khí SUPREM Stanford University Process Chương trình mơ phịng cơng nghệ Engineering Module Đại học Stanford tox Chiều dày lớp oxide £()X Hằng số điện môi cùa oxide SEM Scanning Electron Microscope Hiển vi điện tử quét TEM Transmission Electron Microscope Hiển vi điển từ truyền qua Projected range Vị trí cực đại nồng độ phương pháp cấy ion ARp Standard deviation Độ lệch chuẩn phân bố nồng độ ion S „ (E ) Nuclear stopping power Công suất dừng hạt nhân S c (E ) Electron stopping power Công suất dừng điện tử Silicon-On-Insulator Cấu trúc Silic trcn cách điện Separation by IMplanted OXygen Cách điện cấy ion oxy Rp SOI SIMOX 271 uv Ultraviolet , Tử ngoại Eưv Extreme Ultraviolet Tử ngoại xa PMMA Polymethyl Methacrylate CAD Computer aided design Thiết kế máy tính RIE Reactive Ion Etching Ăn mòn ion phản ứng HDP High Density Plasma Etching Ăn mòn plasma mật độ cao ECR Electron Cyclotron Resonator Buồng cộng hường vòng điện tử MEMS MicroElectroMechanical Systems Hệ vi điện tử LIGA Kỹ thuật khắc, mạ điện, đúc Lithographic Galvanoformung Abformung CVD Chemical Vapor Deposition Kết tủa (lắng đọng) hóa pha LPCVD Low Pressure Chemical Vapor Deposition Kết tủa hóa pha áp suất thấp PECVD Plasma Enhanced CVD Kết tủa hóa pha có trợ giúp plasma APCVD Atmospheric Pressure CVD Kết tủaTióa pha áp suất khí MOCVD Metalorganic CVD Kết tủa hóa pha hợp chất kim RTCVD Rapid Thermal CVD Kết tủa hóa pha nhiệt nhanh UHVCVD Ultra High Vacuum CVD Ket tủa hóa pha chân không siêu cao NRe Số Reynolds PSG Thuỷ tinh phôtpho silicat Thuỷ tinh phôtpho bo silicat BPSG TEOS TetraEthylOxySilane VPE Vapor Phase Epitaxy Epitaxy pha MBE Molecular Beam Epitaxy Epitaxy chùm phân tử DCS DiChloroSilane SiCl2 ƯHV Ultra High Vacuum Chân không siêu cao TMG TriMethylGallium TBA TertiaryButyl Arsine VT 272 Threshold voltage Điện áp ngưỡng Op Fermi potential Thế Fermi Os Surface potential The be mặt ^ms Metal-semiconductor work function difference Hiệu cơng kim loại - bán dẫn Qox Điện tích lớp oxide £si Hằng số điện môi silic Cox Oxide capacitance/crjji2 Điện dung riêng lớp oxide Vsub Substrate voltage Điện áp đế 1(1» I(1s Drain current Dòng máng Vgs Gate voltage Điện áp cực cổng Vus Drain voltage Điện áp cực máng Pcff Effective mobility Độ linh động hiệu dụng ïdsat Saturation drain current Dòng máng bão hòa gm T ransconductance Độ hỗ dẫn NMOS N-channel MOS transistor Transistor MOS kênh N PMOS P-channel MOS transistor Transistor MOS kênh p CMOS Complementary MOS circuit Mạch gồm transistor MOS kênh N kênh p MESFET Metal-Semiconductor Field- Transistor hiệu ứng trường cấu trúc Effect Transistor kim loại - bán dẫn v bi Built-in voltage Thế khuếch tán Vp„ Pinchoff voltage Điện áp ngắt kênh SSI Small Scale Integration Mức tích hợp nhỏ MSI Medium Scale integration Mức tích hợp loại trung LSI Large Scale Integration Mức tích hợp lớn VLSI Very Large Scale Integration Mức tích hợp lớn ULSI Ultra Large Scale Integration Mức tích hợp siêu lớn TTL Transistor-Transistor Logic ECL E m it t e r C o u p l e d L o g i c dp L o g i c l iê n k e t E m it t e r Hệ số khuếch đại dịng sơ đồ Bazơ chung 273 ßp Hệ số khuếch đại dòng sơ đồ E chung Dp Hệ số khuếch tán lỗ trống E>n Hệ số khuếch tán điện tử Thời gian sống lỗ trống Thời gian sống điện tử Tn Điện áp chuyển tiếp E-B VßE Is Dịng bão hồ hay dòng rò chuyển tiếp p-n BVcbo Điện áp đánh thủng chuyển tiếp C-B với E hở mạch BVceo Điện áp đánh thủng chuyển tiếp E-C với B hở mạch Tbb Điện trở nối tiếp baza rcc Điện trờ nối tiếp collector C be Điện dung chuyển tiếp B-E C bc Điện di^ng chuyển tiếp B-C Ccs Điện dung chuyển tiếp C-Đe f« Tần số ngắt sơ đồ B chung fß Tần số ngắt sơ đồ E chung pno Nồng độ lỗ trống cân vùng n fipo Nồng độ điện tử cân bàng vùng p Ob Chiều cao rào tiếp xúc kim loại - bán dẫn EPROM Electronically Programmable Bộ nhớ chì đọc lập trình điện tử Read-Only-Memory FAMOS Floating gate avalanche injection MOS Bộ nhớ MOS phun thác lũ lên cổng EEPROM Electronically Erasable and Programmable Read-OnlyMemory Bộ nhớ đọc lập trình xóa điện từ FLOTOX Floating gate thin oxide EEPROM EEPROM Bộ nhớ đọc lập trình xóa điện tử có lớp oxide mỏng cổng 274 P H Ụ L Ụ C M Ộ T S Ĩ T ÍN H C H Á T C Ủ A H À M s a ! S Ó e r f (x ) = - i I e~ada ; e rfc (x) = - e r f (x) ; e r f (0) =