Microsoft Word 104 Tran Van Hoi doc Tuyển tập Hội nghị Khoa học thường niên năm 2019 ISBN 978 604 82 2981 8 543 NGHIÊN CỨU, THIẾT KẾ, CHẾ TẠO MẠCH KHUẾCH ĐẠI TẠP ÂM THẤP BĂNG L ỨNG DỤNG CHO HỆ THỐNG T[.]
Tuyển tập Hội nghị Khoa học thường niên năm 2019 ISBN: 978-604-82-2981-8 NGHIÊN CỨU, THIẾT KẾ, CHẾ TẠO MẠCH KHUẾCH ĐẠI TẠP ÂM THẤP BĂNG L ỨNG DỤNG CHO HỆ THỐNG THU VỆ TINH VINASAT Trần Văn Hội Trường Đại học Thủy lợi, email: hoitv@tlu.edu.vn GIỚI THIỆU CHUNG Trong hệ thống thơng tin vệ tinh, tín hiệu thu đầu vào anten thu yếu ảnh hưởng lớn tạp âm, can nhiễu Để thu tín hiệu yếu tầng máy thu tầng khuếch đại tạp âm thấp LNA (Low Noise Amplifier) Mạch khuếch đại tạp âm thấp có vai trị quan trọng định đến chất lượng máy thu, thành phần tạp âm sinh thành phần tầng đầu khuếch đại tầng sau Việc thiết kế mạch khuếch đại tạp âm thấp (LNA) yêu cầu phải thỏa hiệp đặc tính quan trọng hệ số khuếch đại, hệ số tạp âm, độ ổn định mạch Đã có nhiều cơng trình nghiên cứu thiết kế để thực mục tiêu giảm tạp âm, tăng băng thông khuếch đại [1] - [4] Mục đích báo trình bày trình nghiên cứu, thiết kế, chế tạo mạch khuếch đại tạp âm thấp làm việc băng tần L với dải tần 950 – 1750 MHz ứng dụng cho thiết bị thu vệ tinh VINASAT PHƯƠNG PHÁP NGHIÊN CỨU Nhóm tác giả sử dụng kết hợp phương pháp nghiên cứu phân tích, tổng hợp lý thuyết phương pháp thực nghiệm khoa học để thiết kế tiến hành chế tạo, đo đạc thử nghiệm phối hợp trở kháng nguồn ZS với trở kháng vào Transistor; mạch phối hợp trở kháng thực phối hợp trở kháng transistor với trở kháng tải ZL Hình Sơ đồ mạch khuếch đại đơn tầng Để đảm bảo tham số mạch khuếch đại nhóm nghiên cứu đề xuất thiết kế mạch khuếch đại tạp âm thấp tầng nối tiếp đó: Tầng thiết kế để đạt mức tạp âm nhỏ thiết kế tần số 1.25GHz Tầng thứ hai thiết kế để mở rộng dải thông nâng cao hệ số khuếch đại, mạch thiết kế tần số trung tâm 1.45GHz Linh kiện lựa chọn thiết kế mạch LNA transistor siêu cao tần SPF3043, đèn khuếch đại chế tạo theo công nghệ pHEMT GaAs FET với tần số hoạt động 0,1 - 20 GHz, hệ số tạp âm nhỏ 0,5dB Hệ số khuếch đại lớn 22dB tần số 2GHz THIẾT KẾ CHẾ TẠO MẠCH LNA 3.1 Thiết kế, mô mạch LNA Mạch khuếch đại đơn tầng sử dụng transistor thể Hình vẽ 1, mạch phối hợp trở kháng đầu vào thực 543 Hình Mạch khuếch đại LNA tầng Tuyển tập Hội nghị Khoa học thường niên năm 2019 ISBN: 978-604-82-2981-8 Có nhiều phương pháp phối hợp trở kháng khác nhau, phương pháp có ưu điểm nhược điểm Một phương pháp phối hợp trở kháng cho dải tần rộng dùng đoạn dây phần tư bước sóng (/4) Mạch thiết kế hồn chỉnh thể Hình Q trình mô mạch thực phần mềm ADS sử dụng file spf3043.s2p Kết mô tham số S thể hình Kết phối hợp trở kháng mạch khuếch đại tầng tương đối tốt Hệ số phản xạ đầu vào đạt giá trị -10,354 dB, hệ số phản xạ đầu đạt -16,778dB Hệ số tạp âm mạch khuếch đại nhỏ 1.822dB đạt giá trị nhỏ 0.794 dB tần số 1.34 GHz 3.2 Kết đo đạc thực nghiệm Sau mô toàn hệ thống đạt tham số theo yêu cầu thiết kế, nhóm tác giả tiến hành chế tạo đo tham số mạch Kết đo máy phân tích mạng Vector network analyzer 37369D với tham số mạch thể hình vẽ dưới: Hình Hệ số độ lợi mạch S21 Kết cho thấy hệ số khuếch đại mạch lớn 23,879 dB dải khuếch đại 0,95 – 1,75 GHz đạt giá trị cực đại 50 dB tần số 1,25 GHz Hệ số khuếch đại ngược đạt giá trị