Hội nghị Quốc gia lần thứ 25 Điện tử, Truyền thông Công nghệ Thông tin (REV-ECIT2022) Nghiên cứu thiết kế khuếch đại tạp âm thấp băng tần S dùng cho đài đa ELM-2288ER Nguyễn Xuân Ngọc1, Nguyễn Huy Hoàng2, Lương Duy Mạnh2 Trường Đại học Thông Tin Liên Lạc Trường Đại học Kỹ thuật Lê Quý Đôn Email: tcngoc@gmail.com tạo Được sử dụng làm đa phịng khơng, cảnh báo sớm, điều khiển khơng lưu đặc biệt có khả phát tên lửa đạn đạo Điều có vai trị quan trọng việc nâng cao sức mạnh quân bảo vệ Tổ Quốc Hiện đài đa ELM-2288ER trang bị cho đội Phịng Khơng - Khơng Quân để canh giữ vùng trời Nam Trung bộ, Tây Nguyên phần biển đảo Tuy nhiên, trang bị lâu, nhiều tham số kỹ thuật lạc hậu so với thời điểm mà LNA ví dụ Việc nghiên cứu cải tiến LNA đài có vai trị quan trọng việc làm chủ công nghệ chế tạo cải tiến trang bị có để đáp ứng yêu cầu nhiệm vụ tình hình Với đời cơng nghệ mạch tích hợp ngun khối (Monolithic microwave intergrated circuts MMIC), mạch điện cao tần hệ ngày chế tạo với kích thước nhỏ gọn, cho cơng suất tiêu thụ thấp có độ tích hợp cao Việc kết hợp cơng nghệ MMIC với vật liệu linh kiện hệ cho phép chế tạo mạch điện hoạt động tần số cao tạp âm nhỏ Bộ LNA đài đa ELM-2288ER sử dụng công nghệ chế tạo vật liệu cũ nên có hệ số tạp âm lớn, lên tới 1.2 dB HSKĐ đạt đỉnh 28 dB dải tần làm việc Trong báo này, chúng tơi trình bày phương pháp thiết kế LNA băng S gồm tầng khuếch đại [1] thay cho LNA đài đa EML-2288ER Bộ LNA thiết kế có hệ số khuếch đại cao hệ số tạp âm nhỏ so với LNA nguyên gốc đài đa EML-2288ER, sử dụng công nghệ MMIC Mục tiêu thiết kế cụ thể là: Đảm bảo tạp âm nhỏ 0.9 dB HSKĐ lớn 35 dB dải tần công tác từ 2.9 GHz đến 3.4 GHz Các tiêu kỹ thuật khác phạm vi cho phép mạch ổn định khơng điều kiện tồn dải tần số làm việc Tóm tắt - Trong báo này, chúng tơi trình bày phương pháp thiết kế khuếch đại tạp âm thấp công nghệ sử dụng công nghệ MMIC hoạt động tần số trung tâm 3.14 GHz sử dụng cho đài rađa ELM-2288ER Bóng bán dẫn sử dụng transistor hiệu ứng trường NP2500MS với công nghệ 0.25 µm AlGaN/ GaN HEMT hãng WIN Semiconductor, Đài Loan Mục tiêu thiết kế nhằm đạt hệ số khuếch đại (HSKĐ) tối thiểu 35 dB hệ số tạp âm nhỏ dB để cải tiến LNA có đài Quy trình thiết kế thực phần mềm Keysight Advanced Design System (KADS) 2016 với mơ hình, linh kiện MMIC hãng cung cấp Chỉ tiêu khuếch đại đánh giá mức độ tín hiệu nhỏ tín hiệu lớn thơng qua phân tích lý thuyết mơ phần mềm Từ khóa - LNA GaN HEMT băng tần S, Khuếch đại tạp âm thấp cho rađa ELM-2288ER, LNA băng S rađa I GIỚI THIỆU Các khuếch đại tạp âm thấp (Low Noise Amplifier LNA) có nhiều ứng dụng quan trọng hệ thống vô tuyến như: Thông tin vệ tinh, thông tin di động hay rađa Các thu đòi hỏi phải nhỏ gọn, tiếp nhận thông tin nhanh xác, đặc biệt thời đại cơng nghệ ngày u cầu trở thành quan trọng Tín hiệu thu tín hiệu vơ tuyến, lượng tín hiệu thu thường nhỏ, lan truyền mơi trường có nhiều tạp âm nhiễu, tổn hao đường truyền lớn Đặc biệt lĩnh vực rađa, tín hiệu đầu vào máy thu nhỏ nên thường yêu cầu LNA phải có HSKĐ lớn, hệ số tạp âm nhỏ phối hợp đầu vào, đầu tốt yêu cầu tiêu thụ nguồn thấp Để thực điều LNA phải chế tạo dựa công nghệ vật liệu bán dẫn hệ với công nghệ chế tạo mạch cao tần kiểu Đài đa ELM-2288ER loại đa cảnh báo sớm tầm xa băng tần S, hãng Elta Systems Israel chế ISBN 978-604-80-7468-5 404 Hội nghị Quốc gia lần thứ 25 Điện tử, Truyền thông Công nghệ Thông tin (REV-ECIT2022) II XÂY DỰNG SƠ ĐỒ NGUYÊN LÝ Hình Sơ đồ nguyên lý toàn mạch phần tử lý tưởng pháp thiết kế từ tính tốn trở kháng nguồn A Chọn sơ đồ điểm làm việc tĩnh cho transistor Từ phần này, nhóm tác giả sử dụng phương pháp ZS trở kháng tải ZL tầng khuếch đại Căn phân tích chạy mô phần mềm KADS [4], vào tần số trung tâm thiết kế 3.14 GHz, nhóm tác tiêu LNA dựa mơ hình tín hiệu nhỏ dựa giả lựa chọn thiết kế mạch PHTK theo mạch phối hợp việc khảo sát đặc tuyến tĩnh đặc tuyến động từ hình П thực phần tử tập trung L mơ hình bóng bán dẫn nhà sản xuất cung cấp Để đảm C tần số không cao [2] bảo HSKĐ cao, nhóm tác giả sử dụng sơ đồ ghép tầng khuếch đại Hình Ở cuộn chặn Lch, tụ ghép Cp tụ C2, C4, C5 phần tử lý tưởng Phương pháp thiết kế với tầng thứ ưu tiên cho hệ số tạp âm nhỏ, HSKĐ mức vừa phải; tầng thứ hai ưu tiên cho HSKĐ cao, tạp âm mức cho phép để đảm bảo hệ số tạp âm toàn mạch nhỏ 0.9 dB Để bắt đầu trình thiết kế, trước tiên ta xác định điểm làm việc tĩnh điểm m1 m2 Hình Transistor thứ cấp điện áp cực máng VDS1 = 10 V, dòng tĩnh IDS1 = 38 mA (điểm m1) mục đích dịng IDS1 nhỏ để hệ số tạp âm Hình Đặc tuyến bóng GaN HEMT nhỏ, với Transistor thứ chọn VDS2 = 11 V IDS2 = 45 với giá trị VGS khác mA (điểm m2), cao tầng thứ VDS IDS Điểm khác biệt linh kiện nhằm mục đích nâng cao HSKĐ Với cách chọn điểm gắn mà nhà sản xuất cung cấp dụng làm việc vậy, công suất tiêu thụ LNA Pdc = cụ thiết kế nhằm tích hợp vào mạch thành khối 0.88 W thống Do giá trị cuộn cảm L cố định B Thiết kế mạch PHTK vào số giá trị định nên cách thực chọn gần Sau lựa chọn điểm làm việc tĩnh, tiến hành với giá trị lý tưởng bù trừ đoạn đường khảo sát tham số ma trận [S] để xác định phuương truyền (TL) cho trường hợp L lý tưởng sai khác nhỏ với ISBN 978-604-80-7468-5 405 Hội nghị Quốc gia lần thứ 25 Điện tử, Truyền thông Công nghệ Thông tin (REV-ECIT2022) L MMIC, giá trị sai khác lớn thực ghép song kháng vào tầng hai ZV2 nhằm đảm bảo lượng song nối tiếp nhiều cuộn cảm để giá trị L siêu cao tần truyền từ tầng sang tầng không bị phản tương đương gần với lý tưởng Việc tính giá trị xạ ngược trở lại C làm tương tự, nhiên nhà sản xuất cho phép thay đổi giá trị điện dung C mịn việc thay đổi kích thước dài (L) rộng (W) linh kiện Mạch PHTK vào thực mạch phối hợp chữ L (chỉ có phần tử L C) nhằm mục đích tối thiểu số lượng phần tử thụ động để giảm hệ số tạp âm đầu vào cho toàn mạch Sơ đồ thực tế linh kiện MMIC mạch PHTK vào thể Hình Hình Các phần tử thụ động L, C, TL, ghép chữ T lỗ Hình Mạch PHTK tầng linh kiện MMIC via nối đất linh kiện MMIC nhà sản xuất [3] D Mạch phân áp tụ ghép tín hiệu Cp Việc cấp nguồn chiều cho Transistor thực thông qua cuộn chặn Lch đoạn đường truyền trở kháng cao TL để đảm bảo tần số thiết kế 3.14 GHz trở kháng mạch phân áp lớn so với trở kháng đường truyền, ngược lại tụ ghép Cp, tần số thiết kế trung tâm, trở kháng tụ điện nhỏ so với trở kháng đường truyền DO giới hạn linh kiện nên phải sử dụng cuộn chặn Sơ đồ mạch phân áp linh kiện MMIC thể hình Hình Mạch PHTK vào linh kiện MMIC Hình Mạch PHTK linh kiện MMIC Hình Mạch phân áp linh kiện MMIC C Thiết kế mạch PHTK Transistor Đối với mạch PHTK tầng khuếch đại Sơ đồ mạch điện toàn mạch sau layout thể thiết kể theo dạng mạch PHTK hình П, đảm bảo trở Hình Mạch in sau layout có kích thước Dài kháng tầng thứ ZR1 phối hợp với trở x Rộng 2.8 mm x 2.4 mm nhỏ gọn ISBN 978-604-80-7468-5 406 Hội nghị Quốc gia lần thứ 25 Điện tử, Truyền thông Công nghệ Thông tin (REV-ECIT2022) III ĐÁNH GIÁ KẾT QUẢ Hình Layout MMIC tồn mạch LNA Hình thể kết mô tiêu quan ánh phương pháp thiết kế phù hợp xác đối trọng như: hệ số KĐCS, phối hợp vào/ra độ cách ly với LNA tín hiệu vào nhỏ nên việc S11 LNA thiết kế thông qua ma trận tham số tán kết chấp nhận Sau qua LNA tín xạ [S] hiệu lớn nhiều nên S22 không tốt ảnh hưởng xấu tới khuếch đại Ngoài hệ số KĐCS đạt 37.5 dB tần số thiết kế Dải thông rộng dài tần làm việc Hệ số cách ly (S12) tồn dải tần cơng tác tốt -57 dB Hệ số tạp âm mạch thể Hình Hệ số tạp âm đạt nhỏ 0.9 dB toàn dải tần cơng tác từ (2.9 ÷ 3.4) GHz Hình Đặc tính mạch LNA thiết kế Kết cho thấy phối hợp đầu tốt đầu vào phải hy sinh việc phối hợp để đạt hệ số tạp âm mong muốn S22 tốt -27 dB tần số 3.14 GHz S11 đạt -8.6 dB Kết phản ISBN 978-604-80-7468-5 Hình Kết mơ hệ số tạp âm 407 Hội nghị Quốc gia lần thứ 25 Điện tử, Truyền thông Công nghệ Thông tin (REV-ECIT2022) Độ ổn định mạch LNA thiết kế thể Bảng So sánh kết thiết kế với số cơng trình nghiên cứu khác Hình 10 Trong tồn dải tần cơng tác, hệ số ổn định lớn 2, đảm bảo tính ổn định khơng điều kiện Tham số LNA MMIC [5] 2016 [6]2015 LNA thiết kế Transistor GaN FET GaAs FET GaAs FET Tần số (GHz) 2.9 ÷ 3.4 1÷6 3.7 ÷ 4.2 Tạp âm (dB)