Thông tin tài liệu
TRƯỜNG ĐẠI HỌC SƯ PHẠM KỸ THUẬT THÀNH PHỐ HỒ CHÍ MINH BÁO CÁO MƠN HỌC MƠN HỌC: THỰC TẬP THIẾT KẾ MẠCH GVHD : ĐÀO VĂN PHƯỢNG Họ tên: Lâm Gia Hào MSSV: 21146222 ; BÀI : MẠCH CHỈNH LƯU Báo cáo kết quả: 2.2.Mạch chỉnh lưu bán kì: a Mạch khơng có tụ lọc Giải thích hoạt động mạch chi kì Vi: Sử dụng diode chống dòng ngược mắc nối tiếp với tải tiêu thụ, chu kỳ dương Và phân cực thn dịng điện qua diode qua tải chu kỳ điện tích âm, diode bị phân cực ngược khơng có dịng q tải Tính VoTB VoRMS lý thuyết giải thích sai lệch kết đo VOM, OSC so với tính tốn lý thuyết: VMAX=6√ V 8.48V VoRMS = VOTB = T √ T /2 Vmax 8.48 2.dt ∫ (Vmax sinωt ) = = =4,24 T T /2 T T /2 ∫ Vmax sinωtdt + ∫ dt = Vmax 8.48 π = π =2.7V Giải thích: Vì kết đo lấy giá trị thực tế phụ thuộc vào người đo sai số thiết yếu tố khác bị nên có sai lệch với lý thuyết Tìm quan hệ giá trị đo áp DC AC VOM VoDC < VoAC Giải thích: rơi áp tải Nêu khác biệt đo, vẽ dạng sóng DC AC dao động ký Dạng sóng AC hiển thị điện áp ổn định (lọc thành phần DC sóng): chu kỳ sóng hình sin Dạng sóng DC có nửa chu kỳ đầu có dạng sóng, nửa chu kỳ sau có giá trị Giá trị R = 10K có ảnh hưởng Vo Diode Để dịng điện qua tải có giá trị phù hợp b Mạch có tụ lọc Giải thích hoạt động mạch chu kỳ Vi Sử dụng diode chống dòng ngược mắc nối tiếp với tải tiêu thụ, chu kỳ dương Và phân cực thuân dòng điện qua diode qua tải chu kỳ điện tích âm, diode bị phân cực ngược khơng có dịng q tải Sau chỉnh lưu ta thu điện áp chiều nhấp nhơ, khơng có tụ lọc điện áp nhấp nhô chưa thể dùng vào mạch điện tử, mạch nguồn, ta phải lắp thêm tụ lọc có trị số từ vài trăm µF đến vài ngàn µF vào sau cầu Diode chỉnh lưu Tính VoTB VoRMS lý thuyết giải thích sai lệch kết đo VOM, OSC so với tính tốn lý thuyết: VMAX=6√ V 8.48V 1 VoRMS = Vmax (1- f RC )=6√ (1- 2.50 10 47 10−6 ¿=¿8.3 Với VOTB = T T /2 T T /2 ∫ Vmax sinωtdt + ∫ dt = Vmax 8.48 π = π =2.7V Giải thích: Vì kết đo lấy giá trị thực tế lý thuyết lấy giá trị hiệu dụng nên có sai lệch kết đo Nhận xét đường nạp phóng điện tụ C Lọc điện áp xoay chiều thành điện áp chiều phẳng cách loại bỏ pha âm Giải thích khác mạch có sử dụng khơng sử dụng tụ lọc Mạch chỉnh lưu khơng có tụ lọc tham gia: điện áp thu có dạng nhấp nhơ Mạch chỉnh lưu có tụ tham gia lọc nguồn: điện áp thu tương đối phẳng, tụ có điện dung lớn điện áp đầu phẳng So sánh Vo đo VOM mạch có khơng có tụ điện VoTB = (V) VoDC = 2.47 (V) VoRMS = 2.23 (V) Vo thay đổi Vi cố định, R hay C thay đổi? Khi Vi cố định: - R thay đổi: Vo bị ảnh hưởng - C thay đổi: C lớn gợn sóng làm mịn gần phẳng với R phù hớp với điện áp Vo Điều kiện R C cho ngõ Vo gần phẳng (Nếu R C lớn Vo gần phẳng.) Ta có: ZRC = R 1+ ωRC Để VOmax : ZRC =1 ¿>¿ C = R−1 ωR 2.3 Mạch chỉnh lưu tồn kì: a Mạch khơng có tụ lọc Giải thích hoạt động mạch chu kỳ Vi Chu kỳ (+): dòng điện qua D1 qua tải D2 nguồn âm Chu kỳ (-): dòng điện qua D2 qua tải D1 nguồn âm Tính VoTB VoRMS lý thuyết giải thích sai lệch kết đo VOM, OSC so với tính tốn lý thuyết √ VORMS = 2 2 +9 + +(−9) VOTB = √2 96 π 6.96 (V) 6.27 (V) Giải thích: Vì kết đo lấy giá trị thực tế lý thuyết lấy giá trị hiệu dụng nên có sai lệch kết đo Tính tần số gợn sóng Vo: T=4 x x 10-3 =20 x 10-3 (s) f = 1/T= 50 (Hz) b Mạch có tụ lọc + Ở chu kỳ đầu tiên, bán kỳ dương điện áp nguồn tăng tụ nạp điện bắt đầu nạp điện qua diode D1 Khi điện áp nguồn đạt đến giá trị lớn bắt đầu giảm D1 ngưng dẫn tụ điện xả điện qua tải + Nếu giá trị tụ điện đủ lớn bán kỳ âm điện áp tụ lớn điện áp đỉnh nguồn Do diode D1, D2 tiếp tục bị phân cực ngược nên không dẫn điện Tính VoTB VoRMS lí thuyết giải thích sai lệch kết đo VOM, OSC so với tính tốn lí thuyết: √ VORMS = 42 +9 2+ 2+(−9)2 6.96 (V) VOTB = √2 96 π 6.27 (V) Giải thích: Vì kết đo lấy giá trị thực tế lý thuyết lấy giá trị hiệu dụng nên có sai lệch kết đo Nhận xét đường nạp phóng tụ điện C: Tác dụng q trình nạp phóng điện tụ điện làm giảm gợn sóng nguồn điện DC 2.3 Mạch chỉnh lưu cầu: Giải thích hoạt động mạch chu kì Vi: - Nửa chu kỳ (+) diode dạng sóng AC đầu vào D1 D2 phân cực thuận, D3 D4 phân cực ngược Khi điện áp đến điện áp ngưỡng D1 D2 lúc dòng tải qua - Nửa chu kỳ ( – ) dạng sóng AC nguồn vào, Diode D3 D4 phân cực thuận, D1 D2 phân cực ngược Dòng tải lúc chạy qua D3 D4 Với chu kỳ luân hồi điện áp AC nguồn vào hướng dịng tải giống qua diode theo hướng => dòng điện theo chiều BÀI SỐ 3: MẠCH ỨNG DỤNG DIODE Báo cáo kết quả: 3.1 Mạch xén a Mạch xén đơn giản Mạch xén dùng Zener Giải thích hoạt động mạch H3.3, H3.4 H3.3: Xét nửa chu kì đầu: diode bị phân cực ngược, diode ghim giá trị 3.3V, điện áp ngõ 3.3V Trong mạch nửa dương dạng sóng, điốzcwt zener bị phân cực ngược nên dạng sóng bị cắt điện áp zener Nửa chu kì sau: diode phân cực thuận nên điện áp ngõ là điện áp diode zener =0.7V mà điện áp nửa chu kì sau điện áp âm nên giá trị -0.7 V H3.4: Xét nửa chu kì đầu: diode bị phân cực thuận điện áp diode zener = 0.7 V giá trị điện áp ngõ 0.7V Nửa chu kì sau: diode bị phân cực ngược, diode ghim giá trị 3.3V, mà điện áp nửa chu kì sau điện áp âm nên giá trị -3.3V b Mạch xén xén Giải thích hoạt động mạch H3.5, H3 H 3.5: +Khi Vin < Ec : diode chưa phân cực thuận, toàn Vin đưa V out + Khi Vin > Ec: diode phân cực thuận, điện áp đầu Vout = Ec, tín hiệu bị xén mức Ec H3.6: + Khi Vin>-Ec: diode chưa phân cực thuận, toàn Vin đưa Vout + Khi Vin Khơng có dòng điện qua đầu (0V) + A = 0, B = 1: D1 phân cực thuận, D2 phân cực nghịch => dòng điện từ R qua D1 làm cho A.B khơng có dịng điện + A = 1, B = 0: D1 phân cực nghịch, D2 phân cực thuận => dòng điện từ R qua D2 làm cho A.B khơng có dịng điện + A = 1, B = 1: D1, D2 phân cực nghịch đồng nghĩa với việc khơng có dịng qua diode => đầu có mức điện áp với mức điện áp đầu vào 5V H3.10: Mạch cổng 0R + A = 1, B = 1: D1, D2 phân cực thuận, dịng điện qua diode A B mức (5V) + A = 1, B = 0: D1 phân cực thuận, D2 phân cực nghịch, dịng qua D1 mà khơng qua D2 nên A B mức + A = 0, B = 1: D1 phân cực nghịch, D2 phân cực thuận, dịng qua D2 mà khơng qua D2 nên A B mức + A = 0, B = 0: D1, D2 phân cực nghịch => khơng cho dịng chạy qua diode nên khơng có dịng điện A B Trình bày thêm mạch logic khác dùng diode Mạch cổng NOR + TH1: Cả Diode A B có mức điện áp 0: hai Diode khơng phân cực => BJT trạng thái khóa điện áp đầu mức (5V) + TH2: Diode A Diode B 5V có nghĩa Diode A khơng phân cực cịn Diode B phân cực => BJT phân cực nên điện áp đầu cổng logic => dịng điện + TH3: Cả hai Diode 5V: hai Diode phân cực BJT phân cực theo => đầu khơng có dịng điện mức điện áp Mạch cổng NAND + TH1: Diode Diode có điện áp mức 1: Diode phân cực nghịch cịn Diode có chức dẫn dịng từ nguồn vào Baze => BJT phân cực thuận Cho nên kết đầu khơng có điện áp (0V) + TH2: Cả Diode 0: hai Diode không phân cực => khơng có dịng điện qua Diode điện áp đầu mức + TH3: Diode 5V Diode 0V: có Diode phân cực khơng có dịng điện qua Diode => điện áp đầu mức + TH4: Ngược lại với trường hợp trên, Diode 0V Diode 5V: có Diode phân cực cịn Diode khơng => khơng có dịng điện qua Diode đương nhiện điện áp đầu mức ...BÀI : MẠCH CHỈNH LƯU Báo cáo kết quả: 2.2 .Mạch chỉnh lưu bán kì: a Mạch khơng có tụ lọc Giải thích hoạt động mạch chi kì Vi: Sử dụng diode chống dịng ngược mắc... dòng điện theo chi? ??u BÀI SỐ 3: MẠCH ỨNG DỤNG DIODE Báo cáo kết quả: 3.1 Mạch xén a Mạch xén đơn giản Mạch xén dùng Zener Giải thích hoạt động mạch H3.3, H3.4 H3.3: Xét nửa chu kì đầu: diode... có: ZRC = R 1+ ωRC Để VOmax : ZRC =1 ¿>¿ C = R−1 ωR 2.3 Mạch chỉnh lưu tồn kì: a Mạch khơng có tụ lọc Giải thích hoạt động mạch chu kỳ Vi Chu kỳ (+): dòng điện qua D1 qua tải D2 nguồn âm Chu
Ngày đăng: 01/03/2023, 16:08
Xem thêm:
