(Đồ án hcmute) điều khiển tối ưu hóa công suất tiêu thụ và thời gian hoạt động sử dụng kỹ thuật dynamic frequency scaling cho các ứng dụng dùng pin trên fpga

BỘ GIÁO DỤC VÀ ĐÀO TẠO TRƯỜNG ĐẠI HỌC SƯ PHẠM KỸ THUẬT TP.HCM KHOA ĐÀO TẠO CHẤT LƯỢNG CAO ĐỒ ÁN TỐT NGHIỆP NGÀNH CÔNG NGHỆ KỸ THUẬT MÁY TÍNH ĐIỀU KHIỂN TỐI ƯU HĨA CƠNG SUẤT TIÊU THỤ VÀ THỜI GIAN HOẠT ĐỘNG SỬ DỤNG KỸ THUẬT DYNAMIC FREQUENCY SCALING CHO CÁC ỨNG DỤNG DÙNG PIN TRÊN FPGA GVHD: TS VÕ MINH HUÂN SVTH: NGUYỄN VĂN NHỰT MSSV: 11119074 SKL 0 6 Tp Hồ Chí Minh, tháng 1/2016 an TRƯỜNG ĐẠI HỌC SƯ PHẠM KỸ THUẬT THÀNH PHỐ HỒ CHÍ MINH KHOA ĐÀO TẠO CHẤT LƯỢNG CAO ĐỒ ÁN TỐT NGHIỆP ĐIỀU KHIỂN TỐI ƯU HĨA CƠNG SUẤT TIÊU THỤ VÀ THỜI GIAN HOẠT ĐỘNG SỬ DỤNG KỸ THUẬT DYNAMIC FREQUENCY SCALING CHO CÁC ỨNG DỤNG DÙNG PIN TRÊN FPGA SVTH : NGUYỄN VĂN NHỰT MSSV: 11119074 Khóa : 2011 – 2015 Ngành : Cơng nghệ kỹ thuật máy tính GVHD: TS VÕ MINH HUÂN Tp Hồ Chí Minh, tháng 01 năm 2016 an LỜI CẢM ƠN Lời đầu tiên, ngƣời sinh viên thực đề tài xin đƣợc phép chân thành gửi lời cảm ơn đến thầy Võ Minh Huân, giáo viên hƣớng dẫn đề tài định hƣớng trao đổi kinh nghiệm quý báu để ngƣời thực đề tài hoàn thành nội dung đề tài cách hoàn chỉnh nhất, nhƣ tạo điều kiện thuận lợi từ sở vật chất, không gian nghiên cứu góp ý quý báu cho ngƣời thực để ngƣời thực đề tài thực hoàn thành tốt đề tài Ngƣời thực đề tài xin trân trọng cảm ơn thầy(cô) trƣờng Đại Học Sƣ Phạm Kỹ Thuật TP HCM nói chung thầy(cơ) khoa Điện – Điện Tử nói riêng tận tình truyền đạt kiến thức tảng để từ ngƣời thực đề tài có kỹ để phát triển, hồn thành đề tài nghiên cứu cho riêng Cũng xin gửi lời cảm ơn đến gia đình, bạn sinh viên lớp trao đổi, góp ý tạo điều kiện thuận lợi mặt vật chất tinh thần để sinh viên thực đề tài hoàn thành cách tốt đẹp thời gian Mặc dù có nhiều cố gắng nỗ lực thực hiện, nhƣng kiến thức nhƣ khả thân cịn nhiều hạn chế nên q trình thực đề tài tránh khỏi sai phạm, thiếu sót… Rất mong nhận đƣợc góp ý, dẫn từ hội đồng bảo vệ, quý thầy cô bạn sinh viên Giáo viên hƣớng dẫn Ngƣời thực đề tài TS.Võ Minh Huân Nguyễn Văn Nhựt v an MỤC LỤC LỜI CẢM ƠN .v DANH TỪ CÁC TỪ VIẾT TẮT ix DANH MỤC BẢNG x DANH MỤC HÌNH x DANH MỤC CÔNG THỨC xii CHƢƠNG TỔNG QUAN .1 1.1 Tình hình nguyên cứu .1 1.2 Tính cấp thiết đề tài .1 1.3 Mục tiêu nghiên cứu 1.4 Nhiệm vụ nghiên cứu 1.5 Đối tƣợng phạm vi nghiên cứu 1.6 Phƣơng pháp nghiên cứu .2 CHƢƠNG CÔNG SUẤT TIÊU THỤ 2.1 Giới thiệu .3 2.1.1 Các định nghĩa 2.1.2 Các ví dụ 2.1.3 Những nguồn tiêu tán công suất: 2.2 Công suất động: .9 2.2.1 Hệ số hoạt động 10 2.2.2 Điện dung 13 2.2.3 Điện áp 17 2.2.4 Tần số 22 2.2.5 Dòng ngắn mạch 22 2.2.6 Các mạch cộng hƣởng 23 CHƢƠNG KIT FPGA SPARTAN-3E VÀ NGÔN NGỮ VERILOG 25 vi an 3.1 Tổng quan FPGA 25 3.1.1 Khái niệm cấu trúc FPGA 26 3.1.2 Vi mạch FPGA đƣợc cấu thành từ phận 27 3.2 Kit Spartan-3E mơi trƣờng lập trình ISE 14.2 28 3.2.1 Kit Spartan-3E 28 3.2.2 Môi trƣờng lập trình ISE 14.2 .32 3.3 Ngôn Ngữ Verilog .37 3.3.1 Quá trình phát triển Verilog 37 3.3.2 Những đặc tính Verilog 38 3.3.3 Quy ƣớc từ khóa .39 3.3.4 Loại liệu Verilog 44 3.3.5 Khai báo liệu 45 3.3.6 Khai báo net 47 3.3.7 Khai báo Reg 49 3.3.8 Khai báo Port 50 3.3.9 Khai báo mảng phần tử nhớ hai chiều 51 3.3.10 Khai báo số nguyên, thời gian, số thực, thời gian thực 52 3.3.11 Khai báo tham số 54 CHƢƠNG THIẾT KẾ HỆ THỐNG 55 4.1 Sơ đồ khối hệ thống .55 4.1.1 Yêu cầu hệ thống 55 4.1.2 Sơ đồ khối chức hệ thống 56 4.1.3 Hoạt động hệ thống 57 4.2 Thiết kế tính tốn hệ thống .57 4.2.1 Khối nguồn 57 4.2.2 Khối measurement 58 4.2.3 Khối ADC .61 4.2.4 Computer 62 vii an 4.2.5 FPGA 66 4.2.6 Chƣơng trình ứng dụng 69 CHƢƠNG KẾT QUẢ VÀ NHẬN XÉT .73 5.1 Kết 73 5.1.1 Phần cứng 73 5.1.2 Phần mềm .74 5.2 Kết thực nghiệm 74 CHƢƠNG KẾT LUẬN VÀ HƢỚNG PHÁT TRIỂN 76 6.1 Kết luận 76 6.2 Đánh giá .76 6.2.1 Ƣu điểm 76 6.2.2 Khuyết điểm 76 6.3 Hƣớng ứng dụng phát triển .77 TÀI LIỆU THAM KHẢO 78 viii an DANH TỪ CÁC TỪ VIẾT TẮT Chữ viết tắt Cụm từ giải thích ADC Analog Digital Convert PIC Programmable Intelligent Computer FPGA Field programmable Gate Array UART Universal Asynchronous Receiver Transmitter GND Ground VDD Positive Supply Voltage W Walts RS232 Standard for serial communication VGA Video Graphics Array CMOS Complementary metal-oxide Semiconductor DVS Dynamic Voltage Scaling E Enegy P Power IC Integrated circuit Ec Enegy of Capacitor EL Enegy of Load CAD Computer Aided Design AC Alternating Current I/O Input/Output ASIC Aplication-Specific integrated circuit MSB Most Significant bit LSB Least Significant bit ix an DANH MỤC BẢNG Bảng 2.1 : Tần suất chuyển mạch .12 Bảng 3.1: Mô tả chức ký tự lập trình 44 Bảng 3.2: Mô tả ký tự chức lệnh 53 Bảng 4.1: Thời gian kiểu VGA 640x480 71 Bảng 5.1: Thời gian sử dụng mạch phụ thuộc vào tần số 74 Bảng 5.2: Bảng thông số lƣợng khác 75 DANH MỤC HÌNH Hình 2.1: Điện trở .4 Hình 2.2: Nguồn áp .5 Hình 2.3: Tụ Điện .5 Hình 2.4: Bộ chuyển đổi CMOS Hình 2.5: Năng lƣợng, cơng suất, dòng áp chuyển đổi .7 Hình 2.6: Cơng suất Niagra2 .9 Hình 2.7: Clock gating 11 Hình 2.8: Các mạch AND ngõ vào 12 Hình 2.9: Các tần suất tín hiệu hệ số hoạt động 13 Hình 2.10: Glitching in a chain of gates 13 Hình 2.11: Kích thƣớc transistor 15 Hình 2.12: Activity Factors .16 Hình 2.13: Energy – delay trade – off .17 Hình 2.14: Vùng điện áp qua 18 Hình 2.15: Cấp chuyển đổi 19 Hình 2.16: Clustered voltage scaling 20 Hình 2.17: Hệ thống DVS 21 Hình 2.18: Năng lƣợng giảm từ DVS .21 Hình 2.19: Cộng hƣởng xung clock 23 Hình 3.1: Cấu trúc .27 Hình 3.2: Kit FPGA Spartan 3E 29 Hình 3.3: Cấu trúc thành phần Spartan-3E 30 Hình 3.4: Chip Spartan-3E thơng số 31 Hình 3.5: Mở chƣơng trình .32 Hình 3.6: Tạo Project 32 Hình 3.7: Lựa chọn thiết bị chƣơng trình 33 Hình 3.8: Lựa chọn Module 33 Hình 3.9: Lựa chọn ngõ vào ngõ 34 Hình 3.10: Khung viết chƣơng trình 34 x an Hình 3.11: Viết chƣơng trình 35 Hình 3.12: Kiểm tra mã nguồn 35 Hình 3.13: Gán chân 35 Hình 3.14: File gán chân 36 Hình 3.15: Kết nối FPGA 36 Hình 3.16: Bƣớc 1: Configure Target Device 36 Hình 3.17: Bƣớc 2: Boundary Scan 36 Hình 3.18: Bƣớc 3: Initialize Chain 37 Hình 4.1: Sơ đồ hệ thống 56 Hình 4.2: Nguồn 12v 57 Hình 4.3: Nguồn 5v 58 Hình 4.4: Sơ đồ khối measurement 58 Hình 4.5: Độ lợi .59 Hình 4.6: Opamp Differential Aplifier .59 Hình 4.7: Sơ đồ nguyên lý 60 Hình 4.8: Hình ảnh thực tế 60 Hình 4.9: Chuyển đổi Analog to Digital 61 Hình 4.10: Đồ thị thể độ phân giải, 61 Hình 4.11: Hình ảnh thực tế đo điện áp 62 Hình 4.12: Frame truyền UART .63 Hình 4.13: Giao tiếp cổng COM máy tính với 64 Hình 4.14: Lƣu đồ giải thuật máy tính .65 Hình 4.15: Giao diện máy tính 65 Hình 4.16: Hình ảnh giao tiếp máy tính .66 Hình 4.17: Kết nối FPGA cổng DB9 67 Hình 4.18: Sơ đồ khối nhận liệu từ máy tính thơng qua RS232 67 Hình 4.19: Cách phát Start bit 68 Hình 4.20: Dùng trạng thái máy để qua bit liệu nhận đƣợc .68 Hình 4.21: Sơ đồ hệ thống game .69 Hình 4.22: Thời gian lấy mẫu hiển thị CRT .70 Hình 4.23: Kết mô hiển thị 71 Hình 4.24: Kết thực tế 72 Hình 5.1: Kết thời gian sử dụng mạch 74 Hình 5.1.a: Sử dụng tần số khác để tăng thời gian hoạt động .74 Hình 5.2: Biểu đồ thể lƣợng 75 xi an DANH MỤC CƠNG THỨC Cơng thức 2.1 Công thức 2.2 Công thức 2.3 Công thức 2.4 Công thức 2.5 Công thức 2.6 Công thức 2.7 Công thức 2.8 Công thức 2.9 Công thức 2.10 Công thức 2.11 Công thức 2.12 12 Công thức 2.13 16 Công thức 2.14 16 Công thức 2.15 16 Công thức 2.16 24 Công thức 4.1 61 Công thức 4.2 62 Công thức 4.3 62 xii an Lƣu đồ giải thuật máy tính viết visual studio 2010 ngôn ngữ ứng dụng C# Bắt Đầu Kiểm tra kết nối cổng COM FPGA PIC Sai Nhận điện áp từ Khối Mesurement Đúng cổng COM Hoạt động Đúng Điện áp >=0.25 Tần số 50mhz Sai Đúng Điện áp >0.15