BÀI GIẢNG: THIẾT KẾ MẠCH VÀ ANALOG

BÀI GIẢNG: THIẾT KẾ MẠCH VÀ ANALOG

Đ I H C CỌNG NGH THỌNG TIN VÀ TRUY N THỌNG KHOA CỌNG NGH ĐI N T VÀ TRUY N THỌNG BÀI GI NG : THI T K M CH LOGIC VÀ ANALOG ( Tài liệu lưu hành nội bộ) Thái nguyên, tháng 10 năm 2012 PH N I: THI T K M CH LOGIC Chương I: Đ i số boole linh ki n n t số 1.1 Một số khái ni m b n - Biến logic: Đại l- ợng biểu diễn ký hiệu lấy giá trị "1" "0" - Hàm logic: Biểu diễn nhóm biến logic liên hệ với thông qua phép toán logic, hàm logic cho dù đơn giản hay phức tạp nhận giá trị "1" "0" - Các phép toán logic: có phép toán Phép nhân (và) - kí hiệu AND Phép cộng (hoặc) - kí hiệu OR Phép phủ định (đảo) - kí hiệu NOT 1.1.1 Biểu diễn biến hàm logic b Bảng thật, bảng trạng thái: *Bảng thật : Quan hệ hàm với biến vào thời điểm *Bảng trạng thái: Hàm phụ thuộc vào biến vào thời điểm mà phụ thuộc vào (trạng thái) khứ Bảng thật f(A,B)= A+B Bảng trạng thái b Bìa Karnaught ( Bìa nô) Biểu diễn t- ơng đ- ơng bảng thật Mỗi dòng bảng thật ứng với ô bìa nô Toạ độ ô đ- ợc quy định giá trị tổ hợp biến, giá trị hàm t- ơng ứng với tổ hợp biến đ- ợc ghi ô 1.1.2 Một số tính chất hàm nhân, cộng, phủ định: - Tồn phần tử trung tính cho phÐp "nh©n", phÐp "céng" A + = A; - PhÇn tư trung tÝnh cho phÐp tÝnh "céng" A.1 = A ; - PhÇn tư trung tÝnh cho phép "nhân" - Hoán vị: A + B = B + A ; A B = B A - KÕt hỵp (A + B) + C = A + (B + C) = (A + C) + B (A B) C = A (B C) = (A C) B - Ph©n phèi : A.(B + C) = A.B + A.C - Kh«ng cã sè mị, kh«ng cã hƯ sè A +A + + A = A ; A.A A = A - Bï : A  A ; A A 1; * Định lý Demorgan: A.A Tr- ờng hợp thổng quát : f[x i ,,]  f[x i ,,] ThÝ dô: X  Y  X Y ; X Y  X  Y (Đảo tổng tích đảo, đảo tích tổng đảo) 1.1.3 Biểu diễn giải tích hàm logic Với kí hiệu hàm, biến phép tính chúng Có hai dạng giải tích đ- ợc sử dụng + Dạng tuyển: Hàm đ- ợc cho d- ới dạng tổng tích biến + Dạng hội: Hàm đ- ợc cho d- ới dạng tích tổng biến + Dạng tuyển quy: Nếu số hạng chứa đầy đủ mặt biến +Dạng tuyển không quy: Chỉ cần số hạng chứa không đầy đủ mặt biến + Hội quy: Nếu thừa số chứa đầy đủ mặt biến + Hội không quy: cần thừa số không chứa đầy đủ mặt biến Thí dụ: f(X,Y,Z) = X.Y.Z  XYZ  XYZ  XYZ f(X,Y,Z) = X.Y  XYZ  XYZ  XZ f(x,y,z) = (X +Y + Z).(X + Y + Z).( X  Y  Z ) (tun chÝnh quy) (tun kh«ng chÝnh quy) (héi chÝnh quy) (héi kh«ng chÝnh quy) f(x,y,z) = (X +Y +Z).(Y + Z).(Z + Y + X ) a BiĨu diƠn hm dạng tuyển quy Nguyên tắc : - Giá trị hàm thành phần nhận giá trị - Số hạng tổng tích biến Z A.B.C A.B.C - Nếu giá trị hàm thành phần không ta loại số hạng - Chỉ quan tâm đến tổ hợp biến hàm thành phần nhận trị "1" - Số số hạng số lần hàm thành phần nhận trị "1" - Trong biểu thức logic biến nhận trị "1" giữ nguyên, biến nhận trị"0" ta lấy phủ định Thí dụ : Cho hàm logic dạng tuyển nh- sau: Z = F(A, B, C) = (1,2,3,5,7) Tại tổ hợp biÕn 1, 2, 3, 5, cđa biÕn vµo hµm nhận trị "1") b Biểu diễn hàm dạng hội quy Nguyên tắc: - Giá trị hàm thành phần nhận giá trị không - Số hạng tích cđa tỉng c¸c biÕn tỉng c¸c biÕn Z  ( A  B  C ).( A  B C ) - Nếu giá trị hàm thành phần giá một, thừa số bị loại bỏ - Hàm quan tâm đến tổ hợp biến hàm thành phần nhận trị "0" - Số thừa số số lần hàm thành phần nhận trị "0" - Trong biểu thức logic biến nhận trị "0" giữ nguyên, biến nhận trị "1" ta lấy phủ định Thí dụ : Cho hàm logic d¹ng héi nh- sau: Z = F(a,b,c) = (0,4,6) Tại tổ hợp biến 0, 4, hàm logic nhËn trÞ "0" 1.2 Các hàm logic b n 1.2.1 Hàm VÀ - AND Phương trình Y=A.B B ng chân lý A 0 1 B 1 Ký hiệu sơ đồ chân Y 0 Đối với hàm VÀ giá trị hàm bi n 1; hay cần có bi n hàm s có giá trị Các IC AND thông dụng AND lối vào AND lối vào AND lối vào AND lối vào 1.2.2 Hàm HO C – OR Phương trình Y=A+B B ng chân lý A 0 1 B 1 Ký hiệu sơ đồ chân Y 1 Đối với hàm HO C giá trị hàm bi n 0; hay cần có bi n hàm s có giá trị Các IC OR thông dụng khác AND lối vào 1.2.3 Hàm Đ O - NOT Phương trình AND lối vào B ng chân lý AND lối vào Ký hiệu sơ đồ chân Y=Ā A Y Đối với hàm NOT giá trị hàm s đ o giá trị bi n Khi bi n có giá trị hàm ngược l i bi n hàm có giá trị 1.2.4 Hàm Ho c t đối - XOR Phương trình B ng chân lý A 0 1 B 1 Ký hiệu sơ đồ chân Y 1 Ta thấy giá trị hàm s bi n có giá trị khác Ngược l i giá trị hàm có giá trị giá trị bi n (cùng hay 1) 1.2.5 Hàm ho c đ o - NOR Phương trình B ng chân lý A 0 1 B 1 Ký hiệu sơ đồ chân Y 0 Đối với hàm NOR giá trị hàm s toàn giá trị bi n Ngược l i, giá trị bi n giá trị hàm có giá trị Hay nói khác hàm đ o hàm OR Một số IC NOR khác NOR lối vào NOR lối vào NOR lối vào 1.2.6 Hàm Và đ o - NAND Phương trình NOR lối vào B ng chân lý A 0 1 NOR lối vào Ký hiệu sơ đồ chân B 1 Y 1 Đối với hàm NAND giá trị hàm s toàn giá trị bi n Ngược l i, giá trị bi n giá trị hàm có giá trị Hay nói khác hàm đ o hàm AND 1.2.7 Hàm XNOR phương trình B ng chân lý A 0 1 B 1 Ký hiệu sơ đồ chân Y 0 Đối với hàm XNOR n u giá trị bi n (đều hay 0) giá trị hàm s ngược l i hàm có giá trị Thực chất hàm có hàm hàm b n, hàm cịn l i xây dựng từ hàm Ví dụ: + Hàm NOR k t hợp hàm NOR hàm NOT Hàm NOR Sự k t hợp hàm NOR NOT + Hàm NAND k t hợp hàm AND NOT Hàm NAND Sự k t hợp hàm AND NOT + Hàm XOR k t hợp hàm NAND ho c hàm NOR Hàm XOR Sự k t hợp hàm NAND Hàm XOR Sự k t hợp hàm NOR Tuy nhiên việc tích hợp m ch b n để t o hàm khác s hữu ích việc thi t k m ch Nó s làm gi m số lượng IC bo m ch, dẫn đ n làm gi m chi phí cho m ch IC XOR (74LS86) có chứa phần tử XOR có giá thành IC NAND hay IC NOR 1.3 Tối thiểu hóa hàm logic Mét hµm logic cã thĨ cã vô số cách biểu diễn giải tích t- ơng đ- ơng Tuy nhiên tồn cách gọn tèi - u vỊ sè biÕn, sè sè h¹ng hay thừa số đ- ợc gọi tối giản việc tối giản hàm logic mang ý nghĩa quan trọng ph- ơng diện kinh tế, kỹ thuật Để tối thiểu hoá hàm logic ng- ời ta th- ờng dùng ph- ơng pháp đại số ph- ơng pháp bìa nô 1.3.1 Ph- ơng pháp đại số: Biến đổi biểu thức logic dựa vào tính chất đại sè Boole ThÝ dô : A.B + A B = B ; A+A.B = A ; A + A B = A + B Ta chứng minh đẳng thức trên, theo tính chất đối ngẫu: A.B + A B = B  (A + B).( A + B) = B A + A.B = A  A.(A + B) = A A + A B = A + B  A.( A + B) = A.B Quy t¾c 1: Nhóm số hạng có thừa số chung Thí dụ: A.B.C + A.B C = A.B(C + C ) = A.B Quy tắc 2: Đ- a số hạng đà có vµo biĨu thøc logic A.B.C + A B.C + A B C + A.B C = = A.B.C + A B.C + A B C + A.B.C + A.B C + A.B.C = B.C.(A + A ) +A.C.(B + B ) + A.B.(C + C ) = B.C + A.C + A.B Quy tắc 3: Có thể loại số h¹ng thõa A.B + B C + A.C = A.B + B C + A.C (B + B ) = A.B + B C + A.B.C + A B C = A.B + B C (lo¹i A.C) Ví dụ : Hày tối gi n hàm sau phương pháp đ i số: Z = F(A, B, C) =  (1,2,3,5,7) Gi i: Từ yêu cầu ta có bảng chân lý nh- sau 10 Hình 3.19: Bảng trạng thái c a đếm module 10 • Bước 3: Lập đồ hình chuyển đổi tr ng thái Hình 3.20: Đồ hình chuyển đổi trạng thái c a đếm • Bước : Lập mối quan hệ đầu vào theo đầu Xung Tr ng thái trigơ đ m Tr ng thái hàm đầu vào kích đ m trigơ Hiện t i Ti p theo Q3 Q2 Q1 Q0 Q3' Q2' Q1' Q0' J3 K3 J2 K2 J1 K1 J0 K0 0 0 0 0 - - - - 0 0 0 - - - - 0 0 1 - - - - 0 1 0 - - - - 0 1 - - 0 - - 1 1 0 - - - - 1 0 1 - - - - 1 1 0 - - - - 0 0 - 0 - - - 0 0 0 - - - - Hình 3.21: Bảng trạng thái minh họa trình làm việc c a đếm module 10 Bước 5: Tối gi n hàm đầu vào 68 • Bước : V sơ đồ m ch đ m 69 Hình 3.22: Sơ đồ mạch đếm module 10 3.3.3 Thi t k đ m lùi module Gi n đồ xung đ m Xung đ m t Q0 Q1 Q2 1 1 1 0 1 0 1 1 0 t t t B ng tr ng thái đ m Xung Q2 Q1 Q0 0 0 1 1 1 1 0 1 0 70 Đồ hình chuyển đổi tr ng thái đ m 000 001 111 010 110 011 101 100 Để thi t k đ m ta dung trigơ JK B ng tr ng thái ho t động đ m Xung Tr ng thái trigơ đ m Đ m Hiện t i Ti p theo Tr ng thái đầu vào kích trigơ đ m Q2 Q1 Q0 Q2' Q1' Q0' K2 J2 K1 J1 K0 J0 0 0 1 - - - 1 1 0 - - - 1 1 - - - 1 0 - - - 0 1 - - - 1 - 0 - - 0 - - - 1 0 0 - - 00 01 Tối gi n hàm K2 Q2 J Q1Q0 00 X 1 01 x K  Q1.Q0 11 10 x X 0 Q2 Q1Q0 1 x x 11 10 0 x x J  Q1.Q0 71 K1 Q2 J1 Q1Q0 Q1Q0 00 01 11 10 Q2 x x 1 x x 00 01 11 10 x x 1 x x J1  Q0 K1  Q0 K0 J0 Q1Q0 Q2 00 01 11 10 x 1 x x 1 x Q1Q0 Q2 00 01 11 10 x x 1 x x J0  K0  Ta có phương trình tr ng thái đ m nghich module sau: K0  ; J  ; K1  Q0 ; J1  Q0 ; K  Q1.Q0 ; J  Q1.Q0 VCC Q0 Q2 Q1 J J Q J Q U4 Q C /Q K /Q K AND2 C /Q C K Xung vào Sơ đồ mạch logic lùi đồng 3.4 Bộ đ m không đồng 3.4.1 Bộ đ m ti n Bộ đ m ti n không đồng đ m mà ta ghép nối ti p trigơ với , xung cần đ m đưa vào cách t i lối vào động ( cửa C ) 72 Trigơ đầu tiên, đầu trigơ trước nối với đầu vào đồng C trigơ ti p theo cấp cao ( Qi nối với Ci 1 ) Hình 3.13: Sơ đồ đếm tiến khụng ng b - Xung xoá phải xuất tr- ớc dÃy xung đếm để thiết lập trạng thái ban ®Çu Q = Q1 = Q2 = Q3 = "0" - Để trạng thái trigơ lật đầu Q trigơ cấp thấp kề chuyển đổi từ "1" "0" đầu vào điều khiển trigơ phải nhận trị "1" (J=K=1) - Qua trigơ Fi thực chia đôi tần số dẫy xung vào - Để tạo đếm có dung l- ợng lớn ta cần tăng số trigơ (số bit) có t- ợng trễ tích luỹ dÃy xung vào dÃy xung làm giảm khả đếm nhanh số bít tăng dần, độ trễ tích luỹ chung tổng độ trễ trigơ tạo nên Đây nh- ợc điểm đếm nhị phân nối tiếp (không đồng bộ) 3.4.2 Thi t k đ m lùi Gi n đồ xung đ m: 73 Hình 3.14: Giản đồ xung b m lựi Nguyên lý làm việc t- ơng tự nh- đếm nhị phân thuận, giá trị nhị phân đếm giảm dần có xung đ- a tới, đếm nhị phân ng- ợc nối tiếp mà trigơ đ- ợc xây dựng từ phần tư NAND ng- êi ta thùc hiƯn nèi Q i víi Ci+1 B ng tr ng thái đ m ngược: Số Tr ng thái trigơ đ m xung F3 F2 F1 F0 0 0 1 1 1 1 vào 74 1 0 1 1 0 0 1 10 1 11 1 12 0 13 0 1 14 0 15 0 16 0 0 Hình 3.15: Bảng trạng thái đếm Hình 3.16: Sơ đồ mạch đếm lùi 3.5 M ch đ m vòng 3.5.1 Đ m vòng M ch đ m vòng có cấu trúc b n ghi dịch với đư ng tầng sau đưa đư ng vào tầng đầu Hình m ch đ m vòng bit dùng FF D 75 D0 SET Q0 C1 FF0 C0 CLR SET D1 Q0 Q1 C2 FF1 CLR D2 Q1 SET C3 FF2 CLR SET D3 Q2 Q3 FF3 Q2 CLR Q3 CLK CLR Hình 3.23: Mạch đếm vòng bit Nhưng để ý rằng, bật nguồn cho m ch đ m ch y, ta không bi t bit nằm đư ng tầng Do đó, cần ph i xác lập liệu dịch chuyển ban đầu cho đ m Ta dùng đư ng Pr Cl để làm, dùng để đ t số đ m cho m ch đ m khác nói trước, gi sử tr ng thái ban đầu 1000 ta reset tầng FF để đ t Q3 mức 1, tầng khác xoá clear Gi sử ban đầu cho D0 = 1, đư ng vào tầng FF khác Bây gi cấp xung ck đồng ck lên cao, liệu 1000 dịch sang ph i tầng Q = 1, đư ng khác Ti p tục cho ck xuống thấp lần nữa, Q s lên 1, đư ng khác Như sau nhịp xung ck Q lên đưa làm D0 = m ch thực xong chu trình Tr ng thái đư ng m ch hình sau: CLK Q0 Q1 Q2 Q3 Hình 3.24 Dạng sóng minh hoạ mạch đếm vịng Hình cho thấy rằng, d ng sóng đư ng sóng vng, dịch vịng quanh, chu kì lệch chu kì xung vào Ck Số đ m 1, 2, 4, không ph i số xung vào (như b ng tr ng thái đ m phía dưới) 76 Với số đ m từ tầng FF ta có m ch đ m mod Chỉ tr ng thái tổng số 16 tr ng thái có thể, điều làm gi m hiệu qu sử dụng m ch đ m vịng Nhưng có ưu điểm bật so với m ch đ m chia hệ không cần m ch gi i mã cấu trúc m ch (vì thư ng tr ng thái số đ m có bit 1) 3.5.2 Đ m Johnson (đ m vòng xoắn) D0 C0 SET Q0 C1 FF0 CLR D1 Q0 SET Q1 C2 FF1 CLR D2 Q1 SET D3 Q2 C3 FF2 CLR Q2 SET Q3 FF3 CLR Q3 CLK CLR Hình 3.25 Mạch đếm vịng xoắn M ch đ m Johnson có chút thay đổi so với đ m vòng chỗ đư ng đ o tầng cuối đưa đư ng vào tầng đầu Ho t động m ch gi i thích tương tự Với n tầng FF đ m vịng xoắn cho 2n số đ m coi m ch đ m mod 2n (đ m nhị phân cho phép đ m với chu kỳ đ m đ n 2n) Như m ch đ m vòng xoắn bit B ng bên cho thấy tr ng thái đư ng hình s minh ho cho số đ m Ta n p tr ng thái ban đầu cho m ch 1000 cách sử dụng đư ng Pr Cl giống D ng sóng đư ng giống trên, th nữa, cịn đối xứng mức thấp với mức cao chu kì 77 Q0 1 1 0 0 Q1 0 1 1 0 Q2 0 1 1 0 Q3 0 0 1 1 CLK Hình 3.26: Dạng sóng mạch đếm vòng xoắn 3.6 Bộ ghi d ch 3.6.1 Giới thi u phần trước ta bi t đ n lo i FF Chúng lưu trữ (nhớ bit) có xung đồng bit truyền tới đư ng (đ o hay không đ o) Bây gi n u ta mắc nhiều FF nối ti p l i với s nhớ nhiều bit Các đư ng s phần ho t động theo xung nhịp Clock đưa đ n đầu vào Có thể lấy đư ng tầng FF (gọi đư ng song song) hay tầng cuối (đư ng nối ti p) Như m ch ghi l i liệu (nhớ) dịch chuyển (truyền) nên m ch gọi ghi dịch Ghi dịch có nhiều ứng dụng đ c biệt máy tính, tên nó: lưu trữ liệu dịch chuyển liệu ứng dụng bật 3.6.2 C u t o Ghi dịch xây dựng từ FF khác cách mắc khác thư ng dùng FF D, chúng tích hợp s n IC gồm nhiều FF (t o nên ghi dịch n bit) Hãy xem cấu t o ghi dịch b n bit dùng FF D Data input D0 C0 SET Q0 C1 FF0 CLR D1 Q0 SET Q1 C2 FF1 CLR D2 Q1 SET Q2 C3 FF2 CLR D3 Q2 SET Q3 Data output FF3 CLR Q3 CLK CLR 78 Hình 3.27: Ghi dịch bit 3.6.2 Ho t động Thanh ghi, trước h t xoá (áp xung CLEAR) để đ t đư ng Dữ liệu cần dịch chuyển đưa vào đư ng D tầng FF (FF0) xung kích lên xung clock, s có bit dịch chuyển từ trái sang ph i, nối ti p từ tầng qua tầng khác đưa đư ng Q tầng sau (FF3) Gi sử liệu đưa vào 1001, sau xung clock ta lấy bit LSB, sau xung clock ta lấy bit MSB N u ti p tục có xung clock khơng đưa thêm liệu vào đư ng cịn (các FF reset: đ t l i h t Do ta ph i ghim liệu l i Một cách làm sử dụng cổng AND, cổng OR cổng NOT hình Hình 3.28: Cho phỨp chốt liệu trước dịch Dữ liệu đưa vào ghi đư ng điều khiển R/W control mức cao (Write) Dữ liệu đưa đư ng điều khiển mức thấp (Read) 3.6.3 Một số ghi d ch thông dụng 3.6.3.1 Bộ ghi d ch vào nối ti p song song Dữ liệu s lấy đư ng Q tầng FF, chung nhịp clock nên liệu lấy lúc Q0 Data input D0 C0 SET Q0 D1 C1 FF0 CLR Q1 Q0 SET Q1 D2 C2 FF1 CLR Q2 Q1 SET Q2 D3 C3 FF2 CLR Q3 Q2 SET Q3 FF3 CLR Q3 CLK CLR 79 Hình 3.29: Mạch ghi dịch vào nối tiếp song song B ng cho thấy làm th liệu đưa tới đư ng tầng FF 3.6.3.2 Bộ ghi d ch vào song song nối ti p Bây gi muốn đưa liệu vào song song (còn gọi n p song song) ta tận dụng đư ng vào khơng đồng Pr Cl FF để n p liệu lúc vào F M ch ho t động bình thư ng n p song song thấp nói Khi n p song song WRITE = cho phép n p ABCD đưa vào Pr Cl đ t xoá để Q0 = A, Q1 = B, … Xung ck đư ng vào ti p khơng có tác dụng (vì sử dụng đư ng không đồng Pr Cl) Một cách khác không sử dụng chân Pr Cl minh ho hình đây.Các cổng nand thêm vào để n p bit thấp D1, D2, D3 Đư ng WRITE/SHIFT dùng phép n p ( mức thấp) cho phép dịch ( mức cao) Dữ liệu n p dịch thực đồng m ch trước H3.2.4b M ch ghi dịch n p song song nối ti p Với m ch hình 3.2.4b đư ng liệu nối ti p, ta lấy liệu song song hình 3.2.5, Cấu trúc m ch không khác so với Dữ liệu đưa vào lúc lấy lúc (m ch tầng đệm ho t động có xung ck tác động lên 80 Hình 3.2.5 M ch ghi dịch vào song song song song Ghi dịch chiều Như thấy, m ch ghi dịch nói phần đưa liệu bên ph i nên chúng thuộc lo i ghi dịch ph i Để dịch chuyển liệu ngược tr l i (dịch trái) ta việc cho liệu vào đư ng D tầng cuối cùng, đư ng Q đưa tới tầng k ti p, … Dữ liệu lấy tầng đầu Để dịch chuyển c chiều, nối m ch hình đây: Hình 3.2.6 M ch ghi dịch cho phép dịch chuyển c chiều Với m ch trên, cổng NAND đư ng cho phép dịch chuyển liệu trái hay ph i B ng minh ho cho m ch trên: liệu s dịch ph i lần dịch trái lần Để ý thứ tự bit bị đ o ngược l i so với chúng 81 Hình 3.22: Sơ đồ ghi dịch đầu vào nối tiếp Trigơ JK nối kiểu Trigơ D - Khi lƯnh ghi nhËn trÞ "1" thông tin nhị phân D0 D7 đ- ợc ghi vào trigơ D (F0 F7), kết thúc lệnh ghi (nhận trị "0") thông tin nhị phân đ- ợc l- u trữ Khi có lệnh đọc (G nhận trị "1") cổng trạng thái đ- ợc mở, thông tin nhị phân đ- ợc gửi tới địa cần nhận Các thao tác ghi - đọc đ- ợc thực đồng thời với bit thông tin Ngoài ng- ời ta kết hợp ph- ơng pháp nối tiếp song song ghi dịch để sử dụng linh hoạt - u cách đồng thời tạo khả chuyển từ dÃy thông tin nối tiếp thành dạng song song ng- ợc lại Hình đ- a cÊu tróc mét bé ghi dÞch bit kiĨu này, sử dụng trigơ D kết hợp với cỉng logic phơ 82 ... 1.1.1 Biểu di? ??n biến hàm logic b Bảng th? ??t, bảng trạng th? ?i: *Bảng th? ??t : Quan hệ hàm với biến vào th? ??i điểm *Bảng trạng th? ?i: Hàm phụ thuộc vào biến vào th? ??i điểm mà phụ thuộc vào (trạng th? ?i) khứ... để thi t k m ch tổ hợp đơi dễ dàng vì: Khơng cần ph i đơn gi n biểu th? ??c nhiều Th? ? ng dùng IC Dễ thi t k Bài tốn thi t k m ch tổ hợp b ng cho th? ??y rõ điều Ví dụ: Thi t k m ch tổ hợp tho b ng th? ??t... ph n hồi, .Tất c thu th? ??p chuyển đổi dồn l i để truyền nơi cần thi t chẳng h n phòng giám sát điều khiển T i th? ?ng tin tách tr l i xử lí, hiển th? ?? tình tr ng nơi giám sát thu th? ??p chẳng h n có