1. Trang chủ
  2. » Thể loại khác

ĐỀ THI CUỐI KỲ HỌC KỲ 2 NĂM HỌC 2018-2019 Môn: Kỹ Thuật số

4 14 0

Đang tải... (xem toàn văn)

THÔNG TIN TÀI LIỆU

Thông tin cơ bản

Định dạng
Số trang 4
Dung lượng 247,29 KB

Nội dung

TRƯỜNG ĐẠI HỌC SƯ PHẠM KỸ THUẬT THÀNH PHỐ HỒ CHÍ MINH KHOA ĐIỆN ĐIỆN TỬ BỘ MƠN ĐTCN-YS ĐỀ THI CUỐI KỲ HỌC KỲ NĂM HỌC 2018-2019 Môn: Kỹ Thuật số Mã môn học: DIGI330163 Đề số/Mã đề: Đề thi có trang Thời gian: 90 phút Không sử dụng tài liệu Câu 1: (2,5 điểm) a) Hãy vẽ sơ đồ ký hiệu, viết biểu thức logic bảng trạng thái EXOR ngõ vào (0,25đ) 𝑌𝑌 = 𝐴𝐴⨁𝐵𝐵 = 𝐴𝐴̅ 𝐵𝐵 + 𝐴𝐴 𝐵𝐵� (0,25đ) Lưu ý: viết 𝐴𝐴⨁𝐵𝐵 khơng chấm điểm, phải viết 𝑌𝑌 = 𝐴𝐴⨁𝐵𝐵 Ngõ vào Ngõ A B Y 0 (0,25đ) 1 1 1 b) Hãy thiết kế mạch giải mã (DECODER) từ sang đường ngõ tích cực mức thấp Bảng trạng thái (0,5đ) Ngõ vào (0,25đ) Ngõ A B O3 O2 O1 O0 0 1 1 1 1 1 1 1 1 Hàm ngõ (0,5đ) 𝑂𝑂0 = 𝐴𝐴 + 𝐵𝐵; 𝑂𝑂1 = 𝐴𝐴̅ + 𝐵𝐵; 𝑂𝑂2 = 𝐴𝐴 + 𝐵𝐵�; 𝑂𝑂3 = 𝐴𝐴̅ + 𝐵𝐵� Mạch điện (0,5đ) Câu 2: (3 điểm) a) Hãy vẽ ký hiệu viết bảng trạng thái đầy đủ cho Flip-Flop D, với Ck tác động cạnh lên, Pre Clr tích cực mức thấp Lưu ý trường hợp không chấm điểm - Vẽ FF-JK thêm cổng đảo - Vẽ xung Ck thành dấu mũi tên Ck Pre Clr D Qn+1 x x 0 x x 1 Số hiệu: BM1/QT-PĐBCL-RĐTV ������ 𝑄𝑄𝑛𝑛+1 Trạng thái (0,25đ) Cấm Set Q Trang: x ↑ ↑ 1 1 1 x x Qn 1 ���� 𝑄𝑄𝑛𝑛 Reset Q Không đổi Reset Q Set Q (0,5đ) (0,5đ) b) Thiết kế mạch đếm lên không đồng MOD sử dụng Flip-Flip JK, Ck tác động xuống, Pre Clr tích cực mức thấp MOD 5: 2n-1 < < 2n ⇒ n = Sử dụng 3FF JK (0,25đ) Bảng trạng thái đếm Q2 Q1 Q0 0 0 1 1 0 1 0 1 1 1 Q2 Q0 Clr Clr TTTG 0 1 1 1 Mạch điện (1đ) �������� 𝐶𝐶𝐶𝐶𝐶𝐶 = 𝑄𝑄 𝑄𝑄0 (0,5đ) Câu 3: (1,5 điểm) Cho mạch dao động sử dụng IC555 hình Với tần số dao động 100Hz, HSCT = 60%, (RA + RB) = 3K Tính giá trị điện trở RA, RB tụ C Số hiệu: BM1/QT-PĐBCL-RĐTV Trang: f = 100Hz ⇒ T = 10ms HSCT = 60% ⇒ Ton = 0,6T = 6ms Toff = T – Ton = 0,4T = 4ms Ton = 0,7(RA + RB)C = 6ms 𝐶𝐶 = 6𝑚𝑚𝑚𝑚 0,7.3𝐾𝐾 = 2,86𝜇𝜇𝜇𝜇 (0,5đ) Toff = 0,7.RB.C = 4ms 𝑅𝑅𝐵𝐵 = 4𝑚𝑚𝑚𝑚 0,7𝑥𝑥2,86 = 2𝐾𝐾 𝑅𝑅𝐴𝐴 = 3𝐾𝐾 − 𝑅𝑅𝐵𝐵 = 1𝐾𝐾 (0,5đ) (0,5đ) Câu 4: (1,5 điểm) Cho ADC điện áp tham chiếu bậc thang bit, có tần số xung clock 10KHz, K = 10mV, VT = 8mV a) Tìm ngõ số ngõ vào Vi = 1,985V Vi + VT = 1,985V + 8mV = 1,993V Số bậc = 1,993V/10mV = 199,3 bậc (0,5đ) Chuyển đổi dừng lại bậc 200 Kết số 1100 1000B (0,5đ) b) Tính thời gian chuyển đổi cực đại ADC fCk = 10KHz ⇒ TCk = 0,1ms TCmax = (2n -1)TCk = 255 x 0,1ms = 25,5ms (0,5đ) Câu 5: (1,5 điểm) Cho nhớ RAM 1K word với word size 16 bit RAM có ngõ vào chip enable ngõ vào output enable tích cực mức thấp a) Vẽ sơ đồ ký hiệu, xác định vùng địa tính dung lượng RAM theo đơn vị byte Sơ đồ ký hiệu (0,5đ) Lưu ý nhớ RAM phải có chân R/W, khơng có chân khơng phải RAM Vùng địa nhớ: 000H ÷ 3FFH Dung lượng C = 1K x 16 = 2K x = 2Kbyte (0,5đ) Số hiệu: BM1/QT-PĐBCL-RĐTV Trang: Ghép nhớ RAM thành nhớ RAM 2K x 16 A10 A9 0 1 1 A8 A7 A6 0 1 0 1 A5 1 A4 1 A3 1 A2 1 A1 1 A0 1 (0,5đ) 000H 3FFH 400H 7FFH RAM RAM A10 CE1 CE2 0 1 CE1 = A10, CE2 = ����� 𝐴𝐴10 Ghi chú: Cán coi thi không giải thích đề thi Chuẩn đầu học phần (về kiến thức) [CĐR G1.2]: Có khả vận dụng cổng logic, Flip-Flop IC tích hợp ND kiểm tra Câu 1, MSI [CĐR G1.3]: Có khả trình bày cấu trúc nhớ ROM, RAM mạch chuyển đổi tương tự - số [CĐR G3.1]: Có khả vận dụng định lý đại số Boole, định lý Demorgan, phương pháp bảng Karnaugh đơn giản mạch logic Câu 4, Câu 1, [CĐR G3.2]: Có khả sử dụng phương pháp thiết kế mạch logic tổ hợp, Câu 1, [CĐR G4.1]: Có khả tính tốn thiết kế mạch logic tổ hợp, logic Câu 2, logic đồng không đồng tuần tự, dao động tạo sóng vng đơn ổn Ngày 20 tháng 05 năm 2019 Thông qua môn (ký ghi rõ họ tên) Số hiệu: BM1/QT-PĐBCL-RĐTV Trang: ... 100Hz, HSCT = 60%, (RA + RB) = 3K Tính giá trị điện trở RA, RB tụ C Số hiệu: BM1/QT-PĐBCL-RĐTV Trang: f = 100Hz ⇒ T = 10ms HSCT = 60% ⇒ Ton = 0,6T = 6ms Toff = T – Ton = 0,4T = 4ms Ton = 0,7(RA... = 2

Ngày đăng: 29/12/2022, 07:20

TỪ KHÓA LIÊN QUAN

TÀI LIỆU CÙNG NGƯỜI DÙNG

TÀI LIỆU LIÊN QUAN

w