XÂY DỰNG MƠ HÌNH BIẾN ĐỔI TÍN HIỆU TƯƠNG TỰ SANG TÍN HIỆU SỐ SỬ DỤNG PHẦN MỀM MATLAB Nguyễn Thị Việt Hà*, Nguyễn Minh Tân, Nguyễn Văn Tuấn Khoa Điện tử, Trường Đại học Công Nghiệp Hà Nội Email*: viethanguyen.haui@gmail.com Số điện thoại: 0828365969 Tóm tắt (Abstract) Nghiên cứu trình bày mơ hình đề xuất chuyển đổi tương tựkỹ thuật số xấp xỉ 13 bit cấu hình tự động (Successive approximation register analog digital converter - SAR ADC) sử dụng cho ứng dụng ngành y sinh ứng dụng 5G Với mơ hình Matlab, SAR-ADC đề xuất sử dụng chuyển mạch khơng lý tưởng sang mơ hình ADC lý tưởng, đó, tránh thành phần không lý tưởng mạch thực mức transistor phương pháp thông thường Các khối SAR-ADC mơ hình hóa theo cách chuyển đổi tương tư-số ( Analog-to-Digital Converter – ADC) hoạt động chế độ điện áp chế độ dòng điện trường hợp không lý tưởng ảnh hưởng sai lệch xung nhịp nhiễu Nhờ ưu điểm trên, phương pháp mơ hình hóa hành vi cho phép người thiết kế tạo môi trường để đưa thơng số điện động lực học xác Với SAR-ADC 13-bit, nghiên cứu đo thơng số hiệu suất tỷ lệ tín hiệu nhiễu (Signal-to-Noise Ration -SNR) cao tới 79.96 dB, số bit hiệu dụng (Effective Number Of Bits - ENoB) 12.98 bit với dải động khơng có nhiễu (Spurious-free dynamic range -SFDR) 101.16 dB GIỚI THIỆU (INTRODUCTION) Ngày nay, mạch tích hợp (Integrated Circuit -IC) tìm thấy hầu hết thiết bị điện tử nhúng mà người tiếp xúc [1-3] Sự tiến cơng nghệ vi mạch góp phần vào gia tăng mạch tích hợp sống ngày Transistor hiệu ứng trường kim loại-oxit bán dẫn (Metal-Oxide Semiconductor Field-Effect Transistor -MOSFET) coi trung tâm đầu não hầu hết mạch đại Trong trình sản xuất, chế tạo cơng nghệ bóng bán dẫn, khơng cơng nghệ ngày cải tiến mà làm giảm chi phí, cải thiện hiệu suất tích hợp nhiệm vụ phức tạp với nhiệm vụ đơn giản môi trường Các mạch kỹ thuật số hưởng lợi vào kích thước bóng bán dẫn điện áp cung cấp giúp giảm điện tiêu thụ, tăng tốc độ giảm mặt không gian thiết kế [4] Các mạch kỹ thuật số có tính linh hoạt cao hơn, kỹ thuật thiết kế cải tiến khả tạo hiệu suất phức tạp mạch tương tự Tuy nhiên, số chức thực mạch tương tự, chẳng hạn lọc tín hiệu khuếch đại thành phần điện tử cuối chuỗi thu nhận tín hiệu, thực mạch kỹ thuật số.Vì đồi hỏi yêu cầu chuyển từ tương tự sang số ngược lại Bộ chuyển đổi liệu sử dụng để thực nhiệm vụ Hai loại chuyển đổi liệu chuyển đổi kỹ thuật số sang tương tự (Digital-to-Analog Converter -DAC) chuyển đổi tương tự sang số (ADC) Bài nghiên cứu này, xây dựng mơ hình biến đổi tương tự sang tín hiệu số 13-bit SAR ADC để sử dụng ứng dụng 5G với thông số hiệu suất tỷ lệ tín hiệu nhiễu (SNR) cao tới 79.96 dB, số bit hiệu dụng (ENoB) 12.98 bit với dải động khơng có nhiễu (SFDR) 101.16 dB CƠ SỞ LÝ THUYẾT (THEORETICAL FRAMEWORD) SAR ADC thực tìm kiếm nhị phân tập hợp tất mức lượng tử trước xuất kết cuối Hình cho thấy hình ảnh khối đề xuất ADC SAR 13-bit bao gồm mẫu giữ (S / H) để lấy mẫu giữ tín hiệu đầu vào tương tự khoảng thời gian cụ thể Một khối so sánh sử dụng để so sánh giá trị tương tự lấy mẫu (VIN) với tín hiệu tương tự từ khối biến tần kỹ thuật số sang tương tự (DAC) tương ứng với 13-bit tạo tín hiệu so sánh tương ứng dạng logic “1” “0” Khối SAR sử dụng để điều khiển logic để tạo liệu số từ bit quan trọng (Most Significant Bit -MSB) D12 liên quan đến bit quan trọng (Least Significant Bit -LSB) D0 cách xấp xỉ n bit kỹ thuật số theo đầu so sánh n bit DAC để tạo giá trị tương tự tương ứng với liệu số từ khối SAR SAR bao gồm ghi đầu để lưu liệu Nó bao gồm tạo xung nhịp bổ sung để cung cấp cho ADC xung nhịp bên Trong nghiên cứu này, Hình mơ tả tín hiệu đầu vào cho biết bắt đầu chuyển đổi (start of conversion - SC) tín hiệu đầu cho biết kết thúc chuyển đổi (End of conversion - EOC) [5] Hình 1: Sơ đồ khối ghi xấp xỉ 13-bit SAR ADC Hình 2: Sơ đồ thiết kế SAR ADC 13-bit Simulink Khối DAC không bao gồm so sánh khoá lấy mẫu), DAC thực chất chuỗi tụ nhị phân (điện dung tăng dần theo cấp số nhân với cơng bội 2) khố kèm thể Hình Trong tụ đóng/ngắt với tín hiệu đầu vào, ban đầu nối vào điện áp mức chung VCM sau chuyển mạch sang hai điện áp tham chiếu Việc chuyển mạch tụ điện đảm nhiệm khố lấy mẫu đó, DAC bao gồm dãy tụ nhị phân khoá (khoá điểm nối tới điện áp mức chung hai điện áp tham chiếu với C giá trị tụ đơn vị) Khối DAC dùng Ncaps =3 đồng thời giá trị tụ điện khối DAC bậc mũ Trong nghiên cứu này, dùng tái tạo lại tụ điện khối DAC con, để với mục đích tiết kiệm tụ điện, tốc độ chuyển đổi mạch nhanh Hình 3: Sơ đồ khối DAC lý tưởng Hình 4: Sơ đồ khối DAC 13-bit SAR DAC Bộ so sánh khối xây dựng quan trọng SAR ADC việc xây dựng chuyển đổi tốc độ cao Khi so sánh điện áp thực hiện, kết tạo cách sử dụng so sánh SAR ADC Mục tiêu việc thiết kế so sánh đưa kết luận nhanh chóng xác đồng thời giảm nhiễu trình Trong ứng dụng khác nhau, cách triển khai cụ thể so sánh khác Trong nghiên cứu này, so sánh xây dựng dạng mạch động có xung nhịp khác so với cấu trúc mạch so sánh lý tưởng thể Hình Hình 5: Sơ đồ khối so sánh lý tưởng Khối điều khiển SAR ADC thực mơ hình cách sử dụng phương pháp máy trạng thái (State flow) thể hình Trong nghiên cứu này, phương pháp máy trạng thái hoạt động tuần tự, bắt đầu số đếm với mức trung bình Volt Sau đó, thực tìm kiếm nhị phân vị trí bit thời điểm, để xác định số đếm tương ứng với giá trị gần với tín hiệu đầu vào lấy mẫu vòng 13-bit Nếu so sánh trả giá trị bit định, bit đặt Vị trí bit bị xóa chưa xóa Bởi có bit, việc hoàn thành chuyển đổi cho mẫu đầu vào cụ thể 13 chu kì đồng hồ tốc độ bit Đồng hồ tốc độ bit mơ hình 140MHz, hay cịn mơ khối Internal Clock ADC Dòng kết thúc chuyển đổi (EOC) tăng cao sau chuỗi logic điều khiển từ bit 12 đến bit mạch DAC lặp lại Hình Khối điều khiển SAR ADC KẾT QUẢ (RESULTS) Về chất, ADC SAR 13 bit đề xuất định cấu hình thành phần đơn vị cấu hình đề xuất đơn vị phát tần số nó, xác định tần số tín hiệu tương tự đầu vào, dựa tần số xung nhịp hoạt động tốc độ mẫu ADC chọn Mơ hình hành vi đề xuất ADC từ hiểu tác động thành phần khơng lý tưởng khác nhau, ADC đề xuất mô với thơng số kỹ thuật mong muốn Ban đầu, tín hiệu đầu vào đưa vào dạng sóng đầu tín hiệu tạo cách sử dụng SAR ADC 13 bit lý tưởng không lý tưởng đề xuất Hình cho thấy tín hiệu đầu vào tương tự tần số 10 MHz với Vpp= 1.5V Hình cho thấy tín hiệu đầu SAR-ADC DAC trường hợp lý tưởng Trong Hình cho thấy tín hiệu đầu SAR-ADC áp dụng phương pháp DAC đề xuất Bên cạnh đó, chúng tơi đạt DAC lý tưởng đạt SNR cao tới 80,02 dB, tương đương với số bit hiệu dụng (ENoB) 13 bit, trường hợp không lý tưởng, SNR 79,96 dB ENoB 12,98- bit đạt Ngoài ra, DAC khơng lý tưởng có độ méo (tổng méo hài- THD) thấp -78,73 dB so với THD DAC không lý tưởng Dải động không nhiẽu (SFDR) tỷ lệ tín hiệu nhiễu biến dạng (SINAD) đạt trường hợp lý tưởng 101,16 dB 79,91 dB Hình 7: Tín hiệu đầu vào Hình 8: Tín hiệu DAC lý tưởng Hình 9: Tín hiệu SAR ADC 13-bit KẾT LUẬN (CONCLUSION) Thay cho Flash ADC Pipeline ADC, SAR ADC 13-bit mô mơ hình hóa cho hoạt động tần số cao Nghiên cứu đưa tìm hiểu thiết kế chuyển đổi tương tự-số ADC cho ứng dụng đặc biệt ứng dụng 5G Phần đầu báo cáo đưa lý thuyết kiến trúc ADC tập trung vào SAR ADC Phần sau báo cáo phân tích khối SAR ADC kết mô mơ hình hóa Matlab Ở điều kiện tiêu chuẩn, tham số hiệu ADC SFDR= 101.16 dB, SINAD=19.91dB, THD=-78.73 dB tương đương với số bit hiệu dụng ENoB=12.98 bits, SNR = 79,96 dB TÀI LIỆU THAM KHẢO (REFERENCES) [1] B Murmann, 2016 The successive approximation register ADC: a versatile building block for ultra-low-power to ultra-high-speed applications IEEE Communications Magazine [2] G M Salgado, A Dicataldo, D O'Hare, I O'Connell and J M de la Rosa, 2018 Behavioral Modeling of SAR ADCs in Simulink 2018 IEEE International Symposium on Circuits and Systems (ISCAS), pp 1-5 [3] S Ahmed and V Kakkar, 2018 Modeling and simulation of an eight-bit autoconfigurable successive approximation register analog-to- digital converter for cardiac and neural implants, Simulation: Transactions of the Society for Modeling and Simulation International, vol 94(l) 11-29 [4] Sounak Dutta, “Modeling and simulation of a 12-bit 250MSps SAR ADC for 5G Frequency”, Thesis January 2022, Jadavpur University, No.: 140722 of 2017-2018 [5] R Khalil, A Dudka, D Galayko, R Iskander and P Basset, 2010 Design and modeling of a successive approximation ADC for the electrostatic harvester of vibration energy 2010 IEEE International Behavioral Modeling and Simulation Workshop, 2010, pp 57-62