1. Trang chủ
  2. » Thể loại khác

CƠ SỞ ĐẠI SỐ LOGIC

48 3 0

Đang tải... (xem toàn văn)

Tài liệu hạn chế xem trước, để xem đầy đủ mời bạn chọn Tải xuống

THÔNG TIN TÀI LIỆU

Thông tin cơ bản

Định dạng
Số trang 48
Dung lượng 511 KB

Nội dung

KỸ THUẬT SỐ • Giảng viên: Đặng Thị Hương Giang • Số tín chỉ: 02 Chương I: CƠ SỞ ĐẠI SỐ LOGIC I.1 Đại số Logic I.1.1 Khái niệm I.1.1.1 Giới thiệu I.1.1.2 Các quy ước logic a) Biến logic xi b) Tập n biến logic x1, x2, xn c) Hàm logic f(xi) I.1.1.3 Các hàm phần tử logic a) Hàm NOT (hàm đảo) X Phép toán Y X Y X=0→Y=1 Y X X=1→Y=0 b) Hàm AND (hàm và) A B Y Phép toán Y=1 A B & Y Y = A.B… A & B & C … c) Hàm OR (hàm hoặc) A B Phép toán Y A B Y = A + B + …… Y = A = B = Y = A B C không d) Hàm NAND (not and) A B Phép toán Y A B Y = A.B… Y = A = B =0 & Y Y e) Hàm NOR Phép toán Y = A+B+ A B Y A B Y = A = B = …… =0 f) Hàm XOR (hàm cộng modul Y A  B Phép toán A B  Y Y = A ≠ B Y g) Hàm tương đương (đảo hàm XOR) Phép toán Y A  B A B  Y Y = A = B I.1.2 Các công thức định luật a) Các công thức 1+0=1 1+1=1 0+0=0 1 0.0=0 1.1=1 1.0=0 0 b) Quan hệ biến số số A+1=1 A.1=A A+0=A A.0=0 A+A=A A.A=A A+ A A+ =1 =1 b) Các định luật - Định luật giao hoán A.B=B.A A+B=B+A - Định luật kết hợp A + B + C = (A + B) + C = A + (B + C) - Định luật phân phối A.(B + C) = AB + AC - Định luật hoàn nguyên A A - Định luật Demorgan A  B  A B AB  A  B Hệ XY XY  X X ( X  Y )  XY X  XY X ( X  Y )( X  Z )  X  YZ X (X Y ) X XY  Y  X  Y I.1.3 Các quy tắc a) Quy tắc thay Trong đẳng thức logic bất kỳ, ta thay biến số hàm số đẳng thức khơng đổi F1 ( x1 , x , x3 .)  F2 ( x1 , x , x3 .) F1{Z( x), x , x3 .}  F2 {Z( x), x , x3 .} Ví dụ: Ta có AB  A  B Giả thiết ta có Z = B.C Vậy ta thay hàm Z vào biến B ta có ABC  A  BC ABC  A  B  C Đẳng thức không đổi đẳng thức demorgan cho biến Trường hợp 2: Điền cho hàm dạng chuẩn tắc hội Căn hàm cho điền số vào mà tổ hợp biến làm cho hàm có giá trị Trên bảng chân lý quy định, giá trị biến số giá trị đảo biến Ví dụ: Điền hàm sau vào bảng Karnaugh f ( x ) (A  B  C  D)(A  B  C  D ) (A  B  C  D) 0 A=0, B=1, C=0, D=0 F  A  B  C  D 0   A  B  C  D 0 ABCD 0100 ABCD 1001 CD AB 00 01 00 01 11 Vậy ta điền số vào ô 0100, 1001 10 11 10 Trường hợp 3: Điền cho hàm chưa dạng chuẩn tắc Chuyển hàm dạng chuẩn tắc Điền trường hợp Ví dụ: Điền hàm sau vào bảng Karnaugh F(A,B,C,D) = ABD Giải: F(A,B,C,D) = AB = ABD (C + C) = ABCD + ABCD F Ghi chú: Để thực nhanh q trình điền mà không công chuyển dạng chuẩn tắc, ta thực sau - Tìm tất mà có tổ hợp ABC - Điền số vào tất Với dạng chuẩn tắc hội ta thực tương tự CD AB 00 01 11 00 01 11 10 1 10 I.1 Tối thiểu hóa hàm logic Mục đích: Giảm số lượng cấu kiện, tăng độ tin cậy hệ thống I.1.1 Khái niệm tối thiểu hoá a) Nguyên nhân: Một hàm logic biểu diễn nhiều phương thức khác - Có phương thức biểu diễn khiến cho mạch trở nên cồng kềnh tốn nhiều linh kiện - Có phương thức cần số linh kiện tối thiểu mà đảm bảo tính chất mạch b) Thế tối thiểu: - Tối thiểu hoá hàm phương pháp biến đổi tương đương để tạo cho mạch có số đầu vào tầng tối thiểu mà không thay đổi tính mạch - Tối thiểu hố tìm dạng biểu diễn đại số đơn giản hàm Ví dụ: Ta có hàm F1 sau F1= ABC + ABC + ABC + ABC F1= ABC + ABC + ABC + ABC Ξ AB + BC + CA = F2 a b c a b c a b f f a b c a b c Số đầu vào tầng 12 Số đầu vào tầng -> Tổng số đầu vào mạch 16 b c c a Số đầu vào tầng Số đầu vào tầng Tổng = Cơ sở tối thiểu hóa ( X  Y )(X  Y ) X Với dạng chuẩn tắc hội XY  XY X Với dạng chuẩn tắc tuyển I.1.2 Tối thiểu hoá phương pháp bìa Karnaugh a) Nguyên tắc  - Trên bảng Karnaugh 2n phần tử nằm kề đối xứng ta (nhóm) gộp lại bỏ n biến số Bỏ Gộp phần tử biến Gộp phần tử Bỏ biến Gộp n phần tử Bỏ n biến - Biến bỏ biến mà nhóm vừa gộp xuất biến số đảo biến số Ví dụ: - Sau loại biến khơng cần thiết cơng việc cịn lại đưa hàm tối giản b) Các bước thực - Vẽ bảng Karnaugh hàm xét - Khoanh vịng để gộp nhóm với nhóm gồm 2n phần tử - Loại bỏ bớt biến số khơng cần thiết nhóm - Viết lại biểu thức dạng tối giản c) Chú ý - Phải khoanh đầy đủ phần tử khơng bỏ sót - Vịng khoanh phải gồm nhiều phần tử có thể, để lược bỏ nhiều biến số - Trong vịng khoanh phải tồn phần tử khơng thuộc vịng khoanh khác - Trong trường hợp có nhiều phương án khoanh vịng ta phải so sánh phương án để chọn phương án tối ưu Ví dụ: Cho Z = (0,1,2,3,4,5,10,15) Z CD AB 00 01 11 10 00 01 11 10 1 1 1 Nhóm (0,1,4,5) Nhóm (2,11) Nhóm (0,1,2,3) Nhóm (15) 1 Z  A B  A C  B CD  ABCD Bài tập: Tối thiểu hóa hàm sau F(A, B, C, D)  m (0,1,2,3,4,9,10,12,13,14,15) F(A, B, C, D) (0,1,2,4,5,10,11,13,14,15) F(A, B, C, D) A  B  CD  AD.B F(A, B, C, D) A B  AC  BC  BCD  BCD X3=0 x4x5 Mở rộng bảng Karnaugh x1x2 00 01 11 24 10 16 00 01 biến x1 x2 x3 biến X3=1 11 10 10 11 01 00 11 10 14 15 13 12 25 27 26 30 31 29 28 17 19 18 22 23 21 20 x4 x5 x6 000 001 011 010 110 111 101 100 000 001 11 10 14 15 13 12 011 24 25 27 26 30 31 29 28 010 16 17 19 18 22 23 21 20 110 48 49 51 50 54 55 53 52 111 56 57 59 58 62 63 61 60 101 40 41 43 42 46 47 45 44 100 32 33 35 34 38 39 37 36 Chương II: Mạch logic tổ hợp I.1 Đặc điểm phương pháp thiết kế I.1.1 Đặc điểm - Mạch tổ hợp mạch mà trị số tín hiệu đầu thời điểm phụ thuộc vào tổ hợp giá trị biến đầu vào thời điểm - Các trạng thái mạch tổ hợp thời điểm trước không làm ảnh hưởng đến tín hiệu mạch thời điểm sau - Mơ hình tốn học mạch logic tổ hợp biểu thị sau: X1 Y1 X2 X3 Xn Mạch gồm: Y2 Mạch tổ hợp Y3 Ym X Hay n đầu vào (x) X = X1, X2, … Xn m đầu (y) Y = Y1, Y2, … Ym Y Mạch tổ hợp Phương trình quan hệ mơ tả sau: Yj = f(x1, x2, … xn) với j  {1 m} I.1.2 Phương pháp thiết kế Các bước thực Bảng Karnaugh Bài Tốn Phân tích logic Lập Bảng Chân lý Tối thiểu Hố Biểu thức logic a) Phân tích u cầu: - Đặt toán dạng toán logic - Xác định biến số đầu vào hàm đầu - Xác định quan hệ hàm biến Hàm tối thiểu Sơ đồ logic b) Lập bảng chân lý + Bước để lập bảng chân lý ta phải phân tích logic đặt quy ước, giả thiết + Phân tích trường hợp xảy giải tốn cho trường hợp Chú ý: - Mọi trạng thái tín hiệu vào liệt kê đầy đủ - Nếu có tổ hợp biến đầu vào mà khơng sử dụng đến khơng có tín hiệu đầu cấm đầu ta đánh dấu “X” “Chúng gọi trạng thái không xác định” c) Tối thiểu hóa Nếu lượng biến số khơng nhiều (khoảng biến trở xuống) ta nên sử dụng phương pháp tối thiểu hố bìa Karnaugh Nếu lượng biến số nhiều ta nên tối thiểu hóa phương pháp Quine – Mc.Cluskey phương pháp biến đổi đại số d) Sơ đồ logic Sử dụng linh kiện logic để vẽ sơ đồ logic Việc thực sơ đồ logic phải vào linh kiện cung cấp đầu yêu cầu từ thực tế I.2 Bộ mã hóa I.2.1 Khái niệm: Trong hệ thống điện tử dùng mạch số, Dữ liệu truyền hay xử lý dạng ký tự Một tổ hợp bít sử dụng để lưu giữ ký tự gọi từ mã mã có độ dài từ mã n bít biểu diễn 2n tin khác Từ nhị phân gọi mã (CODE) phần tử tin Ví dụ: 01100101 → Enter I.2.2 Bộ mã hố nhị phân: Được sử dụng để mã hóa tín hiệu vào thành dạng tổ hợp nhị phân mã hóa nhị phân n bít mã hóa tối đa 2n tín hiệu đầu vào khác Y0 2n Tín hiệu vào Mã hố Y1 A1 Bộ mã hoá Y2n-1 A2 An Ví dụ: Thiết kế mã hóa bit để mã hố tín hiệu vào Vẽ mạch sử dụng phần tử NAND Giải: - Gọi tín hiệu vào Y0 đến Y7 - Gọi bít đầu A, B, C Vậy tốn có: - biến số vào Y0, Y1 … Y7 - hàm đầu A,B,C Ta có bảng chân lý n bít nhị phân để mã hố n tín hiệu Bảng chân lý Hàm A = Y5 + Y6 + Y7 + Y8 Y A B C Y1 0 Y2 0 Y3 C = Y2 + Y4 + Y6 + Y8 Y4 1 Biến đổi hàm để mạch toàn phần tử NAND Y5 0 Y6 1 A Y5 Y6 Y7 Y8 Y7 1 B Y3 Y4 Y7 Y8 Y8 1 C Y2 Y4 Y6 Y8 Ta có sơ đồ mạch B = Y3 + Y4 + Y7 + Y8 ... biến x1 x2 x3 biến X3 =1 11 10 10 11 01 00 11 10 14 15 13 12 25 27 26 30 31 29 28 17 19 18 22 23 21 20 x4 x5 x6 000 0 01 011 010 11 0 11 1 10 1 10 0 000 0 01 11 10 14 15 13 12 011 24 25 27 26 30 31 29... AB 01 10 C =1 11 10 10 11 01 00 F CD AB 00 01 00 01 11 11 12 13 15 14 10 10 11 10 Giá trị trọng số ô Đặc điểm: Số biến tăng độ phức tạp tăng nhanh Điền vào bảng Karnaugh Trường hợp 1: Điền cho... Karnaugh f ( x ) ABCD  ABCD ABCD ? ?1 F A =1, B=0, C =1, D = CD AB 00 01 11 10 00 01 ABCD ? ?1 ABCD ? ?10 11 ABCD ? ?1 ABCD  011 0 Vậy ta điền số vào ô 10 11, 011 0 11 10 Trường hợp 2: Điền cho hàm dạng

Ngày đăng: 15/12/2022, 18:34

w