GIÁO TRÌNH KỸ THUẬT SỐ (Áp dụng cho chương trình 132 tín chỉ) NGUYỄN TRƯỜNG DUY VÕ ĐỨC DŨNG NGUYỄN THANH HẢI NGUYỄN DUY THẢO BỘ GIÁO DỤC VÀ ĐÀO TẠO TRƯỜNG ĐẠI HỌC SƯ PHẠM KỸ THUẬT THÀNH PHỐ HỒ CHÍ MIN[.]
NGUYỄN TRƯỜNG DUY - VÕ ĐỨC DŨNG NGUYỄN THANH HẢI - NGUYỄN DUY THẢO GIÁO TRÌNH KỸ THUẬT SỐ (Áp dụng cho chương trình 132 tín chỉ) BỘ GIÁO DỤC VÀ ĐÀO TẠO TRƯỜNG ĐẠI HỌC SƯ PHẠM KỸ THUẬT THÀNH PHỐ HỒ CHÍ MINH v ThSNGUYỄN TRƯỜNG DUY, ThS VÕ ĐỨC DŨNG PGS.TS NGUYỄN THANH HẢI ThS NGUYỄN DUY THẢO GIÁO TRÌNH KỸ THUẬT SỐ (Áp dụng cho chương trình 132 tín chỉ) NHÀ XUẤT BẢN ĐẠI HỌC QUỐC GIA THÀNH PHỐ HỒ CHÍ MINH – 2019 GIÁO TRÌNH KỸ THUẬT SỐ NHÀ XUẤT BẢN Áp dụng cho chương trình 132 tín ĐẠI HỌC QUỐC GIA THÀNH PHỐ HỒ CHÍ MINH NGUYỄN TRƯỜNG DUY VÕ ĐỨC DŨNG NGUYỄN THANH HẢI NGUYỄN DUY THẢO Nhà xuất ĐHQG-HCM tác giả/đối tác liên kết giữ quyền© Copyright © by VNU-HCM Press and author/ co-partnership All rights reserved Khu phố 6, Phường Linh Trung, Quận Thủ Đức, TP Hồ Chí Minh Dãy C, số 10-12 Đinh Tiên Hồng, Phường Bến Nghé, Quận 1,TP Hồ Chí Minh ĐT: 028 6272 6361 – 028 6272 6390 E-mail: vnuhp@vnuhcm.edu.vn TRUNG TÂM SÁCH ĐẠI HỌC Dãy C, số 10-12 Đinh Tiên Hoàng, Phường Bến Nghé, Quận 1, TP Hồ Chí Minh ĐT: 028 6681 7058 - 028 6272 6390 - 028 6272 6351 Website: https://nxbvnuhcm.edu.vn Chịu trách nhiệm xuất ĐỖ VĂN BIÊN Chịu trách nhiệm nội dung Xuất năm 2019 ĐỖ VĂN BIÊN Đối tác liên kết - Tổ chức thảo chịu trách nhiệm tác quyền TRƯỜNG ĐẠI HỌC SƯ PHẠM KỸ THUẬT TP HCM Website: http://hcmute.edu.vn Biên tập PHẠM THỊ ANH TÚ Sửa in THÙY DƯƠNG Số lượng 300 cuốn, Khổ 16 x 24 cm, ĐKKHXB số: 3383-2019/CXBIPH/ 07-159/ĐHQGTPHCM, Quyết định XB số 163/QĐ-ĐHQGTPHCM NXB ĐHQG-HCM cấp ngày 05 tháng năm 2019 In tại: Cơng ty TNHH In & bao bì Hưng Phú Đ/c: 162A/1 – KP1A – P An Phú – TX Thuận An – Bình Dương Nộp lưu chiểu: Quý III/2019 Trình bày bìa TRƯỜNG ĐẠI HỌC SƯ PHẠM KỸ THUẬT TP HCM Website: http://hcmute.edu.vn ISBN: 978 – 604 – 73 – 7203 – GIÁO TRÌNH KỸ THUẬT SỐ Áp dụng cho chương trình 132 tín NGUYỄN TRƯỜNG DUY VÕ ĐỨC DŨNG NGUYỄN THANH HẢI NGUYỄN DUY THẢO Bản tiếng Việt ©, TRƯỜNG ĐẠI HỌC SƯ PHẠM KỸ THUẬT TP HCM, NXB ĐHQG-HCM CÁC TÁC GIẢ Bản quyền tác phẩm bảo hộ Luật Xuất Luật Sở hữu trí tuệ Việt Nam Nghiêm cấm hình thức xuất bản, chụp, phát tán nội dung chưa có đồng ý tác giả Nhà xuất ĐỂ CÓ SÁCH HAY, CẦN CHUNG TAY BẢO VỆ TÁC QUYỀN! LỜI NĨI ĐẦU Mơn học Kỹ thuật số cung cấp kiến thức bản, tảng cho sinh viên ngành kỹ thuật điện, điện tử, viễn thơng; làm tiền đề để tiếp tục học môn Vi xử lý, Điều khiển lập trình, Xử lý ảnh,… Mơn học cung cấp cho sinh viên kiến thức hệ thống số, cổng logic bản, định lý đại số Boole Sinh viên học cấu trúc hoạt động vi mạch số TTL CMOS, thơng số đặc tính vi mạch số, phân loại họ vi mạch, nguyên lý chuyển đổi tín hiệu tương tự tín hiệu số, cấu trúc hoạt động ứng dụng nhớ, nguyên lý mạch dao động số Sau cùng, môn học cung cấp cho sinh viên kiến thức tính tốn, nhận biết mạch tổ hợp, mạch tuần tự, giải vấn đề mạch số thiết kế hệ thống số Giáo trình Kỹ thuật số áp dụng cho chương trình 132 tín hệ Đại học quy, Đại học khối K, Hệ vừa học vừa làm học Trường, Chính quy địa phương, Đại học chất lượng cao, Đại học chuyển tiếp, Cao đẳng quy Giáo trình gồm chương sau: Chương 1: Hệ thống số loại mã Chương 2: Đại số BOOLEAN Chương 3: Mạch logic tổ hợp MSI Chương 4: Mạch - FLIP-FLOP Ứng dụng Chương 5: Các họ vi mạch số Chương 6: Dao động định thời Chương 7: Bộ nhớ bán dẫn Chương 8: Chuyển đổi tương tự - số Trong q trình biên soạn khơng thể tránh thiếu sót, mong nhận đóng góp xây dựng từ bạn đọc.Mọi đóng góp xin vui lòng gửi tác giả theo địa chỉ: Bộ môn Điện tử Công Nghiệp – Y Sinh Khoa Điện-Điện tử Đại học Sư phạm Kỹ thuật TPHCM Email: duynt@hcmute.edu.vn dungvd@hcmute.edu.vn DANH MỤC CÁC HÌNH Hình 3.1 Sơ đồ khối mạch mã hóa 2n đường sang n đường 91 Hình 3.2 Sơ đồ khối mạch mã hóa ngõ vào tác động mức cao 92 Hình 3.3 Sơ đồ khối mạch mã hóa ngõ vào tác động mức thấp 92 Hình 3.4 Sơ đồ khối mạch mã hóa sang đường ngõ vào tác động mức cao 93 Hình 3.5 Sơ đồ nguyên lý mạch mã hóa sang đường ngõ vào tác động mức cao 94 Hình 3.6 Sơ đồ khối mạch mã hóa sang đường ngõ vào tác động mức thấp 94 Hình 3.7 Sơ đồ nguyên lý mạch mã hóa sang đường ngõ vào tác động mức thấp 95 Hình 3.8 Sơ đồ khối mạch mã hóa ưu tiên sang đường ngõ vào tác động mức cao 95 Hình 3.9 Sơ đồ nguyên lý mạch mã hóa ưu tiên sang đường 96 Hình 3.10 Sơ đồ khối mạch mã hóa sang đường ngõ vào tác động mức cao 97 Hình 3.11 Sơ đồ nguyên lý mạch mã hóa sang đường ngõ vào tác động mức cao 98 Hình 3.12 Các mạch mã hóa sang đường 98 Hình 3.13 Sơ đồ nguyên lý mạch mã hóa sang đường thực hiện từ các mạch mã hóa sang đường 99 Hình 3.14 Sơ đồ khối mạch giả mã 10 sang 99 Hình 3.15 Sơ đồ nguyên lý mạch mã hóa 10 sang đường 100 Hình 3.16 Sơ đồ khối mạch giải mã n đường sang 2n đường 101 Hình 3.17 Sơ đồ khối mạch giải mã sang đường ngõ tác động mức cao 101 Hình 3.18 Sơ đồ nguyên lý mạch giải mã sang đường ngõ tác động mức cao 102 Hình 3.19 Sơ đồ khối mạch giải mã sang đường ngõ tác động mức thấp 102 Hình 3.20 Sơ đồ nguyên lý mạch giải mã sang đường ngõ tác động mức thấp 103 Hình 3.21 Sơ đồ khối mạch giải mã sang đường 104 Hình 3.22 Sơ đồ nguyên lý mạch giải mã sang đường 105 Hình 3.23 Sơ đồ khối mạch giải mã BCD sang thập phân 105 Hình 3.24 Sơ đồ nguyên lý mạch giải mã BCD sang thập phân 107 Hình 3.25 Sơ đồ ký hiệu của LED đoạn 107 Hình 3.26 Sơ đồ nguyên lý của LED Anode và LED Cathode 107 Hình 3.27 Sơ đồ khối mạch giải mã BCD sang led đoạn Anode 108 Hình 3.28 Sơ đồ nguyên lý mạch giải mã BCD sang LED đoạn Anode 109 Hình 3.29 IC giải mã sang có ngõ tích cực thấp 110 Hình 3.30 Sơ đồ mạch giải mã sang đường thực hiện từ các mạch giải mã sang đường 111 Hình 3.31 IC giải mã sang có ngõ tích cực cao 111 Hình 3.32 Mạch kết nối từ mạch giải mã sang thành mạch giải mã sang 112 Hình 3.33 Sơ đồ khối mạch chuyển mã nhị phân sang mã Gray 113 Hình 3.34 Sơ đồ nguyên lý mạch chuyển mã nhị phân bit sang mã Gray 114 Hình 3.35 Sơ đồ khối mạch chuyển mã BCD sang mã thừa 115 Hình 3.36 Sơ đồ nguyên lý mạch chuyển mã BCD sang mã thừa 115 Hình 3.37 Sơ đồ khối mạch đa hợp n kênh vào 116 Hình 3.38 Sơ đồ khối mạch đa hợp kênh vào 116 Hình 3.39 Sơ đồ nguyên lý mạch đa hợp kênh vào 117 Hình 3.40 Sơ đồ khối mạch đa hợp kênh vào, có ngõ vào cho phép E tác động mức cao 118 Hình 3.41 Sơ đồ nguyên lý mạch đa hợp kênh, có ngõ vào cho phép E tác động mức cao 119 Hình 3.42 Sơ đồ khối mạch đa hợp kênh vào, có ngõ vào cho phép E tác động mức thấp 119 Hình 3.43 Sơ đồ nguyên lý mạch đa hợp kênh,có ngõ vào cho phép E tác động mức thấp 120 Hình 3.44 Sơ đồ khối mạch đa hợp kênh vào, có ngõ vào cho phép E tác động mức cao 120 Hình 3.45 Sơ đồ nguyên lý mạch đa hợp kênh, có ngõ vào cho phép E tác động mức cao 122 Hình 3.46 Sơ đồ khối mạch Mux cần ghép từ sang dạng 123 Hình 3.47 Sơ đồ mạch đa hợp kênh vào sử dụng các mạch đa hợp kênh vào dạng 123 Hình 3.48 Sơ đồ khối mạch Mux cần ghép từ sang dạng 124 Hình 3.49 Sơ đồ mạch đa hợp kênh vào sử dụng các mạch đa hợp kênh vào dạng 125 Hình 3.50 Mạch biến đổi dữ liệu song song thành nối tiếp 125 Hình 3.51 Sơ đồ mạch tạo hàm logic biến 126 Hình 3.52 Sơ đồ mạch biểu diễn hàm Y đa hợp sang 127 Hình 3.53 Sơ đồ khối tổng quát mạch giải đa hợp sang n kênh 127 Hình 3.54 Sơ đồ khối mạch giải đa hợp sang kênh 128 Hình 3.55 Sơ đồ nguyên lý mạch giải đa hợp sang kênh 129 Hình 3.56 Sơ đồ khối mạch giải đa hợp sang 129 Hình 3.57 Sơ đồ nguyên lý mạch giải đa hợp sang kênh 130 Hình 3.58 Sơ đồ khối mạch giải đa hợp sang kênh 131 Hình 3.59 Sơ đồ nguyên lý mạch giải đa hợp sang kênh 132 Hình 3.60 Sơ đồ khối mạch giải đa hợp kênh từ các mạch giải đa hợp kênh 132 Hình 3.61 Mạch giải đa hợp kênh từ các mạch giải đa hợp kênh 133 Hình 3.62 Ghép nối mạch sang 133 Hình 3.63 Mạch ghép nối sang hoàn chỉnh 134 Hình 3.64 Sơ đồ khối của mạch cộng nhị phân bán phần 135 Hình 3.65 Sơ đồ nguyên lý mạch cộng bán phần 135 Hình 3.66 Sơ đồ khối của mạch cộng nhị phân bán phần 136 Hình 3.67 Sơ đồ nguyên lý mạch cộng toàn phần 137 Hình 3.68 Mạch cộng toàn phần từ mạch cộng bán phần 138 Hình 3.69 Sơ đồ mạch cộng nhị phân bit 138 Hình 3.70 Sơ đồ khối mạch cộng nhị phân bit 139 Hình 3.71 Sơ đồ mạch cộng BCD 141 Hình 3.72 Sơ đồ nguyên lý mạch nhân hai số nhị phân bit 143 Hình 3.73 Sơ đồ khối mạch trừ bán phần 144 Hình 3.74 Sơ đồ nguyên lý mạch trừ bán phần 144 Hình 3.75 Sơ đồ khối mạch trừ toàn phần 145 Hình 3.76 Sơ đồ nguyên lý mạch trừ toàn phần 146 Hình 3.77 Sơ đồ mạch trừ nhị phân bit 146 Hình 3.78 Sơ đồ khối mạch so sánh nhị phân bit 147 Hình 3.79 Sơ đồ nguyên lý mạch so sánh nhị phân bit 147 Hình 3.80 Sơ đồ khối mạch so sánh nhị phân bit 148 Hình 3.81 Sơ đồ nguyên lý mạch so sánh nhị phân bit 150 Hình 3.82 Sơ đồ khối mạch so sánh nhị phân bit có ngõ vào mở rộng 150 Hình 3.83 Sơ đồ kết nối mạch so sánh nhị phân bit 151 Hình 3.84 Sơ đồ nguyên lý mạch so sánh nhị phân bit có ngõ vào mở rộng 152 Hình 3.85 Sơ đồ tạo và kiểm tra parity chẵn 153 Hình 3.86 Sơ đồ tạo và kiểm tra parity lẻ 153 Hình 3.87 Sơ đồ khối mạch tạo bit kiểm tra chẵn 154 Hình 3.88 Sơ đồ nguyên lý mạch tạo bit kiểm tra chẵn 155 Hình 3.89 Sơ khối mạch kiểm tra chẵn 155 Hình 3.90 Sơ đồ nguyên lý mạch kiểm tra sử dụng bit kiểm tra chẵn 158 ... chiểu: Quý III/2019 Trình bày bìa TRƯỜNG ĐẠI HỌC SƯ PHẠM KỸ THUẬT TP HCM Website: http://hcmute.edu.vn ISBN: 978 – 604 – 73 – 7203 – GIÁO TRÌNH KỸ THUẬT SỐ Áp dụng cho chương trình 132 tín NGUYỄN...BỘ GIÁO DỤC VÀ ĐÀO TẠO TRƯỜNG ĐẠI HỌC SƯ PHẠM KỸ THUẬT THÀNH PHỐ HỒ CHÍ MINH v ThSNGUYỄN TRƯỜNG DUY, ThS VÕ ĐỨC DŨNG PGS.TS NGUYỄN THANH HẢI ThS NGUYỄN DUY THẢO GIÁO TRÌNH KỸ THUẬT SỐ... THUẬT SỐ (Áp dụng cho chương trình 132 tín chỉ) NHÀ XUẤT BẢN ĐẠI HỌC QUỐC GIA THÀNH PHỐ HỒ CHÍ MINH – 2019 GIÁO TRÌNH KỸ THUẬT SỐ NHÀ XUẤT BẢN Áp dụng cho chương trình 132 tín ĐẠI HỌC QUỐC GIA