đáp án đề thi lí thuyết tốt nghiệp khóa 2 - điện tử công nghiệp - mã đề thi da dtcn - lt (45)

CỘNG HOÀ XÃ HỘI CHỦ NGHĨA VIỆT NAM Độc lập-Tự do-Hạnh phúc ĐÁP ÁN ĐỀ THI TỐT NGHIỆP CAO ĐẲNG NGHỀ KHOÁ 2 (2008-2011) NGHỀ: ĐIỆN TỬ CÔNG NGHIỆP MÔN THI: LÝ THUYẾT CHUYÊN MÔN NGHỀ Mã đề thi: ĐA ĐTCN - LT45 Câu Đáp án Điểm 1 - Gọi A, B, C, D là các biến logic. Sử dụng bộ dồn kênh 8 :1, chọn A,B, C là ba biến điều khiển tương ứng A=2 2 , B=2 1 , C=2 0 ; Với 8 đầu vào X0,X1, X2, X3, X4, X5, X6, X7, X8. )()()()( )11,10,9,8,5,4,2,1,0( DDCBADDCBADDCBADDCBAZ CDBADCBADCBADCBADCBADCBADCBADCBAZ Z +++++++= +++++++= Σ= X0=X2=X4=X5=1 ; X1=X3=X6=X7=0 0,5 0,5 0,5 0,5 2 Cấu tạo Thysistor là linh kiện chuyển mạch có điều khiển là một cấu trúc bán dẫn Silíc có 4 lớp, tạo thành 3 lớp tiếp giáp PN. - Từ lớp bán dẫn P 1 nối ra ngoài tạo thành cực A nốt; - Từ lớp bán dẫn N 2 nối ra ngoài tạo thành cực Katốt; - Từ lớp bán dẫn P 2 nối ra ngoài tạo thành cực điều khiển G. Cấu trúc Thysistor Cấu tạo và hình dáng bên ngoài của Thysistor có rất nhiều loại khác nhau với dòng điện từ miliampe đến hàng ngàn ampe và có thể chịu đựng được điện áp tới hàng ngàn vôn. Do vậy kích thước của chúng cũng như sự pha tạo trong 4 vùng silíc cũng rất khác nhau. 0,5 Sự phân bố nống độ tạp chất trong các miền của Thysistor - Nguyên lý hoạt động của Thysistor - Giải thích theo sơ đồ mắc 02 transistor với nhau Để xét nguyên lý làm việc của Thysistor ta có thể tưởng tượng chia linh kiện này ra làm hai phần tương tự như hai transistor P 1 N 1 P 2 và N 1 P 2 N 2 ghép với nhau như hình vẽ: Sơ đồ diễn giải của Thysistor Khi đó chuyển tiếp G E1 và G E2 phân cực thuận còn chuyển tiếp G C phân cực ngược. Qua tiếp giáp G E1 sẽ có hệ số truyền đạt α 1 qua tiếp giáp G E2 sẽ có hệ số truyền đạt α 2 như vậy dòng điện chạy qua các transistor sẽ là: I C1 = α 1 I a + I CO1 ; I C2 = α 2 I a + I CO2 Như vậy dòng điện mạch ngoài: I a = α 1 I a + α 2 I a + I CO ; )(1 21 αα +− = CO a I I Trong đó I CO = I CO1 + I CO2 có giá trị rất nhỏ là dòng ngược chạy qua transistor T 1 và T 2 . Giả sử cực điều khiển G được nối vào P 2 và I G > 0. )(1 21 1 αα α +− + = COG a II I 0,5 Khi có dòng điện I G mặt tiếp giáp G E1 càng phân cực thuận do vậy hệ số truyền đạt α 1 cũng tăng mạnh sẽ góp phần làm cho tăng (α 1 +α 2 ) nhanh chóng tiến tới một dòng anốt sẽ nhanh chóng tăng. - Giải thích theo nguyên lý tích tụ điện tích: Cấp cho thyristor điện áp 0 < U AK < U ng.thuận : Khi đó vùng tiếp giáp J 1 , J 3 được phân cực thuận, J 2 bị phân cực ngược. Do J 1 và J 3 được phân cực thuận nên các lỗ trống từ P 1 di chuyển sang N 1 và các điện tử từ N 2 di chuyển sang P 2 . Các điện tích đó khi di chuyển theo quán tính sẽ rơi vào vùng tiếp giáp J 2 . Do N 1 và P 2 là hai vùng nghèo điện tích nhất nên tiếp giáp J 2 khi bị phân cực ngược thì độ cách điện rất lớn, các điện tích khi rời vào vùng J 2 thì độ cách điện của nó giảm không đáng kể. Do đó mặc dù Thyristor được phân cực thuận nhưng nếu điện áp chưa đủ lớn U AK < U ng,thuận thì thyristor vẫn chưa mở được. Nếu tiếp tục tăng điện áp U AK thì các điện tích rơi vào vùng J 2 sẽ tăng dần. Khi U AK = U ng,thuận thì độ cách điện của J 2 giảm xuống đột ngột, độ dẫn điện tăng. Dưới tác dụng của điện áp ngoài các điện tích trong thyristor sẽ di chuyển và tạo thành dòng điện I AK . Nếu cho dòng điện vào cực G, tức là cung cấp cho vùng tiếp giáp J 2 điện tích thì quá trình mở thyristor sẽ xảy ra sớm hơn. - Đặc tuyến V-A Hình 1.32. Đặc tuyến V - A Thysistor Đường đặc tính V-A của một Thysistor được chia ra làm hai phần: Phần thứ 0,5 nhất nằm trong góc phần tư thứ nhất là đặc tính thuận ứng với điện áp U AK > 0; phần thứ hai nằm trong góc phần tư thứ III, là đặc tính ngược ứng với điện áp U AK < 0. - Trường hợp dòng điện vào cực điều khiển bằng 0 (I G = 0): + Khi điện áp U AK < 0, hai lớp tiếp giáp J 1 ; J 3 bị phân cực ngược, lớp tiếp giáp J 2 được phân cực thuận, như vậy Thysistor sẽ giống như hai điốt mắc nối tiếp bị phân cực ngược. Qua Thysistor sẽ co dòng điện rất nhỏ chạy qua, gọi là dòng điện rò. Khi U AK đạt đến một giá trị lớn nhất U ng.max (U BR : điện áp đánh thủng) sẽ xảy ra hiện tượng Thysistor bị đánh thủng, dòng điện có thể tăng lên rất lớn. Thysistor đã bị hỏng. + Khi U AK > 0, hai lớp tiếp giáp J 1 ; J 3 phân cực thuận, lớp tiếp giáp J 2 được phân cực ngược, lúc đầu cũng chỉ có một dòng điện rất nhỏ chạy qua gọi là dòng dò. Khi U AK tăng đến giá trị điện áp thuận lớn nhất U th.max (U BO ) sẽ xảy ra hiện tượng điện trở tương đương của mạch AK giảm đột ngột, dòng qua qua Thysistor sẽ chỉ bị giới hạn bởi mạch ngoài. nếu khi đó dòng qua Thysistor lớn hơn một mức dòng tối thiểu, gọi là dòng duy trì I h , thì khi đó Thysistor sẽ dẫn dòng trên đường đặc tính tuận. - Trường hợp có dòng điện vào cực điều khiển (I G > 0): Nếu có dòng điện vào cực điều khiển quá trình chuyển điểm làm việc trên đường đặc tính thuận sẽ xảy ra sớm hơn, trước khi điện áp thuận đạt đến giá trị lớn nhất. Các cách mở Thyristor Theo nguyên lý làm việc ở trên có 02 cách mở Thyristor. - Đặt U AK = U ng.thuận : Thyristor tự mở; - U AK > 0 và I G > 0. Để mở Thyristor thường người ta dùng cách mở thứ 2. Vì cách mở thứ nhất nguy hiểm cho người và thiết bị. Nếu điện áp đặt vào quá lớn thì khi Thyristor mở sẽ gây ra sự ngắn mạch. Khi thyristor đã mở thì sẽ không phụ thuộc và xung điều khiển nữa. Do vậy để mở Thyristor, người ta thường dùng các xung ngắn. 0,5 3 - Họ vi điều khiển 8051 có hai bộ định thời là Timer0 và Timer1 - Để sử dụng các bộ định thời này ta phải sử dụng các thanh ghi là: Timer0 (TH0 và 0,5 TL0), Timer1 (TH1 và TL1), TMOD - Chức năng của các thanh ghi: + TH0 và TL0 lưu trữ giá trị của bộ định thởi timer0 + TH1 và TL1 lưu trữ giá trị của bộ định thởi timer1 + Thanh ghi TMOD: thiết lập các chế độ làm việc khác nhau của bộ định thời. Thanh ghi TMOD là thanh ghi 8 bít gồm có 4 bít thấp được thiết lập dành cho bộ Timer 0 và 4 bít cao dành cho Timer 1. Trong đó hai bít thấp của chúng dùng để thiết lập chế độ của bộ định thời, còn 2 bít cao dùng để xác định phép toán 0,5 0,5 0,5 0,5 0,5 Cộng (I) II. Phần tự chọn 4 3 Cộng (II) Tổng cộng (I+II) …… , ngày … tháng … năm ……. (MSB) GATE C/T M1 M0 Timer1 GATE C/T M1 M0 Timer0 (MSB) . NAM Độc lập-Tự do-Hạnh phúc ĐÁP ÁN ĐỀ THI TỐT NGHIỆP CAO ĐẲNG NGHỀ KHOÁ 2 (20 08 -2 0 11) NGHỀ: ĐIỆN TỬ CÔNG NGHIỆP MÔN THI: LÝ THUYẾT CHUYÊN MÔN NGHỀ Mã đề thi: . - LT4 5 Câu Đáp án Điểm 1 - Gọi A, B, C, D là các biến logic. Sử dụng bộ dồn kênh 8 :1, chọn A,B, C là ba biến điều khiển tương ứng A =2 2 , B =2 1 , C =2 0