ĐẠI HỌC QUỐC GIA THÀNH PHỐ HỒ CHÍ MINH TRƯỜNG ĐẠI HỌC BÁCH KHOA LAB 1 Laboratory Manual Digital Systems LỚP L23 NHÓM HK 221 NGÀY NỘP 05/11/2022 Giảng viên hướng dẫn Phan Đình Thế Duy Sinh viên thực hi[.]
ĐẠI HỌC QUỐC GIA THÀNH PHỐ HỒ CHÍ MINH TRƯỜNG ĐẠI HỌC BÁCH KHOA LAB Laboratory Manual Digital Systems LỚP L23 - NHÓM - HK 221 NGÀY NỘP 05/11/2022 Giảng viên hướng dẫn: Phan Đình Thế Duy Sinh viên thực Đàm Đức Huy Nguyễn Phước Trọng Mã số sinh viên 2211157 2213674 Thành phố Hồ Chí Minh – 2022 BÁO CÁO Bài 1.1 - Mô tả mạch Giới thiệu mạch: Thiết kế, mô thực mạch điện đơn giản hóa IC tự chọn - Công thức mạch Z = (A and B) or C 1.2 A 0 0 1 1 B 0 1 0 1 1.3 - Bảng trị thực C 1 1 Netlist logic gate Mô tả sơ lược netlist: 1.4 Netlists thực nghiệm Z 1 1 - Bảng linh kiện, thiết bị sử dụng STT Tên linh kiện 1x IC 7408 1xIC 7432 1x Đèn LED Dây dẫn - Chức Cổng And Cổng Or Hiển thị Output Z Hình chụp Netlists: 1.5 Kết mơ VD: Kết mô trùng với Bảng trị thực xây dựng Mạch xây dựng thiết kế với yêu cầu Bài Câu a 2.1 - Mô tả mạch Giới thiệu mạch: Thiết kế, mô thực mạch điện đơn giản hóa IC 7404s, 7408s, 7432s - Công thức mạch X = AB + C´ 2.2 Netlist logic gate - Mô tả sơ lược netlist: X = A AND B OR C´ 2.3 - Netlists thực nghiệm Bảng linh kiện, thiết bị sử dụng STT Tên linh kiện 1x IC 7408 1x IC 7404 1xIC 7432 1x Đèn LED Dây dẫn Chức Cổng And Cổng Not Cổng OR Hiển thị Output X - Hình chụp Netlists: 2.4 Kết mơ trùng với Bảng trị thực xây dựng Mạch xây dựng thiết kế với yêu cầu Câu b 2.1 - Mô tả mạch Giới thiệu mạch: Thiết kế, mô thực mạch điện đơn giản hóa IC 7404s, 7408s, 7432s - Cơng thức mạch Y = (A + B)C´ 2.2 - Mô tả sơ lược netlist: Y = (A OR B) AND C´ 2.3 - - Netlist logic gate Netlists thực nghiệm Bảng linh kiện, thiết bị sử dụng STT Tên linh kiện 1x IC 7408 1x IC 7404 1xIC 7432 1x Đèn LED Dây dẫn Hình chụp Netlists: Chức Cổng And Cổng Not Cổng OR Hiển thị Output Y 2.4 Kết mô Kết mô trùng với Bảng trị thực xây dựng Mạch xây dựng thiết kế với yêu cầu Bài Câu a 3.1 - Mô tả mạch Giới thiệu mạch: Thiết kế, mô thực mạch điện đơn giản hóa IC 7404s, 7408s, 7432s - Chức mạch (không bắt buộc): Nếu đầu vào N MP khác cho mức logic - Công thức mạch Z = (M+N) ´ +P) (M ´) ( N´ + P ´ + MP + N M ´ + NP) ( N ´ +P ´) = (M M =( ´ + NP) ( N ´ +P ´) + MP + N M ´ MP + N ´ NM ´ +N ´ NP + P ´ MP + P ´ NM ´ +P ´ NP = N = N´ MP + + + ´ P´ + + NM ´ P´ = N´ MP + N M 3.2 - Netlist logic gate Mô tả sơ lược netlist: 3.3 Netlists thực nghiệm - Bảng linh kiện, thiết bị sử dụng STT Tên linh kiện 3x IC 7408 1xIC 7404 1xIC 7432 1x Đèn LED Dây dẫn - Hình chụp Netlists: 3.4 Kết mô Kết mô trùng với Bảng trị thực xây dựng Mạch xây dựng thiết kế với yêu cầu Chức Cổng And Cổng Not Cổng Or Hiển thị Output Z Câu b 3.1 - Mô tả mạch Giới thiệu mạch: Thiết kế, mô thực mạch điện đơn giản hóa IC 7404s, 7408s, 7432s - Cơng thức mạch ´ (A+B) + (B+AA)(A+ B ´) W=A ´ B+( B+ A) ¿ B ´ A+ A ´) = A =0 ´ + AA + A B ´) + A´ B+¿AB + B B ´ B+¿AB + + A + A B ´ = A ´ = A + A´ B + AB + A B =A+B +A =A + B 3.2 - Netlist logic gate Mô tả sơ lược netlist: 3.3 Netlists thực nghiệm - Bảng linh kiện, thiết bị sử dụng STT Tên linh kiện 1xIC 7432 1x Đèn LED Dây dẫn - Hình chụp Netlists: 10 Chức Cổng Or Hiển thị Output W 3.4 Kết mô Kết mô trùng với Bảng trị thực xây dựng Mạch xây dựng thiết kế với yêu cầu 11 ... Bài 1. 1 - Mô tả mạch Giới thiệu mạch: Thiết kế, mô thực mạch điện đơn giản hóa IC tự chọn - Công thức mạch Z = (A and B) or C 1. 2 A 0 0 1 1 B 0 1 0 1 1.3 - Bảng trị thực C 1 1 Netlist logic gate... Netlists: 1. 5 Kết mô VD: Kết mô trùng với Bảng trị thực xây dựng Mạch xây dựng thiết kế với yêu cầu Bài Câu a 2 .1 - Mô tả mạch Giới thiệu mạch: Thiết kế, mô thực mạch điện đơn giản hóa IC 7404s,... Output Y 2.4 Kết mô Kết mô trùng với Bảng trị thực xây dựng Mạch xây dựng thiết kế với yêu cầu Bài Câu a 3 .1 - Mô tả mạch Giới thiệu mạch: Thiết kế, mô thực mạch điện đơn giản hóa IC 7404s, 7408s,