BÁO cáo THỰC tập TUẦN 2 môn điện tử số bài 2 CỔNG LÔGIC (2) ĐỊNH NGHĨA – đặc TRƯNG

VIETNAM NATIONAL UNIVERSITY HANOI UNIVERSITY OF ENGINEERING AND TECHNOLOGY BÁO CÁO THỰC TẬP TUẦN Môn : Điện Tử Số Sinh viên : Vũ Hồng Anh _20021492 Lớp tín : 223I_ELT3103_41 TIEU LUAN MOI download : skknchat123@gmail.com BÀI 2: CỔNG LÔGIC (2) ĐỊNH NGHĨA – ĐẶC TRƯNG Các đặc trưng cổng logic - TTL Nhiệm vụ: Tìm hiểu đặc trưng cổng logic TTL để áp dụng thiết kế điện tử Các bước thực hiện: Đo mức ngưỡng hoạt động lối vào cổng logic TTL V V aul aul Khoảng vào cho mức logic cao (1) 1V → 2.4V thấp (0) 1.1V → 2.51V để đảm bảo làm việc ổn định cổng logic hai trạng thái Kết đo IC3/a cho thấy vào cổng V aul bé đèn chuyển từ tắt → sáng lớn đèn chuyển từ sáng → tắt Trigger Schmitt có độ chống nhiễu cao, giúp làm tín hiệu nhiễu trì tốc độ dịng liệu cao, khơng giống lọc, lọc nhiễu, làm chậm tốc độ liệu xuống đáng kể Đo dòng vào cổng logic TTL Bảng D2-2: Ii R1i = +5V/I1ul R10i = R1ul/10 TIEU LUAN MOI download : skknchat123@gmail.com Đo mức lối cổng logic TTL • IC1/a Bảng LS7 0 1 • IC2/a LS 0 1 • IC3/a LS Khả mắc tải cổng logic TTL • Nối J1: A 0 1 - Ở mức cao, Vc(V) = 5V, trở tải không ảnh hưởng đến lối - Ở mức thấp, trở tải nhỏ Vc(V) cao TIEU LUAN MOI download : skknchat123@gmail.com • Nối J2 A 0 1 Khi trở tải nối đất: - Ở mức cao, trở tải nhỏ Vc(V) thấp - Ở mức thấp, Vc(V) = 0V, trở tải không làm ảnh hưởng đến lối Khả tải điện dung cổng logic TTL Khi chưa nối tải điện dung Tăng tần số máy phát Nối tải điện dung Giảm trở tải TIEU LUAN MOI download : skknchat123@gmail.com Đặc trưng truyền cổng logic TTL 6.1 Nối mạch mảng D2-1 theo sơ đồ D2-1a Nối lối vào A IC1/a với điểm D biến trở P1 Vi(D) Vo(C) 2.5 1.25 2.36 1.75 2.2 1.5 2.5 1.34 0.175 3.5 0.175 Sự phụ thuộc theo vào: Các đặc trưng Cổng CMOS Nhiệm vụ: Tìm hiểu đặc trưng cổng logic CMOS để áp dụng thiết kế điện tử CMOS linh kiện có cơng suất tiêu thụ nhỏ, hoạt động với lượng thấp Vì trình thực nghiệm cần lưu ý để tránh làm hỏng vi mạch: - Chỉ tác dụng xung từ máy phát vào sơ đồ sơ đồ có nguồn +VDD - Biên độ xung tác động cần nhỏ +VDD, vào cỡ 90% VDD - Trong thí nghiệm, thay đổi nguồn +VDD, biên độ xung lấy từ máy phát CLOCK GENERATOR tương tự thay đổi theo Trong trường hợp sử dụng máy phát ngoài, cần ý tăng VDD, cần phải thay đổi +VDD trước, sau tăng biên độ xung tác động vào sơ đồ Ngược lại, cần giảm VDD, phải giảm biên độ xung vào trước, sau giảmVDD TIEU LUAN MOI download : skknchat123@gmail.com Các bước thực hiện: Đo mức ngưỡng hoạt động lối vào cổng logic CMOS Bảng D2-6 IC1/a V aul V aul - Khoảng vào cho mứclogic cao (1) 2.35V → 2.70V thấp (0) 3.70V → 3.90V để đảm bảo làm việc ổn định cổng logic hai trạng thái - Khoảng làm việc lối vào sơ đồ CMOS lớn TTL Đo mức lối cổng logic CMOS Bảng D2-7 IC1/a Vc ~ (1) Vc ~ (0) Cùng nguồn ni VDD = 5V làm việc lối CMOS nhỏ làm việc lối TTL Công suất tiêu tán cổng logic CMOS Sơ đồ công suất tiêu tán tĩnh cổng Logic CMOS: -Giá trị dòng tiêu tán IC1 chưa hoạt động: I=2mA (Nối lối vào IC1 xuống đất) -Giá trị dòng tiêu tán IC1 chưa hoạt động: I=0.25A (Nối lối vào lên nguồn +VDD) TIEU LUAN MOI download : skknchat123@gmail.com Dạng xung lối IC1/a: Khi mắc với L(tụ C3= 4.7nF) : Hình D2-d: Dạng xung Bảng D2-7 VDD 5V 10V 15V TIEU LUAN MOI download : skknchat123@gmail.com Đặc trưng truyền cổng Nối mạch mảng D2-2 theo sơ đồ D2-2b Nối J3 để cấp cho biến trở P2 Ban đầu đặt +VDD = +3.5V Sử dụng đồng hồ đo để đo vào cổng CMOS VDD = +3.5V Vi(D) VOut(C) Vi(D)VOut(C)Vi(D)VOut(C) Vi(D) VOut(C) 1.435 +3.5V Cả mức Vdd làm tố đặc trưng truyền cho vi mạch CMOS nhiên nên chọn mức Vdd nhỏ để giảm tiêu thụ điện Biểu diễn đồ thị đặc trưng truyền vi mạch CMOS : TIEU LUAN MOI download : skknchat123@gmail.com Đặc trưng trễ cổng Logic Đặc trưng trễ cổng logic TTL td (6) = 2.5×10-16 [ns] Thời gian trễ cho cổng logic TTL td (1) = td (6) / = 4.167×10-17 [ns] Đặc trưng trễ cổng logic CMOS td (6) = 1.9×10-15[ns] Thời gian trễ cho cổng logic CMOS td (1) = td (6) / = 3.167×10 -16 [ns] Bảng D2-9: Vdd Nhận xét: Giá trị nguồn nuôi tăng làm tăng trễ TIEU LUAN MOI download : skknchat123@gmail.com Vi mạch logic trạng thái Nhiệm vụ: Tìm hiểu trạng thái lối tổng trở Z cao, sử dụng ngắt lối vi mạch logic với đường BUS liệu tải Các bước thực hiện: Cấu trúc cổng trạng thái: DS1 E 0 0 Nguyên tắc hoạt động cổng NAND trạng thái: Khi DS1 nối đất, Enable = 0, LED hoạt động tắt sáng tương ừng mạch NAND hai lối A B Khi DS1 nối nguồn, Enable = 1, LED tắt Vi mạch cổng trạng thái LS8 E - bar 0 Bộ đệm trạng thái kích hoạt Enable có mức logic Dữ liệu đầu có giá trị giống với giá trị đầu vào Khi Enable có mức logic 1, đầu đệm bị vô hiệu hóa, Hi-Z xuất đầu *Hi- Z (High- Z trở kháng cáo) state: Trạng thái tín hiệu đầu khơng bị điều khiển Tín hiệu để mở, để chân đầu khác điều khiển tín hiệu mức tín hiệu xác định thiết bị thụ động TIEU LUAN MOI download : skknchat123@gmail.com Bộ chuyển số liệu hai chiều trạng thái: Hình D2-4c phần A: Bảng D2-12: A1=1 B1=1 B1=0 E-bar =1 E-bar =0 Hình D2-4c phần B: Bảng D2-13: E-bar =1 E-bar =0 TIEU LUAN MOI download : skknchat123@gmail.com B1 = A1= A1= ...BÀI 2: CỔNG LÔGIC (2) ĐỊNH NGHĨA – ĐẶC TRƯNG Các đặc trưng cổng logic - TTL Nhiệm vụ: Tìm hiểu đặc trưng cổng logic TTL để áp dụng thiết kế điện tử Các bước thực hiện: Đo mức... Nối mạch mảng D2-1 theo sơ đồ D2-1a Nối lối vào A IC1/a với điểm D biến trở P1 Vi(D) Vo(C) 2. 5 1 .25 2. 36 1.75 2. 2 1.5 2. 5 1.34 0.175 3.5 0.175 Sự phụ thuộc theo vào: Các đặc trưng Cổng CMOS Nhiệm... lối Khả tải điện dung cổng logic TTL Khi chưa nối tải điện dung Tăng tần số máy phát Nối tải điện dung Giảm trở tải TIEU LUAN MOI download : skknchat 123 @gmail.com Đặc trưng truyền cổng logic TTL