TRƯỜNG ĐẠI HỌC BÁCH KHOA HÀ NỘI VIỆN ĐIỆN ====o0o==== HỌC PHẦN TƯƠNG THÍCH ĐIỆN TỪ BÁO CÁO ĐỀ TÀI DIGITAL CURCUIT GROUNDIND AND POWER DISTRIBUTION GVHD Nguyễn Việt Sơn Nhóm 6 Thành viên Hà Nội, 72022.aaaaaaaaaaaaaaaaaaaaaaaaaaaaa
TRƯỜNG ĐẠI HỌC BÁCH KHOA HÀ NỘI VIỆN ĐIỆN ====o0o==== HỌC PHẦN: TƯƠNG THÍCH ĐIỆN TỪ BÁO CÁO ĐỀ TÀI: DIGITAL CURCUIT GROUNDIND AND POWER DISTRIBUTION GVHD: Nguyễn Việt Sơn Nhóm: Thành viên: Hà Nội, 7/2022 MỤC LỤC I Digital circuit grounding - Tạo đường dẫn trở cho tín hiệu, dịng điện Với dịng điện tần số cao, đường trở lại có điện cảm thấp nằm dây dẫn tín hiệu, giảm thiểu tổng diện tích vịng lặp Thiết kế đất tốt giúp giảm thiểu phát xạ nhiễu từ mạch Trong mạch có tín hiệu chuyển mạch tốc độ cao, kết hợp độ tự cảm dây dẫn kết nối khiến trở thành nguồn nhiễu, gây nhiễu cho phát xạ/ lan truyền nhiễu theo đường cáp PCB 2.1 - Tại phải thiết kế nối đất mạch kỹ thuật số: Các nguồn nhiễu gây không thiết kế tốt đất: Nhiễu dội đất: Xét ví dụ sau đây: Hình 1: Ví dụ nhiễu dội đất - Hình cho thấy hệ thống kỹ thuật số đơn giản bao gồm cổng logic Ta xem điều xảy đầu cổng chuyển mức từ cao xuống thấp • Trước chuyển mạch, đầu cổng mức cao; hệ thống dây dẫn cổng tồn điện dung kí sinh, tụ nạp (do điện áp đặt lên tụ điện áp cổng 1, mức cao) • - Khi có tượng chuyển mạch, đầu cổng xuống mức thấp, tụ xả qua hệ thống nối đất Do dịng điện q độ lớn chạy qua hệ thống nối đất để xả điện dung lạc Có vấn đề với dịng điện xả • Một tạo mạch cộng hưởng nối tiếp có khả dao động, khiến điện áp đầu cổng trở thành âm Hình 2: Nạp, xả tụ ký sinh gây giao động điện áp đầu ra, xuất thành phần điện áp âm Để khắc phục, ta lắp bổ sung điện trở đầu ra: Sử dụng điện trở hạn chế dòng điện kết nối nối tiếp để ngăn dòng điện độ vào khỏi vi mạch Hình 3: Mắc trở nối tiếp đầu ngăn điện áp âm qua • Hai tồn điện cảm đường truyền dẫn, dòng điện gây xung điện áp nhiễu đầu nối đất cổng 2, có giá trị: Nhiễu ghép vào cổng gây nhiễu đến cổng theo cáp nói PCB đến khối mạch khác hay phát xạ ngồi Để khắc phục nhiễu này, ta tìm cách làm nhỏ giá trị điện áp xung nhiễu sinh ra, cách giảm độ tự cảm hệ thống nối đất 2.2 Nhiễu chồng chéo dẫn điện mạch, sinh dòng điện độ (nhiễu bus nguồn) - Xét ví dụ sau: Hình 4: Ví dụ thành phần mạch điện dẫn chồng chéo - Sơ đồ mạch cổng logic CMOS đầu totem pole Mạch gồm bóng bán dẫn kênh p, kênh n nằm nguồn Vcc đất, đầu vào tín hiệu chung đầu • Khi IN mức cao, bán dẫn kênh p thông, bán dẫn kênh n khóa; OUT nối lên • • - - nguồn, mức cao Khi IN mức thấp, bán dẫn kênh n thông, bán dẫn kênh p khóa; OUT mức thấp Tuy nhiên trình chuyền đổi, có khoảng thời gian ngắn bóng thơng, nguồn nối xuống tải, sinh dịng điện chạy qua bóng bán dẫn, cỡ 50 – 100 mA Như phần trên, dây dẫn nối đất có giá trị tự cảm, điều sinh xung điện áp nhiễu từ điểm đất dội lại vào mạch; sạc cho tụ LOAD CAPACITANCE, trình nạp xả tụ gây xung nhiễu cho đầu OUT Cách giải làm cho xung điện áp nhiễu sinh có giá trị nhỏ, tức tìm cách làm giảm độ tự cảm hệ thống nối đất - Giải pháp làm giảm trở kháng đất: Dịng điện mặt đất thống qua nguồn điện áp nhiễu hệ thống phát xạ dẫn xạ Để giảm thiểu tiếng ồn từ dòng đất độ, phải giảm thiểu trở kháng mặt đất Ở mạch tần số cao, trở kháng dây dẫn nối đất chủ yếu thành phần điện cảm Vì tốn trở thành tìm cách làm giảm điện cảm cho dây nối đất 3.1 - Giảm điện cảm dây dẫn: Cơng thức tính độ tự cảm đơn vị chiều dài dây dẫn là: • Dây dẫn trơn đơn, có đường kính d, khoảng cách đến mặt phẳng đất h: Điều kiện - Có thể thấy điện cảm tỉ lệ thuận với chiều dài dây dẫn Để giảm L -> giảm độ dài dây dẫn đi; đặc biệt dây dẫn mang thông tin tần số cao, có dịng điện q độ chạy qua : đường clk, đường bus thông tin,… Tuy nhiên cách khơng phổ biến, hệ thống lớn dây dẫn bắt buộc phải dài để mở rộng quy mơ kết nối Vì người ta phát triển cơng nghệ LSI - Large-Scale Integration – tích hợp quy mô - - - 3.2 - lớn: nhúng hàng nghìn bóng bán dẫn vào vi mạch bán dẫn (xây dựng vi mạch dạng nhỏ) -> không cần đến nhiều dây dẫn dài để kết nối Thấy công thức, L tỉ lệ nghịch với đường kính d / độ rộng dây dẫn Tuy nhiên quan hệ hàm log, giả sử tăng kích thước dây dẫn lên gấp đơi cảm kháng giảm 30% Kích thước dây dẫn khơng thể tăng lớn được, cách đạt hiệu dùng Tương tự với khoảng cách từ đường dây đến mặt đất Tuy đạt hiệu có ứng dụng nói phần sau Một cách khác dùng để giảm độ tự cảm mạch cung cấp đường dẫn thay cho dòng điện Các đường dẫn thay cho đường dẫn nhất, song song mặt điện khơng thiết nằm song song mặt vật lý Theo công thức tổng hợp, điện cảm tương đương giảm tỉ lệ với số đường dẫn thay Cách đem lại hiệu tốt, yêu cầu người thiết kế phải chọn số đường thay xếp vị trí chúng phù hợp để giảm thiểu tụ kí sinh độ cảm ứng lẫn Giảm độ tự cảm lẫn nhau: Khi dây dẫn dẫn dịng điện chiều: • Khi hai dây dẫn mắc song song, tín hiệu chạy chiều, ảnh hưởng độ tự cảm lẫn phải xét đến tính tổng độ tự cảm Độ tự cảm riêng dây dẫn viết là: Trong L1 L2 độ tự cảm riêng phần dây dẫn M độ tự cảm chúng Nếu dây dẫn giống nhau: • • Có thể thấy độ tự cảm đóng giá trị khơng nhỏ, đáng quan tâm Nếu dây dẫn đặt gần sát nhau, độ tự cảm tương hỗ tăng lên Nếu dây dẫn đặt xa làm giá trị độ tự cảm giảm Hình 5: Suy giảm độ tự cảm dây dẫn theo khoảng cách • • - Nhận thấy khoảng cách lớn 0.5 in, độ tự cảm giảm đáng kể Công thức mối quan hệ độ tự cảm với khoảng cách dây dẫn là: Khi dây dẫn mang dịng điện ngược chiều: • Tổng độ tự cảm vòng lặp dây dẫn dòng điện ngược chiều là; • L L độ tự cảm riêng phần cuộn dây dẫn riêng lẻ M độ tự cảm riêng phần chúng Nếu hai dây dẫn giống hệt nhau: • Để giảm thiểu tổng điện cảm vịng lặp, phải đạt cực đại điện cảm riêng phần ruột dẫn Do đó, hai dây dẫn phải đặt gần tốt để giảm thiểu diện tích chúng Điều thực với cặp xoắn chặt chẽ cáp đồng trục Để giảm thiểu tổng điện cảm, nên tách riêng hai dây dẫn mang dòng điện chiều (chẳng hạn hai dây dẫn nối đất) Tuy nhiên, hai dây dẫn mang dòng điện ngược chiều (chẳng hạn nguồn đất, dây dẫn tín hiệu nối đất) nên đặt gần tốt - - - Hệ thống nối đất mạch kỹ thuật số thực tế: Hệ thống nối đất mạch kỹ thuật số tốc độ cao thực tế phải cung cấp kết nối trở kháng thấp (điện cảm thấp) tất tổ hợp IC giao tiếp với Cách thực tế để thực điều cung cấp nhiều đường dẫn mặt đất (song song) thay tốt Kết dễ dàng đạt với lưới Trở kháng điện cảm (điện kháng cảm ứng) tỷ lệ thuận với tần số Mặt khác trở kháng tỉ lệ nghịch với số đường dẫn thay Do đó, để trì trở kháng nối đất, tần số logic kỹ thuật số tăng lên, lưới mặt đất phải làm mịn mịn để cung cấp nhiều đường dẫn song song Nếu khái niệm đưa đến giới hạn nó, kết vơ số đường song song, mặt phẳng Ta xét với lưới • Lưới thực PCB cách in dấu vết mặt đất ngang dọc bảng hình Hình : Cách đường đất theo dạng lưới • Trên PCB hai mặt, đường ngang định tuyến mặt bảng đường dọc phía bên Các đường đất hai bên sau kết nối với cách mạ qua lỗ (vias) nơi chúng giao Sự xếp để lại không gian rộng rãi cho tất kết nối tín hiệu cần thiết Hình 7: Đường tín hiệu trở qua lưới đất Hình 8: Lưới đất mạch điện nhiều IC (cách kết nối) • Trong hình này, điều kiện mạch không cho phép ta đường đất rộng, ta chia • đường đất nhỏ (narrow trace) Mặc dù đường rộng trở kháng nhỏ hơn, nhiều đường hẹp làm trở kháng giảm Ở mạch tần số cao, khoảng 10 MHz, mặt phẳng đất nên xem xét - Phân phối dòng điện với mặt phẳng đất: Xét ví dụ với đường Microstrip: • Mơ hình đường dẫn tín hiệu bảng mạch in: • Trong đó: w chiều rộng đường tín hiệu, h khoảng cách từ đường tín hiệu đến mặt phẳng đất Phân bố điện từ trường xung quanh đường microstrip: Hình 9: Từ trường, điện trường xạ từ đường dẫn tín hiệu • Tính mật độ dịng điện mặt phẳng đất sau: (I tổng dòng điện vòng lặp) Ta kiểm tra với trường hợp h J(x) đạt lớn với x bé • tốt (phạm vi phát xạ trường điện dòng điện trở nhỏ gây nhiễu cho đường tín hiệu xung quanh) Đồ thị thể phần trăm cường độ dòng điện phân bố mặt phẳng đất, chuẩn hóa theo giá trị x/h 10 Hình 22: Trở kháng mắc song song nhiều mạng tách có giá trị - Hình biểu đồ trở kháng so với tần số mạng L – C mắc song song - Trong trường hợp, điện dung toàn phần 0,1 uF độ tự cảm mắc nối tiếp với tụ điện 15 nH Từ đồ thị ta thấy trở kháng tần số cao bị giảm đáng kể sử dụng nhiều mạng tụ điện - mắc song song trở kháng tần số thấp mạng nhiều tụ tách mắc song song cao so với sử dụng mạng tụ tách Do tổng điện dung chưa đủ lớn để trở kháng thấp dải tần số Do tăng tổng điện dung lên 1uF ta có đồ thị sau: Hình 23: Trở khánh tăng tổng điện dung lên 1uF - Do sử dụng tụ điện tổng 1uF thay 0.1uF nên trở kháng tần số thấp giảm đáng - kể Từ đồ thị ta thấy tở kháng mạng 512 tụ điện mắc song song cho trở kháng nhỏ 0.2 ôm dải tần từ 1MHz đến 1000 MHz 22 - Kết luận: Tần số cộng hưởng sơ đồ hiệu tách cải thiện đáng kể trở kháng thấp dải tần số rộng Vì vậy, việc sử dụng số lượng lớn tụ điện có giá trị cách hiệu để cung cấp mạng tách trở kháng thấp hiệu dải tần số lớn Nhiều tụ với giá trị khác - Hai giá trị tụ điện tách khác khuyến nghị, dựa lý thuyết tụ điện có giá trị lớn tách ly tần số thấp tụ điện có giá trị nhỏ cung cấp hiệu tách tần số cao Nếu hai giá trị tụ điện khác sử dụng, có hai điểm cộng hưởng khác biệt hình Hình 24: Trở kháng tần số với tụ 0,1 µF tụ 0,01 µF mắc nối tiếp có độ tự cảm 15 nH - Tuy nhiên tụ điện có giá trị khác đặt song song, vấn đề tiềm ẩn tồn - liên quan đến cộng hưởng song song xảy hai mạng Hình cho thấy biểu đồ trở kháng tụ điện 0,1 mF song song với tụ điện 0,01 mF, hai tụ điện có độ tự cảm 15 nH mắc nối tiếp với chúng Hình cho thấy rõ ràng hai điểm cộng hưởng tạo hai tụ điện có giá trị khác mắc nối tiếp với độ tự cảm 15 nH, 4,1 MHz khoảng 13 MHz Tuy nhiên, có tượng xung đột trở kháng xảy khoảng MHz, điều không tốt Ảnh tần số cộng hưởng 4.1 MHz 13MHz 23 Hình 25: Mạch tương đương f1 < f < f2 - Có tượng xung đột trở kháng tần số cộng hưởng : Giả sử có mạng hình, với L1 = L2, C1 >> C2, tần số cộng hưởng mạch f1 f2: • Với f < f1, mạch có tính điện dung, điện dung mạch tổng điện • dung tụ điện Với f > f2, mạch có tính điện cảm, điện cảm mạch • nửa độ tự cảm Do cải thiện việc tách ly tần số cao điện cảm giảm Với f1 < f < f2, mạch với tụ lớn mang tính điện cảm, mạch với tụ nhỏ mang tính điện dung, mạch tương đương thành mạch có cuộn cảm mắc song song với tụ điện thể hình 13, từ tạo nên mạch cộng hưởng song song nên trở kháng cộng hưởng tăng lên hình 12 Nhiều tụ có giá trị khác - Các tụ điện có nhiều giá trị khác thường cách decade - khuyến nghị, dựa lý thuyết nhiều trở kháng tạo cộng hưởng tụ điện có giá trị khác lợi thế, cung cấp trở kháng thấp nhiều tần số Tuy nhiên, sử dụng tụ điện tách rời có nhiều giá trị khác nhau,các giá trị trở kháng xung đột tần số cộng hưởng tăng lên Nếu số sóng hài rơi vào gần tần số xung nhịp trở kháng tăng lên Hình 26: Điểm cộng hưởng tần số có nhiều giá trị tụ khác - Tuy nhiên, thay bốn tụ điện có giá trị khác nhau, bốn tụ điện 0,1 mF sử dụng, biểu đồ trở kháng thể đường đứt nét hình Trở 24 kháng thấp tần số thấp kết tổng điện dung lớn cung cấp bốn tụ điện 0,1 mF song song Sự vắng mặt đỉnh cộng hưởng kết tất tụ điện có giá trị Ở tần số 200 MHz, kết giống trường hợp bốn tụ điện 0,1 mF bốn tụ điện có giá trị khác Tuy nhiên, 200 MHz, kết tốt trường hợp bốn tụ điện 0,1 mF, ngoại trừ số tần số tương ứng với độ sụt cộng hưởng trường hợp tụ điện nhiều giá trị 11.2 - Điện dung nhúng PCB Đặt vấn đề: Từ việc sử dụng số lượng lớn tụ điện có giá trị nhau, người ta kết luận cấu hình tách lý tưởng sử dụng vô số tụ điện (nghĩa thay sử dụng tụ điện rời rạc, người ta nên sử dụng điện dung phân tán) Có thể đạt kết việc tận dụng điện dung mặt phẳng đấ t - nguồn bảng mạch PCB hay không? Thường điện dụng mặt phẳng nguồn đất không cung cấp đủ điện dung cần thiết nên đề xuất cách để gia tăng điện dung mặt phẳng:: • Giảm khoảng cách lớp • Tăng số điện mơi vật liệu PCB * Xét phần diện tích điện dụng mạng tách PCB - Đặt vấn đề: điện dung mạng tách PCB điện dung tổng cặp mặt phẳng - nguồn đât Do vận tốc lan truyền hữu hạn, nên lượng điện từ điện dung hiệu dụng mặt phẳng điện dung khu vực có vị trí bán kính hữu hạn r vi mạch tách ly thể hình Điện tích lưu trữ điện dung xa mức di chuyển đủ nhanh để đến IC trình chuyển mạch 25 Hình 27: Vùng mà tụ tách có hiệu - Vận tốc truyền lượng điện từ chất điện mơi: - Trong : c vận tốc ánh sáng, : số điện môi tương dối vật liệu Bán kính vùng điện dung hiệu dụng: Với t: thời gian để di chuyển điện tich (ns) - VD: Nếu ta muốn di chuyển điện tích FR-4 epoxy-glass PCB ( = 4.5) 0.5 ns - bán kính hiệu dụng xấp xỉ in Điện dung hiệu dụng cặp nguồn - đất là: :ε số điện mơi s khoảng cách mặt phẳng Ae diện tích hiệu dụng mặt phẳng Từ phương trình tren cho thấy giảm khoảng cách lớp hay tăng số điện môi - - cách hiệu để tăng điện dung tách hiệu dụng bo mạch Tuy nhiên, số điện môi vật liệu PCB tăng lên, để tăng điện dung, vận tốc lan truyền bán kính diện tích hiệu dụng giảm theo bậc hai e, diện tích vịng trịn điện dung hiệu dụng giảm bình phương nó, tỷ lệ với e Do đó, diện tích Ae giảm tỷ lệ thuận với tăng lên e Kết luận : việc thay đổi số điện môi PCB không ảnh hưởng đến điện dung tách hiệu dụng, e tăng diện tích hiệu dụng Ae giảm nên điện dung tách mặt phẳng hiệu dụng giữ nguyên với số điện môi vật liệu PCB cách hiệu để tăng điện dung hiệu dụng lên đặt mặt phẳng gần 11.3 Cách ly nguồn cấp - Như thảo luận giải pháp cho vấn đề tách tần số cao sử dụng nhiều tụ điện tách ly rời - rạc điện dung PCB nhúng Một cách tiếp cận khác, khơng giải vấn đề phân tách bản, sử dụng để giảm thiểu tác dụng phụ có hại việc phân tách Mục tiêu để ngăn chặn mặt phẳng nhiễu việc phân tách làm nhiễu phần lại PCB Mục tiêu thực cách lập phân đoạn phần mặt phẳng nguồn nhiễu khỏi phần lại mặt phẳng nguồn PCB, cách cấp nguồn cho mặt phẳng cách ly thơng qua lọc pi thể hình 26 - Lưu ý: có mặt phẳng cơng suất tách ra, mặt phẳng đất Cách tiếp cận không làm giảm nhiễu cải thiện hiệu tách mặt phẳng công suất cách ly, ngăn nhiễu từ mặt phẳng cách ly làm nhiễm mặt phẳng cơng suất Hình 28: Bộ lọc nguồn - Cách tiếp cận hiệu có số lượng nhỏ mạch hoạt động tần số cao Sau đó, mạch tần số cao, mạch, cách ly từ phần lại mạch cấp nguồn từ mặt phẳng công suất cách ly hình 21 Hình 29: ví dụ với mặt phẳng nguồn tách ly - Ví dụ: vi xử lý chip hoạt động tần số xung nhịp cao, vi xử lý dao động xung nhịp cấp nguồn từ mặt phẳng cơng suất cách ly 27 Hình 30: Nhiễu điện áp Vcc – đất mặt phẳng tách ly A mặt phẳng nguồn B - Hình 22 cho thấy điện áp nhiễu nguồn đất mặt phẳng nguồn mặt phẳng cách ly, Hình 22A cho thấy điện áp nhiễu nguồn đất mặt phẳng cách ly cấp nguồn cho vi xử lý Hình 22B cho thấy điện áp nhiễu nguồn đất mặt phẳng nguồn Trong hình 22A, ta quan sát thấy lượng lớn nhiễu xung nhịp việc tách vi xử lý không hiệu cịn hình 22B nhiễu mặt phẳng gần loại bỏ 12 Ảnh hưởng tách ly đến phát xạ xạ - Các dòng điện độ IC logic kỹ thuật số chuyển mạch tạo phát xạ xạ ba chế khác sau: • Dịng điện q độ chạy quanh vòng lặp IC tụ tách gây xạ vịng lặp • Dịng cung cấp điện độ chạy qua trở kháng đất tạo điện áp nhiễu đất • kích thích cap kết nối với hệ thống khiến chúng xạ Các cặp điện áp nhiễu tới đất nguồn, thông qua bus nguồn, tới IC khác cuối kết thúc cap nguồn cap tín hiệu khiến chúng xạ Sự phân tách hiệu giảm thiểu ba chế xạ 28 Hình 31: Hiện tượng xạ mạch - Hình 23A cho thấy IC tụ điện tách C Bức xạ từ vịng lặp tách tỷ lệ với - diện tích vịng lặp Tụ điện gần IC diện tích mạch vịng nhỏ xạ Ngồi ra, dòng điện cung cấp độ tạo sụt áp đất, thể Vg hình 23A Điện áp nhiễu đất kích thích cáp kết nối với hệ thống, gây xạ chế độ chung từ cáp trình bày chương sau Hình 23B cho thấy IC Hình 23A, lần có hai tụ - tách giống hệt C1 C2; tụ điện nằm bên vi mạch Vì hai tụ điện có giá trị có vị trí đối xứng với vi mạch, tụ điện cung cấp nửa dịng điện u cầu IC chuyển mạch Do đó, xạ từ vịng lặp chứa tụ C1 bị cắt nửa Dòng điện vòng lặp chứa C2 chứa nửa lại dịng điện q độ tạo lượng xạ tương đương Tuy nhiên, lưu ý dòng điện vòng kết hợp với C1 theo chiều kim đồng hồ, - dòng điện vòng kết hợp với C2 ngược chiều kim đồng hồ Do đó, xạ từ hai vịng lặp không cộng thêm; hơn, xạ trừ đi, hai vịng lặp có xu hướng triệt tiêu lẫn Do đó, việc sử dụng hai tụ điện tách IC làm giảm đáng kể xạ, chế độ chung chế độ vi sai, kết dòng cung cấp điện độ 13 Kết luận - Tụ điện tách ly cần thiết thông qua đường dẫn điện cảm thấp, loại trừ hay - giảm nhiễu đưa trở lại hệ thống nối đất Mạng tách khơng phải q trình đặt tụ điện liền kề với vi mạch để cung cấp - dòng chuyển mạch độ; q trình đặt mạch L – C liền kề với IC để cung cấp dòng chuyển mạch độ Giá trị tụ điện tách quan trọng hiệu tách tần số thấp Giá trị tụ điện tách không quan trọng tần số cao Ở tần số cao, tiêu chí quan trọng giảm điện cảm mắc nối tiếp với tụ điện tách - rời Việc tách tần số cao hiệu yêu cầu sử dụng số lượng lớn tụ điện Trong hầu hết trường hợp, việc sử dụng tụ điện tách có giá trị hoạt động tốt so với sử dụng tụ điện với nhiều giá trị khác 29 III VÍ DỤ DIGITAL CIRCUIT POWER DISTRIBUTION 14 Ví dụ Digital Circuit Grounding: - Khoảng năm 1980, mà mạch PCB nhiều lớp chưa phổ biến, clock hoạt động mức MHz, mạch điện tử số thiết kế đặt với việc nối đất kiểu lưới để tạo nhiều đường dẫn trở cho dịng trở tín hiệu mạch giảm cảm kháng đường dẫn, giảm diện tích vịng lặp, giảm nhiễu 30 - cảm kháng dây dẫn gây Thêm vào việc dây lớp vng góc với dây lớp giúp hạn chế nhiễu xuyên âm Chính việc bổ sung mảng đồng vào phần khơng có đường dẫn tín hiệu qua để kết nối chân nối đất với mạch trường hợp ứng dụng việc thiết kế đất kiểu lưới 31 - Như ví dụ trên, ta thấy, với tín hiệu có tần số cao, đường dẫn truyền tín hiệu - đặt liền kề với mặt phẳng đất, dịng điện trở có xu hướng chọn đường dẫn có trở kháng thấp (ở đây, cảm kháng chiếm ưu thế) Vì dịng dẫn trở có xu hướng tập trung tín hiệu mặt phẳng đất liền kề Do đó, việc có mặt phẳng đất liền kề với đường dẫn tín hiệu cần thiết để cung cấp đường trở tối ưu để giảm diện tích vịng lặp, giảm độ tự cảm hạn chế điện áp rơi đất Khi có khoảng hở mặt phẳng đất dẫn tới việc dòng điện phải đường vịng Tăng diện tích vịng lặp tăng độ tự cảm, tăng điện áp rơi đất 15 Các ví dụ phân phối nguồn mạch số Electrical schematics - Các tụ tách (mạng phần tử LC) thiết kế gần IC để tạo vòng lặp dI ngắn, tạo trở kháng bé giảm xạ đến phần tử khác 32 Hình STM32F411VET6 MCU - Phương pháp phân bố nguồn sử dụng thông dùng nhiều tụ mắc song song có giá trị Hình cho ta thấy, sử dụng tụ có giá trị 100nF, Ct tăng lần Lt giảm lần theo công thức (Ct =n*C, Lt=L/n) Như trình bày phần trước, phương pháp giúp giảm trở kháng nguồn đất cung cấp dòng điện dI đủ lớn để IC hoạt động bình thường chuyển mạch 33