BÁO CÁO BÀI 1 CỔNG LÔGIC (1) ĐỊNH NGHĨA – PHÂN LOẠI – ĐẶC TRƯNG

ĐẠI HỌC QUỐC GIA HÀ NỘI TRƯỜNG ĐẠI HỌC CÔNG NGHỆ BÁO CÁO BÀI 1: CỔNG LÔGIC (1) ĐỊNH NGHĨA – PHÂN LOẠI – ĐẶC TRƯNG HỌ TÊN SINH VIÊN: NGUYỄN MINH TUẤN MÃ SINH VIÊN : 20021595 HỌ TÊN SINH VIÊN: LƯƠNG HỒNG MINH MÃ SINH VIÊN :20021553 LỚP TÍN CHỈ : 2223I_ELT3103_46 Định nghĩa – Bảng chân lý 1.1 Yếu tố logic chứa bít thơng tin Nối công tắc logic LS8 công tắc DATA SWITCHES DTLAB-201N với  chốt 15 thị LED đơn (LOGIC INDICATORS) Gạt công tắc theo vị trí ký hiệu  “1” “0”   Bảng D1-1.   Cơng tắc LS8  Đèn LED  S Mức thế  Ký hiệu   trạng thái  Ký hiệu   toán học  “1”  Sáng  V = 4,1  H (High – cao)  “0”  Tắt  V = 0 L (Low – thấp)  Sử dụng đồng hồ đo chốt 15 thị LED đơn (LOGIC INDICATORS).  Ghi giá trị đo vào bảng D1-1 theo trạng thái công tắc LS8.  (đã điền bảng trên) Phát biểu định nghĩa mức logic yếu tố logic chứa bít thơng tin.  Định nghĩa mức logic: Là mức điện áp dùng để biểu diễn miền giá trị khác nhau, tạo thành miền giá trị khác Mức biểu thị mức logic cao mức biểu thị mức logic thấp Công tắc LS8  Lối vào A  Lối C  1  1  0  0  Lối vào IC1/a bỏ lửng  0 Bảng D1-2 1.2 Các cổng logic Cấp nguồn +5V cho mảng sơ đồ D1 – 1a Khảo sát nguyên lý hoạt động cổng đảo (Inverter) 2.1 Nối đầu C cổng đảo IC1 (hình D1-1a) với chốt thị logic -  LOGIC INDICATORS/ DTLAB-201N Dùng dây nối lối vào A cổng IC1 (ví dụ IC1/a) với cơng tắc logic LS8 DTLAB-201N Gạt công tắc từ → từ → 0, quan sát trạng thái tương ứng đèn LED thị: LED sáng - trạng thái lối IC1 cao (1), LED tắt - trạng thái lối IC1 thấp (0).   Ghi trạng thái lối theo trạng thái lối vào cổng vào bảng chân lý D12  2.2 Theo kết bảng chân lý D1-2, định nghĩa cổng đảo Viết công thức đại số logic cho cổng đảo Nhận xét trường hợp lối vào bỏ lửng tương ứng với trạng thái lối vào?   Bảng D1-2  Công thức đại số logic cho cổng đảo y = x Với x lối vào, y lối Trường hợp lối vào bỏ lửng: tương ứng với trạng thái “0” lối vào Đầu trạng thái “1” ( đèn LED sáng) 3.Khảo sát nguyên lý hoạt động cổng không đảo với collector hở ( O.C.Open collector) 3.1 Nối đầu C IC2/a (hình D1-1b) với chốt thị logic – LOGIC   INDICATORS/ DTLAB-201N Dùng chốt C với chốt LR để mắc tải cho cổng hở.  Dùng dây có chốt hai đầu nối lối vào A cổng IC2/a với công tắc logic LS8 mảng   DATA SWITCHES/ DTLAB-201N Gạt công tắc từ → từ → 0, quan sát trạng thái   tương ứng đèn LED thị: LED sáng - trạng thái lối IC2 cao (1), LED tắt - trạng  thái lối IC2 thấp (0).   Ghi trạng thái lối theo trạng thái lối vào cổng vào bảng chân lý D13   Bảng D1-3   Công tắc LS8  1  Lối vào A  Lối C  1  0  0  Lối vào IC2/a bỏ lửng  0  3.2 Theo kết bảng chân lý D1-3, định nghĩa cổng không đảo Viết công thức đại  số logic cho cổng không đảo.    Nhận xét trường hợp lối vào bỏ lửng tương ứng với trạng thái lối vào? Định nghĩa cổng không đảo: cổng logic cho trạng thái lối trạng thái lối vào Công thức đại số: y = x Với y lối ra, x lối vào Nhận xét: trường hợp lối vào bỏ lửng tương đương với trạng thái lối cao ( trạng thái “1”) Khảo sát ngun lý hoạt động cổng “KHƠNG VÀ” có hai lối vào (2Input  NAND)  4.1 Nối đầu C IC3/a (hình D1-1c) với chốt 15 thị logic – LOGIC  INDICATORS/ DTLAB-201N Dùng dây có chốt hai đầu nối lối vào A & B cổng IC3/a  với công tắc logic LS7, LS8 mảng DATA SWITCHES/ DTLAB-201N Gạt công tắc  từ → từ → 0, tương ứng với bảng D1-4, quan sát trạng thái tương ứng đèn LED  thị: LED sáng trạng thái lối IC3/a cao (1), LED tắt - trạng thái lối IC3/a thấp  (0).   LS7  1  LS8  1  1  1  0  0  0  Lối vào A  Lối vào B  1  1  1  0  0  0  0  Lối C  1  1 0  41   4.2 Theo kết bảng chân lý D1-4, định nghĩa cổng NAND Viết biểu thức logic  cho cổng NAND Nhận xét trường hợp lối hai lối vào thấp (0), để kết luận  cổng NAND có làm việc theo kiểu “HOẶC ĐẢO” (NOR) với mức logic hay không?   Định nghĩa: Cổng NAND cổng mà lối mức thấp lối vào mức cao Biểu thức logic cổng NAND: C = AB với A, B lối vào, C lối Trong trường hợp hai lối vào thấp, cổng NAND làm việc giống NOR với mức logic 4.3 Bỏ lửng không nối chân B IC1/a, chân A nối với công tắc logic LS7, Chân C  nối với chốt 15 thị logic - LOGIC INDICATORS/ DTLAB-201N Gạt công tắc chuyển  trạng thái từ → từ → 0, theo dõi trạng thái So sánh với cổng đảo mục 2.2.  Khi để lửng chân B A mức logic “0” NAND hoạt động cổng đảo Nhưng A mức logic “1” đầu không đảo Khảo sát nguyên lý hoạt động cổng “NAND” có hai lối vào với lối collector hở 5.1 Nối đầu C IC4/a (hình D1-1d) với chốt 15 thị logic – LOGIC INDICATORS/ DTLAB-201N Nối chốt C với chốt LR để nối tải ngồi cho cổng hở Dùng dây có chốt hai đầu nối lối vào A & B cổng IC4/a với công tắc logic LS7, LS8 của mảng DATA SWITCHES/ DTLAB201N Gạt công tắc từ → từ → 0, tương ứng với bảng D1-5, quan sát trạng thái tương ứng đèn LED thị: LED sáng - trạng thái lối ra IC4/a cao (1), LED tắt - trạng thái lối IC4/a thấp (0).   Ghi trạng thái lối theo trạng thái lối vào cổng vào bảng chân lý D15   Bảng D1-5   LS7  LS8  Lối vào Lối vào B  Lối A  1  1  1  1  0  0  1  0  1  1  0  0  0  C  0  1  1 0  5.2 So sánh kết D1-5 với bảng chân lý D1-4 cổng NAND mục 4.  Kết bảng D1-4 D1 – giống Khảo sát nguyên lý hoạt động cổng “HOẶC” có hai lối vào (2-Input OR) Bảng D1-6 Ghi trạng thái lối theo trạng thái lối vào cổng vào bảng chân lý D1-6  LS7  LS8  Lối vào A  Lối vào B  Lối C  1  1  1  1  1  0  1  0  0  1  0  1  0  0  0  0  6.2 Theo kết bảng chân lý D1-6, định nghĩa cổng OR Viết công thức đại số logic cho cổng OR.   Nhận xét trường hợp lối hai lối vào thấp (0), để kết luận cổng OR có  làm việc theo kiểu “VÀ” (AND) với mức logic hay không?   Định nghĩa: Cổng OR cổng mà cần có đầu vào mức cao đầu mức cao Công thức đại số: C = A + B Với A, B lối vào, C lối Khi hai đầu vào mức thấp đầu cổng OR mức thấp Điều giống với đầu cổng AND mức logic “0” Khảo sát nguyên lý hoạt động cổng “ HOẶC - LOẠI TRỪ” có hai lối vào ( – Input XOR) Bằng lý luận, dựa kết thí nghiệm với cổng có hai lối vào, lập bảng chân  lý viết biểu thức đại số logic cho:   - Cổng AND lối vào INPUT A B 0 1 1 OUTPUT A AND B 0  Biểu thức đại số logic:  Y= A B - Cổng NAND lối vào.   Y= ABCD A B C D Y 1 1 1 1 1 1 1 0 1 0 1 0 1 1 1 1 0 1 0 0 0 1 0 1 1 1 0 1 1 1 1 - Cổng OR với lối vào.   Y=A+B+C A B C Y 1 1 1 1 0 1 1 0 0 0 1 1 1 Ghi trạng thái lối theo trạng thái lối vào củ Phân loại cổng Logic 2.1 Cổng AND loại Diode logic (DL) Ghi trạng thái lối theo trạng thái lối vào cổng vào bảng chân lý D18.   Bảng D1-8   LS7  1  LS8  1  1  1  0  0  0  Lối vào A  Lối vào B  1  1  1  0  0  0  0  Lối C  1  0 0  Nguyên lý hoạt động: + Khi đầu vào mức cao, diode D1, D2 phân cực ngược, dịng khơng qua diode mà qua LED nên đầu mức cao + Khi có đầu vào đầu vào mức thấp diode phân cực thuận, dịng qua diode, khơng qua LED Vì vậy, đầu mức thấp Ưu – nhược điểm; + Ưu điểm : mạch điện nhỏ, đơn giản + Nhược điểm : điện áp lối nhỏ 2.2 Cổng NAND loại Resistor – Transistor Logic (RTL) Bảng D1-9   LS7  1  LS8  1  1  1  0  0  Lối vào A  0  0  0  1 1  0  Lối C  1  1  1  0  Lối vào B  0  Nguyên lý hoạt động: + Khi lối vào đông thời mức logic cao, điện áp B cao, transistor chế độ dẫn, dòng Ic chạy thẳng xuống cực emitter nên lối mức thấp + Khi lối vào mức logic thấp, điện áp B thấp, transistor ngưng dẫn, dòng Ic thẳng qua LED nên lối mức cao Ưu nhược điểm: + Ưu điểm : Cần transistor + Nhược điểm: Công suât tiêu tán cao transistor dẫn cồng kềnh, tốc độ chậm 2.3 Cổng NAND loại Diode – Transistor Logic (DTL) Bảng D1-10   LS7  1  1  LS8  1  Lối vào A  1  0  1  Lối vào B  1  Lối C  0  0  1  0  0  0  1  0  0  Nguyên lý hoạt động: + Khi lối vào mức cao, diode D5, D6 phân cực nghịch Dòng 5V qua R6, R7 vào cực base transistor khiến cho Vb hoạt động mức logic cao Vì vậy, transistor hoạt động chế độ dẫn, dòng Ic chạy thẳng xuống emiter dẫn đến lối có mức logic thấp( đèn LED tắt) + Khi lối vào mức logic thấp, diode D5, D6 diode phân cực thuận Dòng điện qua R6, qua diode dẫn đến Vb hoạt động mức logic thấp Vì transistor hoạt động chế độ ngắt, dòng Ic chạy thẳng qua LED dẫn đến lối có mức logic cao (đèn LED sáng) 2.4 Cổng NAND loại Transistor – Transistor Logic (TTL) Bảng D1-11  LS7  1  LS8  1  1  1  0  0  0  Lối vào A  1  1  1  0  0  0  Lối vào B  Lối C  0  1  1 0  Nguyên lý hoạt động: + Khi lối vào mức cao: Coi transistor Q3, Q4 hoạt động cặp diode có cực p nối với Cả lối vào mức cao dẫn đén lớp tiếp giáp BE Q3, Q4 phân cực nghịch Dòng điện từ nguồn chảy qua trở R10, vào cực collector Q3, Q4 vào cực base transistor Q5 Kết Q5 hoạt động chế độ dẫn bão hòa( Do dòng vào cực base lớn) Q5 dẫn làm cho cực base Q6 hoạt động mức logic thấp Q6 ngắt Thế emiter Q6 mức thấp Q5 dẫn khiến cho dòng cực qua emiter Q5, vào cực base Q7, khiến cho Q7 hoạt động chế độ dẫn bão hòa( vòng vào cực base lớn) Vc = Vcesat = 0.2V Xét diode D9, anode = 0.2V > cathode = nên diode D9 phân cực ngược, khơng dẫn Vì vậy, lối mạch có mức logic thấp + Khi lối vào hoạt động mức thấp: transistor Q3, Q4 dẫn (do lối vào cực base mức cao) Điều dẫn đến cực base transistor Q5 có mức logic thấp, Q5 ngắt Q5 ngắt nên Q6 hoạt động chế độ dẫn ( đầu vào cực base Q6 có mức logic cao) Do lối emiter Q6 có mức logic cao Q5 ngắt nên Q7 ngắt ( cực base Q7 khơng có dịng qua) Do cực collector Q7 có mức logic thấp Diode D9 phân cực thuận (do đầu cathode nối với cực emiter Q6, anode nối với collector Q7) Vậy lối mạch mang mức logic cao 2.5 Cổng NAND collector hở Bảng D1-12   LS1  LS2  Lối vào A  Lối vào B  C (Nối J1)  C (Không nối J1)  1  1  1  1  0 1  0  1  0  0  1  0  1  1` 0  0  0  0  Cổng CMOS Bảng D1-13   DS1  1  DS2  1  1  10 0  0  0  1  1  1  0  Lối vào B  Lối C  1  0  0  Lối vào A  1  0  0  Bảng trạng thái giống với bảng trạng thái cổng NAND bảng D1- Bộ chuyển đổi mức TTL – CMOS & CMOS – TTL Bảng D1-14  Công tắc LS1  V(A)  1  0  Trạng thái  V(B)  V(C-D)  V(E)  V(F)  4.4 11.2 0.1 0.1 11.4 4.8 4.8 TTL CMOS CMOS TTL TTL