1. Trang chủ
  2. » Luận Văn - Báo Cáo

Chương 6 giới thiệu về ngôn ngữ mô tả phần cứng verilog

18 4 0

Đang tải... (xem toàn văn)

Tài liệu hạn chế xem trước, để xem đầy đủ mời bạn chọn Tải xuống

THÔNG TIN TÀI LIỆU

Nội dung

Chương Giới thiệu ngôn ngữ mô tả phần cứng Verilog (Verilog HDL) Huỳnh Việt Thắng Email: thanghv@dut.udn.vn Url: https://sites.google.com/site/hvthangete/ Đà Nẵng, 2013Đà Nẵng, 2014 Khái niệm HDL  HDL = Hardware Description Language  HDLs phổ biến: – VHDL (Very High Speed Integrated Circuit HDL) – Verilog HDL  Sử dụng để mô tả (describe) phần cứng  Cả qui trình thiết kế mạch số dựa FPGA ASIC mô tả HDL – FPGA = Field Programmable Gate Arrays (Mảng cổng lập trình dạng trường) – ASIC = Application-Specific Integrated Circuits (Vi mạch cho ứng dụng cụ thể) Mục tiêu  Hiểu sử dụng Verilog HDL để mô tả số mạch điện tử số  Sử dụng phần mềm ModelSIM (PE student edition) để mô kiểm tra thiết kế số Verilog  Long-term objective: Có thể sử dụng ngơn ngữ mô tả phần cứng Verilog để mô tả mạch điện tử số từ đơn giản đến phức tạp (ví dụ: vi xử lý 16-, 32-bit) kiểm tra thiết kế phần mềm thử nghiệm phần cứng FPGA Module Module (cont.) Basic gates Ví dụ: Thực bán tổng  Thực bán tổng (Half Adder) Verilog myHalfAdder myXOR myAND Ví dụ: Thực bán tổng (tt) myHalfAdder myXOR myAND // Half Adder module myHalfAdder(S, C, a, b); output S, C; input a, b; xor myXOR (S, a, b); and myAND (C, a, b); endmodule Mô kiểm tra với Test Bench A B andOut orOut 00 0 01 10 11 1 TEST 10 Test bench cho module AND_OR AND_OR UUT (a, o, R, S); 11 ModelSIM PE student edition  http://www.mentor.com/company/higher_ed/modelsim-student-edition 12 Installation & Registration 13 Installation & Registration (cont.) 14 Installation & Registration (cont.)  Download the license file from your email account (also look at Spam/Junk folder)  Paste it at C:\Modeltech_pe_edu_10.3xx 15 ModelSIM project flow 16 Hierarchy (Phân cấp thiết kế) 17 18 ... dụng Verilog HDL để mô tả số mạch điện tử số  Sử dụng phần mềm ModelSIM (PE student edition) để mô kiểm tra thiết kế số Verilog  Long-term objective: Có thể sử dụng ngôn ngữ mô tả phần cứng Verilog. .. VHDL (Very High Speed Integrated Circuit HDL) – Verilog HDL  Sử dụng để mơ tả (describe) phần cứng  Cả qui trình thiết kế mạch số dựa FPGA ASIC mô tả HDL – FPGA = Field Programmable Gate Arrays... ngôn ngữ mô tả phần cứng Verilog để mô tả mạch điện tử số từ đơn giản đến phức tạp (ví dụ: vi xử lý 16- , 32-bit) kiểm tra thiết kế phần mềm thử nghiệm phần cứng FPGA Module Module (cont.) Basic

Ngày đăng: 07/09/2022, 12:43

TỪ KHÓA LIÊN QUAN