Tài liệu hạn chế xem trước, để xem đầy đủ mời bạn chọn Tải xuống
1
/ 13 trang
THÔNG TIN TÀI LIỆU
Thông tin cơ bản
Định dạng
Số trang
13
Dung lượng
841,79 KB
Nội dung
BỘ CÔNG THƯƠNG TRƯỜNG ĐẠI HỌC CÔNG NGHIỆP THỰC PHẨM TPHCM KHOA CÔNG NGHỆ ĐIỆN – ĐIỆN TỬ BÁO CÁO TỔNG HỢP MÔN THIẾT KẾ VI MẠCH SỐ TRÊN FPGA Nhóm thực hiện: Nhóm GVHD: Phạm Trần Bích Thuận SVTH: Trần Khánh Dương Hồ Hữu Chương Nguyễn Ngọc Gấm Đặng Hoàng Việt LỚP: ĐẠI HỌC THÀNH PHỐ HỒ CHÍ MINH, THÁNG NĂM 2022 BỘ CÔNG THƯƠNG TRƯỜNG ĐẠI HỌC CÔNG NGHIỆP THỰC PHẨM TPHCM KHOA CÔNG NGHỆ ĐIỆN – ĐIỆN TỬ BÁO CÁO TỔNG HỢP MƠN THIẾT KẾ VI MẠCH SỐ TRÊN FPGA Nhóm thực hiện: Nhóm GVHD: Phạm Trần Bích Thuận SVTH: Trần Khánh Dương Hồ Hữu Chương Nguyễn Ngọc Gấm Đặng Hoàng Việt LỚP: ĐẠI HỌC -1- THÀNH PHỐ HỒ CHÍ MINH, THÁNG NĂM 2022 BÀI 1: THIẾT KẾ MẠCH ĐỒNG HỒ Giải thuật: CHẾ ĐỘ = HIỂN THỊ BÌNH THƯỜNG CHẾ ĐỘ = GHỈNH GIÂY CHẾ ĐỘ = CHỈNH PHÚT CHẾ ĐỘ = CHỈNH GIỜ CHẾ ĐỘ = CHỈNH PHÚT BÁO THỨC CHẾ ĐỘ = CHỈNH GIỜ BÁO THỨC CTC KHỞI DỘNG ĐỌC GIÁ TRỊ GIÂY TỪ RTC SAU ĐÓ XÓA BIT TẠO GIAO ĐỘNG NẠP NGƯỢC TRỞ LẠI ĐỂ KHỞI DỘNG RTC -2- GIAMTG : NẠP LẠI R5 = 25 BẬT BITCT Đ MO = GIẢM GIÂY GỚI HẠN ĐẾN 00H S Đ MO = GIẢM PHÚT GỚI HẠN ĐẾN 00H S Đ MO = GIẢM GIỜ GỚI HẠN ĐẾN 00H S Đ MO = GIẢM PHÚT BÁO THỨC GỚI HẠN 01H -3- S Đ MO = GIẢM GIỜ BÁO THỨC GỚI HẠN ĐẾN 01H S RET -4- -5- Chương trình Verilog -6- -7- -8- -9- BÀI 2: THIẾT KẾ MẠCH CỘNG TRỪ Dấu Hàng chục Đơn vị - 10 - C=0 KQ = A-B KQ = -A + B DAU = 4’b111 KQ V CHỤC= KQ/10 ĐƠN VỊ = L=KQ % 10 Giải thuật CHẾ ĐỘ = MẠCH HIỂN THỊ HÀNG ĐƠN VỊ VÀ CHỤC CHẾ ĐỘ = MẠCH HIỂN THỊ DẤU, ĐƠN VỊ VÀ CHỤC - 11 - - 12 - ... BÁO CÁO TỔNG HỢP MÔN THIẾT KẾ VI MẠCH SỐ TRÊN FPGA Nhóm thực hiện: Nhóm GVHD: Phạm Trần Bích Thuận SVTH: Trần Khánh Dương Hồ Hữu Chương Nguyễn Ngọc Gấm Đặng Hoàng Vi? ??t LỚP: ĐẠI HỌC -1- ... A-B KQ = -A + B DAU = 4’b 111 KQ V CHỤC= KQ /10 ĐƠN VỊ = L=KQ % 10 Giải thuật CHẾ ĐỘ = MẠCH HIỂN THỊ HÀNG ĐƠN VỊ VÀ CHỤC CHẾ ĐỘ = MẠCH HIỂN THỊ DẤU, ĐƠN VỊ VÀ CHỤC - 11 - - 12 - ... GIẢM PHÚT BÁO THỨC GỚI HẠN 01H -3- S Đ MO = GIẢM GIỜ BÁO THỨC GỚI HẠN ĐẾN 01H S RET -4- -5- Chương trình Verilog -6- -7- -8- -9- BÀI 2: THIẾT KẾ MẠCH CỘNG TRỪ Dấu Hàng chục Đơn vị - 10 - C=0 KQ