Đang tải... (xem toàn văn)
BÁO cáo CUỐI kỳ đồ án CHUYÊN NGÀNH điện tử MẠCH ổn áp BOOST ỨNG DỤNG
93
7
0
Tài liệu hạn chế xem trước, để xem đầy đủ mời bạn chọn Tải xuống
Thông tin tài liệu
Ngày đăng: 25/05/2022, 09:11
Xem thêm:
Hình ảnh liên quan
ch.
truyền tín hiệu LVDS sẽ có sơ đồ tổng quát như Hình 1.1: Xem tại trang 7 của tài liệu.
Bảng 1.3.
Yêu cầu đầu ra của mạch Xem tại trang 9 của tài liệu.
Hình 2.8.
Cấu trúc của NMOS và ký hiệu Xem tại trang 16 của tài liệu.
Hình 2.9.
NMOS trong vùng ngắt Xem tại trang 17 của tài liệu.
Hình 2.16.
Điện áp Vx tăng khi x càng gầ nD Xem tại trang 20 của tài liệu.
Hình 2.19.
Khi Vds tăng, điểm thắt kênh dịch về phía cực nguồn Xem tại trang 22 của tài liệu.
Hình 2.33.
Khắc phục STI Stress bằng dummy Xem tại trang 29 của tài liệu.
Hình 2.37.
Hiện tượng S/D Asymmetry Xem tại trang 31 của tài liệu.
Hình 2.47.
Cấu tạo mạch gương dòng Xem tại trang 37 của tài liệu.
Hình 3.9.
Sơ đồ nguyên lý Hình 3.10 Các đường tín hiệu quan trọng Xem tại trang 48 của tài liệu.
Hình 3.18.
Mạch khuếch đại vi sai NMOS Xem tại trang 50 của tài liệu.
t.
ính được Vy, chúng ta sẽ thay thế Vin1 và M1 bằng biến đổi Thevenin (Hình 3.11) Xem tại trang 51 của tài liệu.
Hình 3.37.
Cấu tạo đầy đủ mạch khuếch đại tín hiệu đầu vào Xem tại trang 61 của tài liệu.
Hình 3.38.
Cấu tạo khối ổn định đầu vào Xem tại trang 61 của tài liệu.
Hình 3.40.
Cấu tạo mạch chính Xem tại trang 62 của tài liệu.
Hình 3.49.
Đi dây cho nguồn/đất khối tăng biên độ tín hiệu đầu vào Xem tại trang 65 của tài liệu.
th.
ống truyền và nhận tín hiệu vi sai điện áp thấp có cấu trúc đầy đủ như hình 3.27 Xem tại trang 68 của tài liệu.
Hình 3.61.
Phác thảo thiết kết vật lý mạch điều khiển tín hiệu đầu ra Xem tại trang 71 của tài liệu.
Hình 3.69.
Sơ đồ nguyên lý toàn mạch Xem tại trang 74 của tài liệu.
Hình 3.70.
Phác thảo toàn mạch Xem tại trang 74 của tài liệu.
Hình 3.74.
Các đường tín hiệu: VCM vs VREF, Din Xem tại trang 75 của tài liệu.
Hình 3.77.
Sơ đồ nguyên lý toàn mạch Xem tại trang 76 của tài liệu.
Hình 3.78.
INN vs INP Xem tại trang 77 của tài liệu.
Bảng 1.
Kết quả mô phỏng DC Operating Point Xem tại trang 80 của tài liệu.
Hình 4.2.
Đồ thị sự thay đổi của dòng điện theo nhiệt độ Xem tại trang 82 của tài liệu.
Hình 4.3.
Độ trễ của 2 tín hiệu đầu vào mạch chính bằng nhau (27.6ps) Xem tại trang 83 của tài liệu.
Bảng 5.
Kết quả đo được bằng Transient Analysis Xem tại trang 84 của tài liệu.
Bảng 12.
Kết quả sau thiết kế vật lý khối khuếch đại vi sai Xem tại trang 89 của tài liệu.
Bảng 18.
Kết quả sau thiết kế vật lý ptoàn mạch Xem tại trang 93 của tài liệu.Trích đoạn
Tài liệu cùng người dùng
Tài liệu liên quan