Tài liệu Quang báo có kết hợp cơ khí, chương 3 pdf

Chương 3: Giới thiệu 4060, 4518 Đều là các vi mạch họ CMOS Thời gian trễ: 30-100ns Công suất tiêu tán:0.01 mW(1mW khi tần số làm việc 1 MHz) Khả năng tải 50 Mức logic : Mức [0] = 0 V ; Mức [1]=điện áp cung cấp Nguồn cung cấp:V DD =3-15 V a) 4060 có chức năng vừa tạo dao động vừa đếm 14 tần, nhưng chỉ có 10 ngõ ra và ngõ ra nhảy cóc tại Q 10 (Q 10 không có ngõ ra) 3 đầu ra có bộ dao động là R s , R tc , C tc dùng để mắc mạch RC hoặc thạch anh để chọn các tần số dao động mong muốn từ người thiết kế. Hoặc có thể sử dụng nguồn xung clock từ bên ngoài đưa vào chân R s , tín hiệu sẽ được cải thiện trước khi đưa đến bộ đếm và khi chân MR lên mức cao thì tất cả bộ đếm bò reset về 0. Sơ đồ chức năng 10 9 R TC C TC 11 RS 12 MR 0 3 0 4 0 5 0 6 0 7 0 8 0 9 0 11 0 12 0 13 7 5 4 6 14 13 15 1 2 3 Sơ đồ chân Vì mục đích thiết kế cho bộ phận nhớ có 12 đường đòa chỉ nên cần một IC đếm khác bổ sung. Như chúng ta đã biết IC 4060 đếm nhảy cóc tại ngõ ra Q 10 (không có đầu ra Q 10 ).Vì chọn IC đếm 1 là 4060 họ CMOS nên chọn tiếp IC họ CMOS để đồng bộ trong bộ đếm.(thời gian trễ mức logic mức nhiễu, ). Có thể chọn các IC đến như: 4040 ,4020,4027,4518,4520, CP 14- STATE BINARY COUNTER C D V DD 0 9 0 7 0 8 MR RS R TC C TC HEF 4060B 16 15 14 13 12 11 10 9 1 2 3 4 5 6 7 8 0 11 0 12 0 13 0 5 0 4 0 6 0 3 V SS Chọn IC4060 làm IC dao động và đếm là IC họ CMOS, nên chọn IC đếm họ CMOS để đồng bộ với bộ đếm 1 vậy có thể chọn các IC đếm sau: 4040,4020,4727,4518, Chọn IC 4518 làm IC đếm vì mục đích thiết kế trong mạch mà phần thiết kế sẽ trình bày rõ hơn. b) 4518 là vi mạch học CMOS, có hai bộ đếm BCD bên trong. Bộ đếm hoạt động ở mức cao nếu đưa xung clock vào ngõ vào Cpo, và bộ đếm hoạt động ở mức thấp nếu đưa xung clock vào trong của Cpo. Ngõ ra được đếm trước khi xuất ra ngoài. Chân MR tác động ở mức cao. Mỗi bộ đều có chân MR riêng và trước các bộ đếm khối schmitt- trigger hoạt động làm giảm thời gian tăng hay giảm của xung clock, nó tăng khả năng tải mạch của phát xung clock Sơ đồ ngyên lý: 0 0A CP 1A 0 1A 0 2A CP OA 0 3A MR A CP OB CP 1B MR B 3 4 5 6 11 12 13 14 1 2 7 9 1 Sơ đồ chân: III. Bộ nhớ: 1.Cơ sở về bộ nhớ: Các bộ nhớ có thể chia thành hai loại tổng quát, ROM và RAM. ROM là read - only Memory (bộ nhớ chỉ đọc ra), và RAM là Random - access Memory (bộ nhớ truy xuất ngẫu nhiên). Nói chung ROM chứa các dữ liệu một cách cố đònh và không thể thay đổi. Chỉ có thể đọc từ ROM ra mà không thể ghi vào nó. ROM luôn luôn có mặt trong các máy tính và không bò mất đi khi tắt nguồn nuôi. Vì vậy nó được coi là bộ nhớ không thay đổi (nonvolatile). Còn RAM thì lại khác, nó có thể đọc ra và cũng có thể ghi vào. Nhờ vậy mà dữ liệu có thể cất giữa tạm các dữ liệu rồi sau đó lại lấy các dữ liệu đó ra. Dữ liệu này cũng có thể thay đổi bất hỳ lúc nào. RAM là bộ nhớ thay đổi (volatile), nghóa là nó bò mất hoặc bò xóa khi mất nguồn nuôi, RAM có thể xem như quyển sổ ghi chép, bạn có thể đọc các điều ghi chép của mình, và đôi khi có thể thay đổi lại các điều đã ghi chép đó. Trái lại lại ROM giống như sách giáo trình. Nói chung các thông tin trong đó chỉ có thể đọc ra chứ không thể ghi vào hoặc hay đổi. V DD MR 9 0 2B 0 2B 0 1B 0 0B CP 1B CP OB HEF 4518B CP OA CP 1A 0 0A 0 1A 0 2A 0 3A MR A V SS 16 15 14 13 12 11 10 9 1 2 3 4 5 6 7 8 Khái niệm truy xuất ngẫu nhiên có nghóa là bất kỳ một vò trí nhớ nào cũng có thể được mở ra hoặc được gọi ra ở bất kỳ lúc nào, các thông tin không cần đọc ra hay ghi vào một cách tuần tự. Về thực chất, cả ROM lẫn RAM đều truy xuất ngẫu nhiên. Chỉ có điều khác nhau cơ bản RAM là bộ nhớ vừa có thể đọc ra vừa có thể ghi vào. Phù hợp nhất, có lẽ nên chọn RAM làm “bộ nhớ đọc/ ghi”. 2. Cấu trúc bộ nhớ: Hình dưới trình bày sơ đồ khối của một mạch nhớ. Mạch nhớ được nối với các bộ phận khác nhau trong máy tính hoặc các mạch khác thông qua các đường dây đòa chỉ và các đường dây dữ liệu của nó. Kiểm soát mạch nhớ bằng đường dây enable (mở), riêng đối với RAM còn có thêm đường dây kiểm soát đọc/ghi (Read/write). Các mạch nhớ nói chung được tổ chức dưới dạng ma trận, gồm những hàng và những cột để xác đònh vò trí hay đòa chỉ nhớ như trên hình dưới. Ma trận này giống như sơ đồ đòa chỉ bưu điện, trong đó các hàng như các đòa chỉ đường phố, còn các cột như các số nhà. Mỗi ô trong ma trận gọi là một phần tử (cell) hay vò trí nhớ (memory location). Vò trí hay phần tử nhớ được dò tìm bằng chọn đòa chỉ hay mạch giải mã. Mạch này gồm hai phần: mạch chọn đòa chỉ hàng RAS (row - address selector) và mạch chọn đòa chỉ cột CAS (colum - address selector). Các đường dây đòa chỉ sẽ chọn đòa chỉ hàng và đòa chỉ cột. Đường dây enable dùng để mở các mạch lối ra bộ nhớ theo ba trạng thái. Còn đường dây Read/write quyết đònh dạng thao tác sẽ thực hiện. read/write Device (chip) enable emable (RAM) (a) Boọ phaọn nhoự cụ baỷn Memory device address line in Data lines Memory matrix B u f f e r s Memory address lines system colum address selector (CAS) read/wrute enable Data line Row address selector(RAS) Device enable (b) Block diagram Bộ nhớ hoặc các tổ chức bit (bit oganized) hoặc là loại tổ chức lời (word oganized). Bộ nhớ loại tổ chức bit có thể lưu giữ một bit đơn trong mỗi vò trí đòa chỉ. Như vậy đối với loại tổ chức bit, mỗi ô trên ma trận (ở hình) trên đại diện cho một số nhò phân. Bộ nhớ thuộc loại tổ chức rời sẽ được lựa chọn cả một nhóm phần tử nhớ cùng một lúc đối với mỗi vò trí đòa chỉ. Do đó ở bộ nhớ loại này, mỗi ô trong ma trận ứng với một nhóm nhiều số nhò phân. Mỗi nhóm phần tử nhớ thường là một byte (8 bit) hoặc một lời (16 bit). Nếu không nối đến loại tổ chức gì đang dùng thì số đường dây đòa chỉ sẽ quyết đònh số vò trí nhớ cực đại theo công thức sau đây: Số lượng vò trí nhớ cực đại : = 2 N A 4 A Ï A Â (1) (1) (1) (0) (0) (1) A 0 A 1 A Û 0 1 2 3 4 5 6 7 0 1 2 3 4 5 6 7 Address lines Rom (001) Colum (111) (c) address cell trong đó, N số lượng các đường đòa chỉ. Bảng 2-1 cho biết quan hệ giữa các số lượng các đường đòa chỉ và các vò trí nhớ. Chú ý thường dùng ký hiệu tiêu chuẩn quy ước chỉ xấp xỉ số lượng cực đại thực sự của các vò trí nhớ. Ví dụ, bộ nhớ 64K thực ra có tới 65.536 vò trí nhớ. Bảng 2-1 số đường đòa chỉ và một số vò trí nhớ. Số đường đòa chỉ Số vò trí nhớ Ký hiệu chuẩn 10 11 12 13 14 15 16 17 18 19 20 24 32 1024 2048 4096 8192 16.384 32.768 65.536 131.072 262.144 524.288 1.048.576 16.777.216 4.294.467.296 1K 2K 4K 8K 16K 32K 64K 128K 256K 512K 1M 16M 4G a. RAM: RAM là loại bộ nhớ thay đổi được, dữ liệu có thể ghi vào hoặc đọc ra. Bất kỳ một phần tử nhớ nào của RAM cũng có thể lựa chọn ra được ở bất cứ lúc nào, và không giống như ROM, các nội dung dữ liệu của nó cũng có thể thay đổi bất kỳ lúc nào. Ram được chia thành hai loại tónh và động. RAM tónh (static), SRAM lưu giữ số liệu mãi mãi nếu như nguồn nuôi không bò mất. SRAM thực chất là một hàng flip- flop, trong đó mỗi flip- flop là một phần tử nhớ đại diện cho một bit như đã được trình bày trên hình 2-6(a). RAM động (DRAM - Dynamic RAM) là một loại RAM được “làm tươi” (refresh) tức là phải được nạp lại các dữ liệu đang được lưu trữ theo từng chu kỳ. “Làm tươi” bằng cách thực hiện thao tác đọc hoặc ghi chép lại. Cũng có thể “làm tươi” bằng các thao tác đặc biệt khác. Do mật độ phân tử nhớ rất cao nên gía tiền của DRAM tính theo dung lượng bit trở nên khá rẻ so với SRAM, mặc dù phức tạp và công chế tạo cao hơn. DRAM được chế tạo bằng các MOSFET nhưng tác dụng như các tụ điện (hình (b)). Nếu các tụ điện không được nạp điện nhắc lại theo chu kỳ thì các số liệu nhớ sẽ bò mất do sự rò điện. Các DRAM yêu cầu phải được “làm tươi” theo chu kỳ khoảng 2 đến 4 ms. Thực hiện làm tươi thực chất là nạp thêm năng lượng cho tụ điện để lưu giữ logic 1 và duy trì sự phóng điện của tụ để lưu giữ logic 0. Data To read write Column select To read write Data Row select li ne V DD Q 1 Q 2 Q 6 Q 4 Q 3 Q 5 ( b) MOS dynamic memory cell SRAM Hình trên vẽ sơ đồ chức năng và sơ đồ phân bố chân và bảng sự thật của vi mạch nhớ TSM 4016 SRAM, đó là bộ nhớ loại MOS có tổ chức 2048  8 bit. Chân 20 ký hiệu G dùng để kiểm đường dây đóng - mở (enable) mạch đệm lối ra. Nếu G có mức ra cao thì lối ra có trạng thái trở kháng cao. Nếu G thấp thì lối ra sẽ đươc nối thông với hệ thống. Chân 18 ký hiệu S dùng kiểm soát đường dây chọn chip. Nếu S cao thì vi mạch bò đóng và không thể đọc hay ghi dữ liệu. Nếu S thấp thì chip được chọn và sau đó sẽ đọc dữ liệu ra hay ghi dữ liệu vào. Chân 21 ký hiệu W dùng kiểm soát thao tác đocï/ghi. W cao là đọc còn W thấp là ghi. A 0 đến A 10 là các đường đòa chỉ dùng để xác đònh một phần tử nhơ ùcụ thể nào đó trong bộ nhớ. D 1 đến D 8 là cá đường vào hoặc ra các số liệu của các phần tử nhớ. Bảng sự thật cho biết rõ cách hoạt động của vi mạch. Ví dụ muốn ghi hoặc cất giữ dữ liệu vào bộ nhớ thì W phải thấp và S cũng phải thấp. Lúc đó các bit dữ liệu sẽ được đưa ghi nhớ vào đúng đòa chỉ đã được các Row select line c Column select (a) MOS static memory cell [...]... đường dữ liệu sẽ được mở (+5) 1 RAS A0 GAS 14 DOUT 16Kx1 13 A6 4116 12 A3 11 A4 10 8 A5 9 VCC (+5V) 4 5 6 A1 A2 (+12V) 15 7 WE VSS 3 Din 16 2 VBB VDD (GND) Sơ đồ chân DRAM 4116 RAM tónh TMS loại 4016 loại CMOSa a) Sơ đồ chân của 4016; b)R RAM tónh 4016 RAS A0 /A7 Row Row 1 A1 /A8 address D 2 DRAM A2 /A9 LED e memory A3 /A10 a c array A4 /A11 t o 128 x 128 A5 /A12 c d A6 /A 13 h e r (16 .38 4 bit) 128... nên có thể lưu giữ số liệu bằng cách có nạp hay không nạp điện tích trong tụ điện đó Tình trạng không điện tích, tức là logic 0, có thể được lưu giữ vô thời hạn Còn tình trạng logic 1, tức là tụ điện không được nạp đầy tích, thì phải luôn luôn được nạp nhắc lại ít nhất 2ms một lần; nếu không tụ điện sẽ mất điện tích và số liệu lưu giữ cũng bò mất A7 1 24 A6 2 23 A5 3 22 A4 4 21 A3 5 20 A2 6 2048X8 19... D1 9 16 D2 10 15 D3 11 14 VSS 12 13 VCC 1 + 5V1 A8 A9 H G A10 S D8 D7 D6 D5 D4 (GND) (GND) (a) 4106 pinout Address lines  A0 to A10 D1 Chip select (CS) Output enable (OE) S Read/write G Enable (WE) to Data in/out W (three - state) D8 (b) 4016 static RAM Hình 2-2 Hình 2-2 vẽ sơ đồ chân của DRAM TMS 4116 thuộc loại MOS được tổ chức thành 16*1bit theo bảng 2-1 thì 16K tương ứng với 16 .38 4 vò trí ô nhớ... A7 A 13 Column address latch GAS Thông qua mạch diôt đòa chỉ cột (colum - address latch) các đường RAS và CAS không bao giờ được phép cả hai cùng thấp một lúc, vì sẽ bò lẫn lộn trong hoạt động của vi mạch Đường dây mở thao tác ghi WE (write enable) có tác dụng xác đònh loại thao tác đọc hai ghi Khi WE thấp thì dữ liệu trên đường Din sẽ được ghi vào đòa chỉ đã được chọn Còn khi WE cao thì dữ liệu từ... hiện trên đường dây Dout Người ta thực hiện “làm tươi” bằng dữ liệu đọc, dữ liệu ghi hoặc bằng thao tác riêng Mạch điện điều khiển việc “làm tươi” phải chọn tuần tự từng hàng các phần tử nhớ, cứ mỗi hàng một lần, cho đến khi tất cả các hàng đều được “làm tươi” Đó là phương pháp làm tươi từng đợt Trong quá trìng đó, không được đọc hay ghi dữ liệu vào bộ nhớ cho đến khi nào kết thúc quá trình Một cách khác... chân của DRAM TMS 4116 thuộc loại MOS được tổ chức thành 16*1bit theo bảng 2-1 thì 16K tương ứng với 16 .38 4 vò trí ô nhớ thực tế Như vậy cần phải có 14 bít đòa chỉ tức14 đường đòa chỉ, bởi 214 bằng 1 638 4 Để tiết kiệm số đường đòa chỉ và giảm số ch ân trên IC hầu hết các loại DRAM đều dùng phương pháp đòa chỉ multiplex, thay vì 14 đường, nay chỉ cần 7 đường đòa chỉ đầu tiên chứa thông tin về hàng rồi...đường dây đòa chỉ xác đònh Chú ý là trong quá trình thao tác ghi, trạng thái của G không cần quan tâm DRAM Do giá rẻ và mật độ dữ liệu cao, DRAM đã trở thành loại thông dụng nhất trong bộ nhớ của các máy vi tính ngày nay Vì các phần tử nhớ đều là loại MOSFET cho nên có thể dễ dàng thu gọn một số lượng rất lớn các phần tử nhớ vào . chuẩn 10 11 12 13 14 15 16 17 18 19 20 24 32 1024 2048 4096 8192 16 .38 4 32 .768 65. 536 131 .072 262.144 524.288 1.048.576 16.777.216 4.294.467.296 1K 2K 4K 8K 16K 32 K 64K 128K 256K 512K 1M 16M 4G a 0 7 0 8 MR RS R TC C TC HEF 4060B 16 15 14 13 12 11 10 9 1 2 3 4 5 6 7 8 0 11 0 12 0 13 0 5 0 4 0 6 0 3 V SS Chọn IC4060 làm IC dao động và đếm