BÁO cáo môn học mô PHỎNG CỔNG OR BẰNG CADENCE

TRƯỜNG ĐẠI HỌC SƯ PHẠM KỸ THUẬT TP HCM KHOA CHẤT LƯỢNG CAO  MÔN HỌC: THỰC TẬP THIẾT KẾ MẠCH TÍCH HỢP VLSI BÁO CÁO MƠN HỌC MƠ PHỎNG CỔNG OR BẰNG CADENCE GVHD: Lê Minh Thành SVTH: Đỗ Thanh Hồng Vỹ 19161199 Thành phố Hồ Chí Minh, tháng năm 2022 CMOS Giới thiệu Cmos CMOS, viết tắt "Complementary Metal-OxideSemiconductor" thuật ngữ loại cơng nghệ dùng để chế tạo mạch tích hợp Công nghệ CMOS dùng để chế tạo vi xử lý, vi điều khiển, RAM tĩnh và các cổng logic khác Công nghệ CMOS dùng nhiều mạch tương tự như cảm biến ảnh, chuyển đổi kiểu liệu, vi mạch thu phát có mật độ tích hợp cao lĩnh vực thơng tin Trong tên gọi vi mạch này, "complementary" (bù), để nói việc thiết kế các hàm lơgíc trong vi mạch CMOS sử dụng hai loại transistor PMOS và NMOS và thời điểm có loại transistor nằm trạng thái đóng (ON) 1.1 NMos Logic nMOS sử dụng transistor MOSFET (MetalOxide-Semiconductor Field Effect Transistors) để xây dựng cổng logic mạch số Transistor nMOS có ba chế độ hoạt động: cut-off, triode, saturation NMOS Các transistor MOSFET loại n gọi "mạng pull-down" lối đường điện áp thấp (tiếp đất) Điều có nghĩa transistor hoạt động lối nối trực tiếp với đường điện áp thấp (thông thường vôn) xuất dịng điện đường điện áp thấp lối Một điện trở nối lối đường điện áp cao (thông thường điện áp nguồn nuôi) Thường xếp vào mạch nguyên lý theo hình thức sau A B AND lại với nMos nối tiếp lại với ngược lại OR nối song song với 1.2 PMos Logic bán dẫn kim loại-oxit loại p, viết tắt theo tiếng Anh PMOS hay pMOS, loại mạch kỹ thuật số xây dựng MOSFET (transistor hiệu ứng trường kim loại-oxit-bán dẫn) với kênh dẫn loại p, cống in bán dẫn loại n Khi kích hoạt, cách giảm điện áp cổng, mạch kết cho phép dẫn lỗ trống điện tử cực nguồn cực cống, làm cho mạch "thông" Tương tự nMos transistor pMOS có ba chế độ hoạt động: cut-off, triode, saturation PMos Ngược lại với cổng nMos pMos kết nối cho ngõ vào A B AND cách song song ngược lại OR nối nối tiếp lại với Đặc tuyến I-V NMos PMos 2.1 Các chế độ NMos Transistor nMOS có ba chế độ hoạt động: cut-off, triode, saturation + Đầu tiên cut-off hay hiểu ngắt để chế độ xảy Ids = + Tiếp đến triode thể gọi linear hay tuyến tính xảy < Vds < Vgs – Vt + Cuối saturation bão hòa Vgd < Vt 2.1.1 Sử dụng Cadence để mô đường đặc tuyến I-V Ở thiết lập nguồn nguồn Vgs nguồn cịn lại Vds ngồi chỉnh điện áp 3.3v Id vs Vgs Đây hình ảnh dạng sóng Vgs lúc Vgs mức thấp Vds mức cao Chúng ta đo khoảng ước chừng giá trị Vt threshold ngưỡng để biết chuyển sang chế độ khác Khoảng 330mV Id vs Vds Đặc tuyến I-V Nói cách dễ hiểu đường Id vs Vgs Id vs Vds để xác định chế độ Các vùng nằm bên tay trái mark A biết vùng triode linear vùng bên phải saturation hay gọi bão hòa cuối vùng tận bên phải xuất bị ảnh hưởng nhỏ kênh khác Khi Vgs thay đổi giá trị Ids thay đổi tỉ lệ thuận theo 2.2 Các chế độ PMos 2.2.1 Sử dụng Cadence để mô đường đặc tuyến I-V Cách kết nối khơng khác so với NMos thiết lập điện áp Vgs Vds 3.3v Id vs Vgs PMos cho dạng bị ngược lại so với NMos Vgs mức thấp Vds modest Đây mức Vt threshold khoảng 2.9v Id vs Vds Đặc tuyến I-V Cổng OR Cổng OR Cổng OR dùng thực hàm OR hay nhiều biến Cổng OR có số ngõ vào tuỳ thuộc vào số biến có ngõ Ngõ cổng hàm OR biến ngõ vào Ngõ cổng OR mức thấp tất ngõ vào xuống thấp Khi có ngõ vào 1, ngõ bất chấp ngõ vào lại Q=A+B Về sơ đồ nguyên lý để kết nối NMos PMos nhằm cho việc mô cadence Sơ đồ nguyên lý Mô Cadence OR gate Sơ đồ nguyên lý Sau vẽ xong sơ đồ nguyên lý đóng gói cho gắn nguồn vào chân Cấp nguồn Thiết lập biến môi trường giá trị nguồn Cuối chạy thu dạng sóng Ta thấy trường hợp với bảng trạng thái A B ‘0’ Y ngõ ‘1’ Sau có dạng sóng tiếp tục voiwstinhs cơng suất công suất tức thời khii ta lấy P= U(đường màu xanh lá)*I(đường màu đỏ) P tức thời (đường màu cam) Và tính cơng suất trung bình 169nW Về t delay, xuất thay đổi dạng sóng từ high sang low hay ngược lại từ low sang high thường nằm khoảng điện áp thay đổi Tphl Tphl có giá trị khoảng -5ns Tplh Tplh có giá trị khoảng -44ns Do em khơng chỉnh xác khoảng điện áp 500mV nên có sai số định t delay nằm khoảng định Kết luận: Sau tìm hiểu mơ để ta thấy rõ tính chất đặc tính mà cổng OR có biết cách tính tốn cơng suất delay… ... Id vs Vds Đặc tuyến I-V Cổng OR Cổng OR Cổng OR dùng thực hàm OR hay nhiều biến Cổng OR có số ngõ vào tuỳ thuộc vào số biến có ngõ Ngõ cổng hàm OR biến ngõ vào Ngõ cổng OR mức thấp tất ngõ vào... loại transistor PMOS và NMOS và thời điểm có loại transistor nằm trạng thái đóng (ON) 1.1 NMos Logic nMOS sử dụng transistor MOSFET (MetalOxide-Semiconductor Field Effect Transistors) để xây dựng cổng. .. NMos PMos nhằm cho việc mô cadence Sơ đồ nguyên lý Mô Cadence OR gate Sơ đồ nguyên lý Sau vẽ xong sơ đồ nguyên lý đóng gói cho gắn nguồn vào chân Cấp nguồn Thiết lập biến môi trường giá trị nguồn