Sử dụng các bộ lọc thông dải có thể cấu hình tần số cộng hưởng

sử dụng các bộ lọc thông dải có thể cấu hình tần số cộng hưởn TRƯỜNG ĐẠI HỌC BÁCH KHOA HÀ NỘI VIỆN ĐIỆN TỬ VIỂN THÔNG  Báo Cáo Đồ Án II GVHD:PGS.TS Nguyễn Xuân Quyền và ThS.Dương Thanh Phương Họ và tên lớp Mssv khóa Đặng Văn Hiếu Đt4 20151304 k60 Nguyễn Văn Nguyên Đt1 20152726 k60 Hà Nội, 052019MỤC LỤC MỤC LỤC.................................................................................................................1 DANH MỤC CÁC CHỮ VIẾT TẮT........................................................................1 DANH MỤC CÁC BẢNG........................................................................................2 DANH MỤC CÁC HÌNH VẼ ĐỒ THỊ.....................................................................3 MỞ ĐẦU...................................................................................................................4 1. Lý do chọn đề tài...................................................................................................4 2. Lịch sử nghiên cứu................................................................................................4 3. Mục đích nghiên cứu, đối tượng và phạm vi của đề tài.........................................6 4. Tóm tắt đồ án.........................................................................................................6 5. Phương pháp nghiên cứu.......................................................................................7 Chương I Tổng quan về thiết kế bộ lọc cao tần.......................................................8 1. Thiết kế bộ lọc bằng phương pháp suy hao chèn...................................................8 1.1. Tổng quan.......................................................................................................8 1.2. Phương pháp chuyển đổi và chuẩn hóa...........................................................9 1.3. Một số dạng bộ lọc thường được sử dụng.....................................................12 2. Các phương pháp điều chỉnh tần số cộng hưởng.................................................15 2.1. Thiết kế bộ lọc sử dụng các bộ chuyển đổi ngược trở khángdẫn nạp...........15 2.1.1. Bộ chuyển đổi ngược trở khángdẫn nạp...............................................15 2.1.2. Một số phương pháp hiện thực hóa các bộ chuyển đổi ngược...............16 2.1.3. Bộ lọc thông thấp sử dụng các bộ chuyển đổi ngược.............................19 2.1.4. Bộ lọc thông dải sử dụng các bộ chuyển đổi ngược...............................232.2. Một số phương pháp điều chỉnh tần số cộng hưởng.....................................25 Chương II Bộ lọc thông dải điều hưởng 650÷850MHz.........................................27 1. Sơ đồ khối và các yêu cầu kỹ thuật......................................................................27 2. Khối cao tần – Tunable BPF................................................................................29 2.1. Sơ đồ khối tổng quan....................................................................................29 2.2. Mô phỏng.....................................................................................................30 Chương III – Kết Quả Thực Tế...............................................................................38 1. Kết quả mô phỏng mạch......................................................................................38 KẾT LUẬN.............................................................................................................41 1. Những kết quả đã đạt được..................................................................................41 2. Định hướng phát triển trong tương lai.................................................................41 TÀI LIỆU THAM KHẢO.......................................................................................43DANH MỤC CÁC CHỮ VIẾT TẮT STT TỪ VIẾT TẮT THUẬT NGỮ TIẾNG ANH THUẬT NGỮ TIẾNG VIỆT 1 UHF Ultra High Frequency Tần số siêu cao 2 DAC Digital to Analog Converter Bộ chuyển đổi số tương tự 3 DTC Digitally Tunable Capacitor Tụ điện điều chỉnh số 4 MEMS Microelectromechanica l System Hệ thống vi cơ điện tử 5 LPF Low Pass Filter Bộ lọc thông thấp 6 HPF High Pass Filter Bộ lọc thông cao 7 BPF Band Pass Filter Bộ lọc thông dải 8 BSF Band Stop Filter Bộ lọc chắn dải 9 SDR Software Defined Radio Vô tuyến định nghĩa bằng phần mềm 1DANH MỤC CÁC BẢNG Bảng 1: Chuẩn hóa trở kháng và tần số...................................................................................................10 Bảng 2: Chuyển đổi từ bộ lọc thông thấp sang các loại bộ lọc khác..........................................................10 Bảng 3: Một số phương pháp hiện thực hóa các bộ chuyển đổi ngược trở khángdẫn nạp 2.................16 Bảng 4: Hệ số của bộ lọc Butterworth và Equal Ripple 0.5dB 1..............................................................20 Bảng 5: Tham số mô phỏng của bộ lọc tại một số tần số cộng hưởng......................................................37 2DANH MỤC CÁC HÌNH VẼ ĐỒ THỊ Hình 1: Sơ đô mạch điện tổng quát...........................................................................................................8 Hình 2: Quy trình thiết kế bộ lọc bằng phương pháp suy hao chèn............................................................9 Hình 3: Chuyển đổi phần tử cơ bản từ LPF sang HPF, BPF hoặc BSF.........................................................11 Hình 4: Đáp ứng của một bộ lọc thông thấp Maximally Flat.....................................................................12 Hình 5: Đáp ứng của một bộ lọc thông thấp Tchebyscheff.......................................................................13 Hình 6: Đáp ứng của một bộ lọc thông thấp Elliptic.................................................................................13 Hình 7: Đặc tính của bộ chuyển đổi ngược trở kháng (bên trái) và dẫn nạp (bên phải).............................15 Hình 8: Sử dụng Inverter để chuyển đổi tương đương tụ điện và cuộn cảm............................................15 Hình 9: Ví dụ về việc hiện thực hóa một Admittance Inverter..................................................................18 Hình 10: Bộ lọc thông thấp sử dụng Impedance Inverter.........................................................................19 Hình 11: Bộ lọc thông thấp sử dụng Admittance Inverter........................................................................19 Hình 12: Sơ đồ nguyên lý của hai bộ lọc thông thấp tương đương..........................................................20 Hình 13: Đặc tính truyền đạt của hai bộ lọc thông thấp tương đương.....................................................21 Hình 14: Chuyển đổi LPF → BPF (Admittance Inverter)............................................................................23 Hình 15: Chuyển đổi LPF → BPF (Impedance Inverter).............................................................................23 Hình 16: Sơ đồ nguyên lý hai bộ lọc thông dải tương đương...................................................................24 Hình 17: Đặc tuyến của hai bộ lọc thông dải tương đương......................................................................24 Hình 18: Sơ đồ khối bộ lọc thông dải điều hưởng khả trình.....................................................................26 Hình 19: Mô hình tương đương của diode biến dung SMV1763 (Skyworks)............................................27 Hình 20: Sơ đồ khối bộ lọc thông dải điều hưởng....................................................................................28 Hình 21: Sơ đồ nguyên lý mô phỏng với linh kiện lý tưởng (bước 1).......................................................30 Hình 22: Kết quả mô phỏng S21 của bộ lọc sử dụng linh kiện lý tưởng (bước 1)......................................31 Hình 23: Sơ đồ nguyên lý mô phỏng khi sử dụng dây chêm ngắn mạch (bước 2).....................................32 Hình 24: Kết quả mô phỏng S21 của bộ lọc sử dụng dây chêm ngắn mạch (bước 2).................................32 Hình 25: Sơ đồ nguyên lý mô phỏng (bước 3 – phần 1)...........................................................................33 Hình 26: Sơ đồ nguyên lý mô phỏng (bước 3 – phần 2)...........................................................................34 Hình 27: Sơ đồ nguyên lý mô phỏng (bước 3 – phần 3)...........................................................................34 Hình 28: Sơ đồ nguyên lý mô phỏng (bước 3 – phần 4)...........................................................................35 Hình 29: Kết quả mô phỏng S21 của bộ lọc (bước 3)................................................................................36 Hình 30: bộ lọc thông dải điều hưởng.....................................................................................................37 Hình 31: Kết quả của đường S21 tại tần số CH 850Mhz ..........................................................................38 Hình 32: Kết quả của đường S21 tại tần số CH 650MHz..........................................................................39 3MỞ ĐẦU 1. Lý do chọn đề tài Hiện nay, cùng với sự phát triển của khoa học công nghệ, ngày càng xuất hiện nhiều các thiết bị truyền thông có khả năng hoạt động trên nhiều kênh tần số khác nhau như đầu thu kỹ thuật số, bộ đàm và đặc biệt là các thiết bị sử dụng công nghệ vô tuyến định nghĩa bằng phần mềm (SDR). Do kênh truyền thông có thể thay đổi trong quá trình hoạt động, việc hiện thực hóa các thiết bị này gặp phải trở ngại trong công đoạn lọc tín hiệu có ích ra khỏi các tín hiệu nằm ở các dải tần lân cận từ các hệ thống xung quanh. Có nhiều giải pháp có thể sử dụng để giải quyết vấn đề này, và một trong số đó là sử dụng các bộ lọc thông dải có thể cấu hình tần số cộng hưởng. Bên cạnh đó, tính thực tiễn của các bộ lọc này sẽ được nâng lên rất nhiều nếu được trang bị giao diện điều khiển số. 2. Lịch sử nghiên cứu Bộ lọc tương tự có lịch sử phát triển rất lâu đời, thậm chí từ trước chiến tranh thế giới thứ II 2. Do tầm quan trọng của thiết bị này trong các hệ thống viễn thông, rất nhiều các công trình nghiên cứu về phương pháp thiết kế, kỹ thuật điều chỉnh tần số cộng hưởng, và những kinh nghiệm trong việc hiện thực hóa các bộ lọc đã được đưa ra. Nói riêng trong lĩnh vực các kỹ thuật điều chỉnh tần số cộng hưởng, chúng ta có thể điểm qua một số công trình nghiên cứu đã được thực hiện: Trong bài báo 3, B. Kapilevich đã đề cập tới những lý thuyết cơ bản và quá trình hiện thực hóa một bộ lọc thông dải sử dụng diode biến dung với băng thông cố định và có bù suy hao trong dải thông. Bộ lọc trong bài báo sử dụng các bộ cộng hưởng StepImpedance kết hợp với các bộ cân bằng đáp ứng tần số. Tham số kỹ thuật: 4 Dải điều chỉnh tần số cộng hưởng: 1080 ÷ 1440MHz;  Băng thông 3dB: 60 ± 5MHz;  Suy hao tại tần số cộng hưởng: 3.5÷5 dB. Một bộ lọc thông dải sử dụng hai bộ cộng hưởng LC song song được giới thiệu bởi K. Jeganathan trong 6. Tuy nhiên, công trình này chỉ đưa ra được kết quả mô phỏng. Các số liệu mô phỏng đạt được như sau:  Dải điều chỉnh tần số cộng hưởng: 170 ÷ 217MHz;  Băng thông điều chỉnh được;  Suy hao tại tần số cộng hưởng: < 2dB. Công trình nghiên cứu 7, được thực hiện bởi Tatiana Pavlenko, tập trung vào các giải pháp điều hưởng bộ lọc thông dải. Để minh họa cho công trình của mình, tác giả đã thiết kế và triển khai một bộ lọc thông dải điều hưởng sử dụng tụ điện điều chỉnh số (DTC) với các tham số kỹ thuật cụ thể:  Dải điều chỉnh tần số cộng hưởng: 370 ÷ 570MHz;  Băng thông: 50MHz hoặc 100MHz (điều chỉnh được);  Suy hao tại tần số cộng hưởng: 3.6÷4.6dB với băng thông 50MHz. Trong bài báo 8, tác giả đã đưa ra quá trình thiết kế, triển khai và kết quả đo đạc hai bộ lọc thông dải điều hưởng sử dụng điốt biến dung với ba bộ cộng hưởng. Tham số kỹ thuật cụ thể của từng bộ lọc như sau:  Bộ lọc thông dải điều hưởng dải tần VHF:  Dải điều chỉnh tần số cộng hưởng: 176MHz÷216MHz.  Băng thông: 44MHz.  Suy hao trong dải thông: 3.3dB÷3.7dB.  Bộ lọc thông dải điều hưởng dải tần VHF:  Dải điều chỉnh tần số cộng hưởng : 476MHz÷698MHz.  Băng thông: 30MHz. 5 Suy hao trong dải thông: 4.7dB÷6.9dB. 3. Mục đích nghiên cứu, đối tượng và phạm vi của đề tài Hiểu rõ cơ sở lý thuyết về thiết kế bộ lọc cao tần; Nắm bắt các phương pháp thiết kế bộ lọc thông dải điều chỉnh được tần số cộng hưởng và khả năng số hóa của từng phương pháp; Thiết kế sơ đồ nguyên lý và mô phỏng được hoạt động của bộ lọc thông dải điều chỉnh được tần số cộng hưởng dải tần UHF; Chế tạo và căn chỉnh, tối ưu hóa các tham số của bộ lọc thông dải điều hưởng khả trình dải tần UHF; Đưa ra được một quy trình tổng quát có tính thực tế cao về thiết kế bộ lọc thông dải điều hưởng. 4. Tóm tắt đồ án Luận văn bao gồm các nội dung chính như sau: Chương I: giới thiệu tổng quan về thiết kế bộ lọc cao tần  Thiết kế bộ lọc thông thấp sử dụng phương pháp Insertion Loss;  Kỹ thuật chuyển đổi từ bộ lọc thông thấp sang các dạng bộ lọc khác;  Lý thuyết và ứng dụng của các bộ biến đổi ngược trở khángdẫn nạp;  Các giải pháp cho việc điều chỉnh tần số cộng hưởng của bộ lọc thông dải; Chương II: trình bày chi tiết về quá trình thiết kế, mô phỏng bộ lọc thông dải điều hưởng dải tần UHF, cũng như giải pháp tích hợp giao diện điều khiển số; Chương III: đánh giá các số liệu đo đạc thực tế của bộ lọc thông dải điều hưởng dải tần UHF; Đề xuất một số hướng phát triển trong tương lai. 65. Phương pháp nghiên cứu Quá trình thực hiện nghiên cứu, thiết kế và chế tạo bộ lọc điều hưởng khả trình được tiến hành theo các bước như sau: Nghiên cứu về lý thuyết thiết kế bộ lọc cao tần. Nghiên cứu các phương pháp điều chỉnh tần số cộng hưởng của bộ lọc thông dải. Thiết kế sơ đồ nguyên lý và mô phỏng bộ lọc thông dải điều hưởng dải tần UHF. Chế tạo, đo đạc và căn chỉnh bộ lọc thông dải điều hưởng dải tần UHF. Tích hợp giao diện điều khiển số. 7Chương I Tổng quan về thiết kế bộ lọc cao tần 1. Thiết kế bộ lọc bằng phương pháp suy hao chèn 1.1. Tổng quan Xét một bộ lọc không tổn hao (lossless), là bộ lọc sử dụng các linh kiện và đường truyền không tổn hao, được kết nối với nguồn và tải như minh họa trong Hình 1. Bộ lọc RS RL VS Γ ZIN Hình 1: Sơ đô mạch điện tổng quát Đặt PLR là tỷ số giữa công suất tối đa có thể cấp cho tải của nguồn Pinc với công suất thực sự cấp cho tải PLoad P LR= P inc PLoad (1) Đối với bộ lọc không tổn hao: P LR= 1 1−|Γ(ω)|2 (2) Trong đó, Γ(ω) là hệ số phản xạ. Do Γ(ω) là hàm chẵn của ω và có giá trị nhỏ hơn 1 nên ta có thể biểu diễn dưới dạng phân thức theo ω 2 như sau 2: 8|Γ (ω)|= M (ω2) M (ω2)+N (ω2) (3) →P LR=1+ M (ω2) N (ω2) (4) Trong phương pháp suy hao chèn, ta sẽ sử dụng hàm PLR(ω) để đại diện cho đáp ứng biên độ của bộ lọc theo tần số. Quy trình thiết kế bộ lọc bằng phương pháp suy hao chèn: Đặc tả bộ lọc Thiết kế nguyên mẫu lọc thông thấp Chuyển đổi Triển khai bộ lọc trên thực tế Hình 2: Quy trình thiết kế bộ lọc bằng phương pháp suy hao chèn  Trong phương pháp suy hao chèn, chúng ta sẽ dựa trên đặc tả kỹ thuật của bộ lọc cần thiết kế để chọn ra kiểu bộ lọc có đáp ứng biên độ phù hợp (Maximally Flat, Tchebyscheff, Elliptic …) sau đó xác định bậc của bộ lọc rồi cuối cùng xác định giá trị các linh kiện trong bộ lọc.  Trừ bộ lọc thông thấp, để đơn giản hóa quá trình thiết kế, sau khi chọn ra kiểu bộ lọc và bậc phù hợp, chúng ta sẽ không trực tiếp đi vào xác định giá trị linh kiện trong bộ lọc mà sẽ đi vào thiết kế nguyên mẫu lọc thông thấp rồi chuyển đổi sang dạng bộ lọc cần thiết kế (thông cao, thông dải, chắn dải). Hình 2 mô tả quy trình chung khi thiết kế bộ lọc bằng phương pháp suy hao chèn. 1.2. Phương pháp chuyển đổi và chuẩn hóa Chuẩn hóa các tham số của bộ lọc thông thấp: để đơn giản cho quá trình thiết kế, trở kháng và tần số thường được chuẩn hóa như sau 2: 9Bảng 1: Chuẩn hóa trở kháng và tần số ST T Trước chuẩn hóa (Giá trị thực) Sau chuẩn hóa 1 Trở kháng nguồn Rs RS=1 2 Trở kháng tải RL RL= RL RS 3 Tần số cắt ωc 1 4 Tần số ω ω= ω ω c 5 Cuộn cảm L L= ω c L RS 6 Tụ điện C C =RS ωcC Phương pháp chuyển đổi: việc chuyển đổi từ bộ lọc thông thấp sang các dạng bộ lọc khác có thể thực hiện theo Bảng 2 và Hình 3. Bảng 2: Chuyển đổi từ bộ lọc thông thấp sang các loại bộ lọc khác LPF HPF BPF BSF Li Ci= 1 R Sωc Li L i = L i RS ω0∆ C i = ∆ ω 0 Li RS L i = L i ∆RS ω0 C i = 1 ω 0 Li ∆RS Ci Li= RS ω cCi L i = ∆ R S ω0Ci C i = C i ω0∆ RS L i = R S ω0 Ci ∆ C i = C i ∆ ω0 RS 10L C L’ L’ L’ L’ C’ C’ C’ C’ C’ L’ Thông thấp (LPF) Thông cao (HPF) Thông dải (BPF) Chắn dải (BSF) Hình 3: Chuyển đổi phần tử cơ bản từ LPF sang HPF, BPF hoặc BSF Các công thức chuyển trên được tính với Li, Ci là các giá trị đã chuẩn hóa trở kháng và tần số còn Li’, Ci’ là các giá trị thực. Trong đó, đối với chuyển đổi:  LPFHPF: ωc là tần số cắt của cả hai bộ lọc  LPFBPF và LPFBSF: ω0=√ω1 ω2 là tần số trung tâm ω 1, ω2 là biên của dải thông ∆= ω 2−ω1 ω0 (5) 1.3. Một số dạng bộ lọc thường được sử dụng Trong phần này, chúng ta sẽ khảo sát một số dạng bộ lọc phổ biến được thiết kế bằng phương pháp suy hao chèn. Maximally Flat (Binomial hay Butterworth): đặc điểm của các bộ lọc dạng này là đáp ứng biên độ trong dải thông có độ phẳng rất cao. Đối với một bộ lọc thông thấp Maximally Flat: 11PLR=1+k2(ωωc)2N (6) trong đó, k là hằng số quyết định hệ số truyền đạt tại tần số cắt ωc, N là bậc của bộ lọc. Hình 4 mô tả đáp ứng tần số của một bộ lọc thông thấp Maximally Flat bậc 5 tần số cắt 1GHz (3dB). 0 0.5 1 1.5 2 2.5 3 3.5 60.00 50.00 40.00 30.00 20.00 10.00 0.00 Frequency (GHz) Insertion Loss (dB) Hình 4: Đáp ứng của một bộ lọc thông thấp Maximally Flat Equal Ripple (Tchebyscheff): đáp ứng biên độ trong dải thông của bộ lọc loại này có dạng gợn sóng. So với bộ lọc Maximally Flat cùng bậc thì Equal Ripple có độ chọn lọc tần số cao hơn. Đối với bộ lọc thông thấp Equal Ripple: P LR=1+k2TN 2 ( ω ω c ) (7) trong đó, TN (x) là đa thức Tchebyscheff, k là hằng số quyết định mức gợn trong dải thông. Hình 5 mô tả đáp ứng của một bộ lọc thông thấp Tchebyscheff bậc 5 tần số cắt 1GHz (3dB). 120 0.5 1 1.5 2 2.5 3 3.5 80.00 70.00 60.00 50.00 40.00 30.00 20.00 10.00 0.00 Frequency (GHz) Insertion Loss (dB) Hình 5: Đáp ứng của một bộ lọc thông thấp Tchebyscheff Elliptic: với bộ lọc loại này đáp ứng biên độ trong toàn dải đều có dạng gợn sóng. Ưu điểm của bộ lọc loại này là có độ chọn lọc tần số cao hơn hai loại trên. Hình 6 mô tả đáp ứng tần số của một bộ lọc thông thấp Elliptic bậc 5 tần số cắt 1GHz. 0 0.5 1 1.5 2 2.5 3 3.5 140.00 120.00 100.00 80.00 60.00 40.00 20.00 0.00 Frequency (GHz) Insertion Loss (dB) Hình 6: Đáp ứng của một bộ lọc thông thấp Elliptic Những dạng bộ lọc trên có các đặc điểm đáng chú ý như sau: 13 Bậc của bộ lọc chính bằng số lượng thành phần phản kháng (tụ điện, cuộn cảm đối với bộ lọc thông thấp, thông cao; cặp tụ điệncuộn cảm mắc song song hoặc nối tiếp đối với bộ lọc thông dải và chắn dải) sử dụng trong bộ lọc. Bậc của bộ lọc càng lớn thì khả năng chọn lọc tầng số càng cao, tuy nhiên suy hao của bộ lọc cũng sẽ tăng lên.  Do việc thiết kế bộ lọc bậc cao yêu cầu khối lượng tính toán rất lớn nên trên thực tế thường sử dụng một số phần mềm CAD như Advanced System Design của Agilent hoặc MATLAB để thực hiện việc tổng hợp bộ lọc. Ngoài ra một số tài liệu như 1 và 2 còn cung cấp bảng tra cứu tham số để thiết kế bộ lọc. 2. Các phương pháp điều chỉnh tần số cộng hưởng 2.1. Thiết kế bộ lọc sử dụng các bộ chuyển đổi ngược trở khángdẫn nạp 2.1.1. Bộ chuyển đổi ngược trở khángdẫn nạp Định nghĩa 3: bộ chuyển đổi trở khángdẫn nạp lý tưởng là một bốn cực không tổn hao, tương hỗ, không phụ thuộc tần số với ma trận truyền đạt có dạng: CA DB =± 0jK 1 ∓0jK (8) hoặc CA DB =∓0jJ ± 0jJ 1 (9) Tính chất của bộ chuyển đổi ngược trở khángdẫn nạp được mô tả như mô tả trong Hình 7. 14Z1 K Z2 Y1 J Y2 Z 1= KZ2 Y 1= JY2 Hình 7: Đặc tính của bộ chuyển đổi ngược trở kháng (bên trái) và dẫn nạp (bên phải) trong đó, K và J là hằng số. Z 1 ,Y1 lần lượt là trở kháng và dẫn nạp đầu vào. Z 2 ,Y2 lần lượt là trở kháng và dẫn nạp tải.  Các bộ chuyển đổi ngược trở khángdẫn nạp thực tế chỉ có thể thỏa mãn tính chất mô tả trong Hình 7 trên một dải tần số nhất định.  Với tính chất này, các bộ chuyển đổi ngược trở khángdẫn nạp được sử dụng rất phổ biến trong việc thay thế cuộn cảm trong các bộ lọc bằng tụ điện và ngược lại. Phương pháp chuyển đổi được miêu tả trong Hình 8. K K L C J C J L C= L K2 L=JC2 Hình 8: Sử dụng Inverter để chuyển đổi tương đương tụ điện và cuộn cảm 2.1.2. Một số phương pháp hiện thực hóa các bộ chuyển đổi ngược Các bộ chuyển đổi ngược trở khángdẫn nạp với các tính chất nêu trên sẽ không có ý nghĩa nếu không thể hiện thực hóa. Trong phần này, chúng ta sẽ xem xét một số phương pháp triển khai thực tế của các bộ chuyển đổi ngược trở khángdẫn nạp. 15Bảng 3: Một số phương pháp hiện thực hóa các bộ chuyển đổi ngược trở khángdẫn nạp 2 Sơ đồ nguyên lý Tham số Bộ chuyển đổi ngược trở kháng L L L K=ω∗L L > 0 C C C K= 1 ω∗C C > 0 θ2 θ2 Z0 jX Z0 K=Z 0∗tan|θ 2| X= K 1−(ZK0)2=ω∗L(¿0) θ=−tan−1(2∗Z0X) Bộ chuyển đổi ngược dẫn nạp 16Sơ đồ nguyên lý Tham số L L L J= 1 ω∗L L > 0 C C C J=ω∗C C > 0 θ2 θ2 jB Y0 Y0 J=Y 0∗tan|θ 2| B= J 1−(YJ0)2=ω∗C(¿0) θ=−tan−1(2Y∗0B) Nhìn vào Bảng 3, chúng ta thấy rằng hầu như sẽ không thể hiện thực hóa các bộ Inverter này nếu chúng đứng một mình do có sự xuất hiện của các cuộn cảm, tụ điện giá trị âm hoặc các đoạn đường truyền có độ dài điện nhỏ hơn 0. Tuy nhiên nếu được ghép với các linh kiện hoặc đường truyền bên ngoài thì các tham số âm sẽ được bù và do đó việc hiện thực hóa được các bộ Inverter 17này là hoàn toàn có thể. Hình 9 mô tả trường hợp hiện thực hóa một mạch điện bao gồm một Admittance Inverter mắc song song với hai tụ điện C1 và C2, trong đó C1 và C2 đều lớn hơn C. C+C1 C+C2 C C1 J C2 J=ωC Hình 9: Ví dụ về việc hiện thực hóa một Admittance Inverter 2.1.3. Bộ lọc thông thấp sử dụng các bộ chuyển đổi ngược Việc thiết kế bộ lọc thông thấp sử dụng các bộ chuyển đổi ngược trở khángdẫn nạp có thể thực hiện theo các bước như sau: Bước 1: xác định các chỉ tiêu kỹ thuật của bộ lọc thông thấp (tần số giới hạn dải thông, tần số giới hạn dải chắn và suy hao yêu cầu tại hai tần số đó, độ gợn dải thông và dải chắn); Bước 2: lựa chọn dạng bộ lọc (Butterworth, Tchebyscheff hay Elliptic), bậc và độ gợn phù hợp 1; Bước 3: thiết kế bộ lọc theo hướng dẫn trong Hình 10 hoặc Hình 11, trong đó:  Z0 là trở kháng đặc tính của hệ thống (thường là 50Ω);  ωc là tần số giới hạn dải thông;  Li và Ki , j là các giá trị có thể tùy biến được chỉ cần thỏa mãn quan hệ trong Hình 10;  Ci và Ji , j là các giá trị có thể tùy biến được chỉ cần thỏa mãn quan hệ trong Hình 11; 18 gi là các hệ số phụ thuộc vào loại bộ lọc sử dụng (Bảng 4 chứa các bộ giá trị gi đối với các bộ lọc Butterworth và Equa Ripple 0.5 dB có bậc nhỏ hơn hoặc bằng 5), có thể tham khảo đầy đủ hơn trong 1; K0,1 L’1 K1,2 L’n Kn,n+1 RL RS K 0,1=√Z0gω0 gc 1L1 ; Ki ,i+1=ωc√Lgi i gLii ++11 ; Kn, n+1=√Zg0nωgcn+L1n ;v i ớ i=1,2,…,n−1 Hình 10: Bộ lọc thông thấp sử dụng Impedance Inverter J0,1 C’1 J1,2 C’n Jn,n+1 GL GS J 0,1=√Zω0 c gC0 g1 1 ;Ji ,i+ 1=ωc√Cgi iCgii ++11 ; Jn , n+1=√Z0ωgcnCgn n+1 ;v i ớ i=1, 2 , …, n−1 Hình 11: Bộ lọc thông thấp sử dụng Admittance Inverter Bước 4: tiến hành hiện thực hóa các bộ chuyển đổi ngược theo hướng dẫn trong mục 2.1.2 để thu được bộ lọc thông thấp mong muốn. Bảng 4: Hệ số của bộ lọc Butterworth và Equal Ripple 0.5dB 1 Bậc g0 g1 g2 g3 g4 g5 g6 Bộ lọc Butterworth 1 1 2 1 19Bậc g0 g1 g2 g3 g4 g5 g6 2 1 1.4142 1.4142 1 3 1 1 2 1 1 4 1 0.7654 1.8478 1.8478 0.7654 1 5 1 0.618 1.618 2 1.618 0.618 1 Bộ lọc Equal Ripple (0.5 dB) 1 1 0.6986 1 2 1 1.4029 0.7071 1.9841 3 1 1.5963 1.0967 1.5963 1 4 1 1.6703 1.1926 2.3661 0.8419 1.9841 5 1 1.7058 1.2296 2.5408 1.2296 1.7058 1 Hình 12: Sơ đồ nguyên lý của hai bộ lọc thông thấp tương đương 20Hình 13: Đặc tính truyền đạt của hai bộ lọc thông thấp tương đương Hình 12 và Hình 13 lần lượt mô tả sơ đồ nguyên lý và đặc tuyến truyền đạt của một bộ lọc thông thấp thông thường, và một bộ lọc thông thấp sử dụng các bộ chuyển đổi trở kháng lý tưởng. Có thể thấy rằng đặc tuyến truyền đạt của hai bộ lọc này hoàn toàn trùng khớp với nhau. Việc sử dụng các bộ chuyển đổi ngược khi thiết kế các bộ lọc thông thấp có một số ưu điểm như sau:  Có thể tạo ra được những bộ lọc thông thấp chỉ sử dụng một loại linh kiện điện kháng như cuộn cảm hay tụ điện. Điều này rất có ý nghĩa trong việc giảm chi phí triển khai và kích thước bộ lọc.  Giá trị các linh kiện Li, Ci và các bộ chuyển đổi ngược có thể tùy biến được, tạo ra độ linh hoạt nhất định trong thiết kế. 212.1.4. Bộ lọc thông dải sử dụng các bộ chuyển đổi ngược Việc thiết kế bộ lọc thông thấp sử dụng các bộ chuyển đổi ngược trở khángdẫn nạp có thể thực hiện theo các bước như sau:  Bước 1: xác định các chỉ tiêu kỹ thuật của bộ lọc thông dải (các tần số giới hạn dải thông và dải chắn, suy hao yêu cầu tại các tần số đó, độ gợn dải thông và dải chắn);  Bước 2: lựa chọn kiểu bộ lọc (Butterworth, Tchebyscheff hay Elliptic) và bậc phù hợp 1;  Bước 3: xác định các tham số theo hướng dẫn trong Hình 14 hoặc Hình 15, trong đó;  Bước 4: tiến hành hiện thực hóa các bộ chuyển đổi ngược theo hướng dẫn trong mục 2.1.2 để thu được bộ lọc mong muốn. Hình 16 và Hình 17 lần lượt mô tả sơ đồ nguyên lý và đặc tuyến truyền đạt của một bộ lọc thông dải thông thường và một bộ lọc thông dải sử dụng các bộ chuyển đổi ngược dẫn nạp lý tưởng cùng bậc và dạng của bộ lọc. Có thể thấy rằng đặc tuyến truyền đạt của hai bộ lọc này gần như hoàn toàn trùng khớp với nhau. Việc sử dụng các bộ chuyển đổi ngược khi thiết kế các bộ lọc thông dải có một số ưu điểm như sau:  Giá trị các linh kiện L, C thu được từ quá trình tổng hợp trực tiếp thường nằm trong các dải không khả thi. Khi sử dụng các bộ chuyển đổi ngược băng thông rộng thì các giá trị Li, Ci và các Inverter đều có thể tùy chỉnh được chỉ cần thỏa mãn quan hệ trong Hình 14 hoặc Hình 15. Do đó, thiết kế sẽ linh hoạt và dễ triển khai thực tế hơn.  Có thể tạo ra các bộ lọc thông dải chỉ sử dụng các bộ cộng hưởng nối tiếp hoặc song song. 22 Bằng việc sử dụng các bộ chuyển đổi ngược băng thông rộng, tần số trung tâm của bộ lọc thông dải giờ đây chỉ còn phụ thuộc vào tần số cộng hưởng của các bộ cộng hưởng L, C nối tiếp (bộ chuyển đổi ngược trở kháng) hoặc song song (bộ chuyển đổi ngược dẫn nạp). Đây chính là cơ sở để thiết kế các bộ lọc thông dải có thể điều chỉnh tần số trung tâm. K0,1 L’1 K1,2 L’n Kn,n+1 RL RS C’1 C’n K 0,1=√Z0 ω g00gL11 ∆ ; Ki , i+1=ωc ∆√Lgi i L gi i++11 ; Kn,n+1=√Z0gωn g0 L n+n1∆ ; Li =ω0 21Ci ; v i ớ i=1,2,…,n−1 Hình 14: Chuyển đổi LPF → BPF (Admittance Inverter) J0,1 C’1 J1,2 C’n Jn,n+1 GL GS L’1 L’n J 0,1=√ωZ00C g01 g∆1 ; Ji ,i+1=ω0 ∆√Cgi i Cgii ++11 ;Jn,n+1=√Zω0 0 gCn gn n∆+1 ; Li =ω0 21Ci ; v i ớ i=1,2,…,n−1 Hình 15: Chuyển đổi LPF → BPF (Impedance Inverter) 23Hình 16: Sơ đồ nguyên lý hai bộ lọc thông dải tương đương Hình 17: Đặc tuyến của hai bộ lọc thông dải tương đương 2.2. Một số phương pháp điều chỉnh tần số cộng hưởng Nguyên tắc của việc điều chỉnh tần số cộng hưởng của các mạch lọc thông dải là điều chỉnh tần số cộng hưởng của các bộ cộng hưởng thành phần. Trong trường hợp mạch lọc sử dụng các bộ cộng hưởng LC, chúng ta có thể sử dụng một số phương pháp như sau: 24 Cuộn cảm điều chỉnh được: đặc điểm chung của các cuộn cảm điều chỉnh được chính là cơ chế điều chỉnh thường là cơ học, dải giá trị điều chỉnh được cũng khá hạn chế, do đó việc số hóa quá trình điều chỉnh sẽ gặp nhiều khó khăn. Tụ điện điều chỉnh được 7: đây là phương pháp được sử dụng phổ biến nhất:  Tụ điện điều chỉnh được bằng phương pháp cơ học: chúng ta sẽ không đề cập chi tiết về loại linh kiện này vì nó rất khó để số hóa quá trình điều khiển.  Điốt biến dung: giá trị điện dung thay đổi khi điện áp phân cực ngược đặt vào diode này thay đổi. Các điốt có ưu điểm là nhỏ gọn, rẻ tiền, ít tiêu thụ năng lượng, dải giá trị điện dung điều chỉnh khá lớn. Nhược điểm của loại linh kiện này là khả năng chịu công suất rất hạn chế và hệ số phẩm chất Q ở mức trung bình. Do đó, điốt biến dung được sử dụng rộng rãi trong các bộ lọc điều hưởng công suất nhỏ, việc số hóa quá trình điều khiển có thể thực hiện được thông qua các bộ DAC.  Tụ điện điều chỉnh số (DTC): loại tụ điện này thực chất chính là các IC được tích hợp một mảng các tụ điện và một hệ thống chuyển mạch đi kèm. Việc điều khiển giá trị điện dung thường được thực hiện thông qua giao diện SPI hoặc I2C. Loại linh kiện này hỗ trợ khả năng điều khiển số tiện lợi, dải giá trị điều chỉnh rộng, độ phân dải cũng rất chi tiết tuy nhiên giá thành cao, hệ số phẩm chất Q rất kém so với các loại tụ điện điều chỉnh được khác do việc sử dụng hệ thống chuyển mạch bên trong để thay đổi giá trị điện dung tổng hợp.  Tụ điện vi cơ điện tử (MEMS): là loại tụ điện điều chỉnh được, có kích thước nhỏ, không tiêu thụ công suất, dải điều chỉnh rộng và ít suy hao. Loại tụ điện này về tính năng rất thích hợp đối với việc thiết kế các bộ lọc thông dải điều hưởng tuy nhiên nó yêu cầu điện áp điều khiển cao, đồng thời loại linh kiện này vẫn chưa được thương mại hóa một cách rộng rãi.Trong đồ án 25này chúng ta sẽ sử dụng diode biến dung để xây dựng các bộ lọc thông dải điều hưởng khả trình. Chương II Bộ lọc thông dải điều hưởng 650÷850MHz 1. Sơ đồ khối và các yêu cầu kỹ thuật Khối Điều Khiển Khối Cao Tần USB Bộ Lọc Thông Dải Điều Hưởng Khả Trình RFin RFout Vbias Hình 18: Sơ đồ khối bộ lọc thông dải điều hưởng khả trình Trong đồ án này chúng ta sẽ tiến hành thiết kế một bộ lọc thông dải điều hưởng với các tham số và tính năng kỹ thuật như sau:  Dải tần hoạt động: 450÷550MHz (dải tần này có khá nhiều ứng dụng trong lĩnh vực truyền hình quảng bá);  Độ gợn dải thông: 0.5dB;  Băng thông (0.5dB): 3%;  Giao diện điều khiển số: USB; Sơ đồ khối của mạch lọc thông dải điều hưởng khả trình được mô tả trong Hình 18. Giải pháp sử dụng: 26 Dạng bộ lọc: Equal Ripple bậc 3, độ gợn 0.5dB;  Phương pháp điều chỉnh tần số cộng hưởng: sử dụng điốt biến dung và các bộ chuyển đổi ngược trở kháng.  Phương pháp số hóa điện áp điều khiển: sử dụng DAC. Lưu ý: do trong các điốt biến dung đều có chứa thành phần cuộn cảm nối tiếp ký sinh, sơ đồ mạch điện tương đương được mô tả trong Hình 19, nên nếu các điốt biến dung này được đưa vào các bộ cộng hưởng song song sẽ gây sai lệch về nguyên lý hoạt động khi tần số đủ cao. Ngược lại khi được sử dụng trong các bộ cộng hưởng LC nối tiếp, thành phần điện cảm ký sinh này sẽ trở thành một phần của điện cảm nối tiếp trong bộ cộng hưởng, tạo thuận lợi cho việc phân tích và tính toán. Hình 19: Mô hình tương đương của diode biến dung SMV1763 (Skyworks) 272. Khối cao tần – Tunable BPF 2.1. Sơ đồ khối tổng quan K0,1 L1 K1,2 K2,3 RL RS Comp1 K3,4 Comp2 D1 L2 D2 L3 D3 L L Ki,i+1 L Compj L’j C’j Hình 20: Sơ đồ khối bộ lọc thông dải điều hưởng Sơ đồ nguyên lý tổng quan bộ lọc thông dải điều hưởng được mô tả trong Hình 20:  D1, D2, D3: là các điốt biến dung.  Ki,j: là các bộ chuyển đổi ngược trở kháng, được hiện thực hóa bằng một mạng bốn cực gồm 3 cuộn cảm mắc theo dạng chữ T, cách xác định giá trị của các cuộn cảm được mô tả chi tiết trong mục 2.1.2. Trong đó, các cuộn cảm trị số âm trong mô hình hiện thực hóa không tiếp xúc trực tiếp với đầu vào và đầu ra của bộ lọc thông dải sẽ được hấp thụ bởi các cuộn cảm L1, L2, và L3.  Comp1 và Comp2: là các bộ cộng hưởng L, C nối tiếp băng thông rộng để bù các cuộn cảm trị số âm trong hai bộ chuyển đổi ngược trở kháng K0,1 và K3,4. Dựa trên quan hệ mô tả trong Hình 14 và các yêu cầu kỹ thuật trong mục 1 chương 2, ta có thể xác định giá trị cụ thể của các thành phần trong Hình 20:  Chọn các cuộn cảm L1, L2, L3 có giá trị bằng 41nH;  Giá trị điện dung của các diode biến dung nằm trong khoảng: 3pF÷4.6pF 28Trong đồ án này, chúng ta sẽ sử dụng diode biến dung SMV1763079LF của hãng Skyworks để đưa vào các bộ cộng hưởng nối tiếp;  Hệ số của các bộ chuyển đổi ngược trở kháng (xem mục 2.1.2 chương 1):  K0,1=K3,4=K 1=11 → Lk 1= K 1 w0 ≈ 3.5nH;  K1,2=K 2,3=K2=3 → Lk 2= K 2 w0 ≈ 0.95 nH;  Do trong trường hợp này, giá trị điện cảm trong các bộ Impedance Inverter khá nhỏ, lẻ (3.5nH và 0.95nH) nên thành phần cuộn cảm nối đất trong các bộ Impedance Inverter sẽ được thay thế bằng các đoạn dây chêm ngắn mạch với độ dài điện phù hợp. Cụ thể là:  Cuộn cảm 0.95nH sẽ được thay bằng dây chêm có độ rộng 0.8mm, dài 2.4mm;  Cuộn cảm 3.5nH sẽ được thay bằng dây chêm có độ rộng 0.8mm, dài 9.5mm; 2.2. Mô phỏng Trước khi tiến hành chế tạo, chúng ta cần thực hiện mô phỏng để kiểm chứng thiết kế lý thuyết. Việc mô phỏng sẽ được thực hiện trên phần mềm Advanced System Design 2012, gồm 3 bước như sau: Bước 1: mô phỏng sử dụng các linh kiện L, C lý tưởng (trừ diode biến dung sử dụng tham số thực do nhà sản xuất cung cấp). Sơ đồ nguyên lý và kết quả mô phỏng được mô tả lần lượt trong Hình 21 và Hình 22, trong đó  Cổng P1 và P2 là đầu vào và đầu ra cao tần (đối xứng);  Cổng P3, P5 được cấp điện áp Vc1 để điều khiển diode biến dung;  Cổng P4 được cấp điện áp Vc2 để điều khiển diode biến dung;  DC_Feed1, DC_Feed2, DC_Feed3 là các cuộn cảm dùng để cấp nguồn điều khiển các diode biến dung (cách ly nguồn điều khiển với tín hiệu cao tần);  DC_Block1, DC_Block2, DC_Block3 là tụ điện nối tầng, ngăn tín hiệu điều khiển không bị ngắn mạch do các cuộn cảm nối đất gây ra; 29 VCap1, VCap2, VCap3 là các diode biến dung SMV1763 của hãng Skyworks. Thành phần cuộn cảm ký sinh nối tiếp Ld trong các diode này được ghép vào các bộ cộng hưởng nối tiếp xung quanh

Định dạng
Số trang	45
Dung lượng	2,03 MB